KR960039663A - 프리셋 디지탈/아날로그변환기 - Google Patents

프리셋 디지탈/아날로그변환기 Download PDF

Info

Publication number
KR960039663A
KR960039663A KR1019950009653A KR19950009653A KR960039663A KR 960039663 A KR960039663 A KR 960039663A KR 1019950009653 A KR1019950009653 A KR 1019950009653A KR 19950009653 A KR19950009653 A KR 19950009653A KR 960039663 A KR960039663 A KR 960039663A
Authority
KR
South Korea
Prior art keywords
digital
input
sel
output
source
Prior art date
Application number
KR1019950009653A
Other languages
English (en)
Other versions
KR0157881B1 (ko
Inventor
박용인
한동환
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019950009653A priority Critical patent/KR0157881B1/ko
Publication of KR960039663A publication Critical patent/KR960039663A/ko
Application granted granted Critical
Publication of KR0157881B1 publication Critical patent/KR0157881B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 프리셋신호에 의해 디지탈입력을 아날로그신호로 변환하기 위한 프리셋 디지탈/아날로그변환기에 관한 것으로, 종래에는 디지탈데이타를 아날로그신호로 변환하여 출력하는 경우 전류셀을 동작시키는 경우와 폐쇄시키는 경우의 두가지 형태로만을 가지고 어느 레벨에 자유자재의 값을 출력시키지 못하는 문제점이 있었다. 따라서, 본 발명은 프리셋기능을 추가하여 프리셋신호에 따라 임의로 설정한 레벨의 신호가 아날로그 출력이 되게 하기에 적당하도록 한다.

Description

프리셋 디지탈/아날로그변환기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 프리셋 디지탈/아날로그변환 회로도, 제9도는 비디오신호 레벨도.

Claims (9)

  1. 프리셋신호에 따라 입력되는 N비트의 디지탈신호를 출력하거나 혹은 선택기들의 조합에 의해 이루어진 디지탈값을 출력하도록 하는 디지탈입력 레벨선택수단과, 상기 디지탈입력 레벨선택수단을 통해 출력되는 신호를 일시적으로 저장하거나 그 저장된 디지탈값에 대해 디코딩하여 출력하는 래치 및 디코딩수단과, 상기 래치 및 디코딩수단의 디코딩출력에 의해 구동되어 일정 전류가 흐르도록 하는 전류셀 매트릭스와, 상기 래치 및 디코딩수단으로 클럭을 제공하는 클럭발생수단으로 구성된 것을 특징으로 하는 프리셋 디지탈/아날로그변환기.
  2. 제1항에 있어서, 디지탈입력 레벨선택수단은 고정압출력용 선택기(SEL H)와 저전압출력용 선택기(SEL L)의 조합으로 이루어진 것을 특징으로 하는 프리셋 디지탈/아날로그변환기
  3. 제2항에 있어서, 디지탈입력 레벨선택수단은 고전압출력용 선택기(SEL H)→저전압출력용 선택기(SEL L)→SEL L→SEL L→SEL L→SEL H→SEL H의 순서로 조합하도록 한 것을 특징으로 하는 프리셋 디지탈/아날로그변환기.
  4. 제2항 또는 제3항에 있어서, 고전압출력용 선택기(SEL H)는 입력되는 디지탈신호에 대하여 입력가능한 레벨로 변환하여 전달하는 입력버퍼와, 상기 입력버퍼를 통한 신호에 대하여 전달 또는 차단하여 소정의 고전압을 출력하는 고전압 제어수단과, 상기 고전압 제어수단을 통한 출력에 대하여 디코딩가능한 레벨로 버퍼링하여 출력하도록 하는 디지탈 드라이브 버퍼로 구성된 것을 특징으로 하는 프리셋 디지탈/아날로그변환기.
  5. 제4항에 있어서, 고전압 제어수단은 입력버퍼의 출력단을 드레인에 접속하는 엔모스트랜지스터의 게이트는 레벨선택 제어신호 입력단에 접속함과 동시에 피모스트랜지스터의 게이트에 공통으로 접속하고, 드레인이 전원전압단(VDD)과 연결된 피모스트랜지스터의 소오스는 상기 엔모스트랜지스터의 소오스와 접속하여 디지탈 드라이브 버퍼의 입력단에 접속되도록 구성된 것을 특징으로 하는 프리셋 디지탈/아날로그변환기.
  6. 제2항 또는 제3항에 있어서, 저전압출력용 선택기(SEL L)는 입력되는 디지탈신호에 대하여 입력가능한 레벨로 변환하여 전달하는 입력버퍼와, 상기 입력버퍼를 통한 신호에 대하여 전달하거나 차단하여 소정의 저전압을 출력하는 저전압 제어수단과, 상기 저전압 제어수단을 통한 출력에 대하여 디코딩가능한 레벨로 버퍼링하여 출력하도록 하는 디지탈 드라이브 버퍼로 구성된 것을 특징으로 하는 프리셋 디지탈/아날로그변환기.
  7. 제6항에 있어서, 저전압 제어수단은 입력버퍼의 게이트로 레벨선택 제어신호를 인가받는 제1엔모스트랜지스터의 드레인은 입력버퍼의 출력단과 접속하고, 상기 제1엔모스트랜지스터의 소오스는 제2엔모스트랜지스터의 드레인과 접속하여 디지탈 드라이브 버퍼의 출력단과 접속하고, 접지측과 소오스가 점속된 제2엔모스트랜지스터의 게이트는 레벨선택 제어신호에 대하여 반전시키는 인버터 출력단에 접속하여 구성된 것을 특징으로 하는 프리셋 디지탈/아날로그변환기.
  8. 제1항에 있어서, 전류셀 매트릭스는 드레인으로 소정의 전류(IOB)를 입력받는 엔모스트랜지스터(M1)(M2)는 그의 게이트는 서로다른 입력신호를 인가하는 입력단과 접속하고, 상기 엔모스트랜지스터(M2)의 소오스는 또다른 입력단과 게이트가 연결된 엔모스트랜지스터(M3)의 드레인과 접속하고, 드레인으로 소정전류 (I0)를 인가받고 게이트로 일정전압(V1)을 인가받는 엔모스트랜지스터(M4)의 소오스는 상기 엔모스트랜지스터(M1)(M3)의 소오스와 공통으로 접속하고 그 공통접속점은 게이트로 소정전압(V1)을 인가받는 엔모스트랜지스터(M5)의 드레인과 접속하고, 상기 공통접속점과 엔모스트랜지스터(M3)의 게이트 사이에 콘덴서(Cx)를 접속하여 구성된 것을 특징으로 하는 프리셋 디지탈/아날로그변환기.
  9. 제8항에 있어서, 전류셀 매트릭스는 최상단에 소정전류원(I0)을 배치하고, 상기 전류원(I0) 아래에 엔모스트랜지스터(M4)와 (M1)를 순차적으로 배치하여 상기 엔모스트랜지스터(M4)(M1)의 소오스가 공유하도록 배치하고, 상기 엔모스트랜지스터(M1)의 드레인은 전류원(IoB)에 연결하고 그 아래에 엔모스트랜지스터 (M2)(M3)(M5)를 순차적으로 배치하여 엔모스트랜지스터(M3)와 (M5)의 소오스와 드레인이 공유하는 한편 엔모스트랜지스터(M1)와 (M4)의 드레인에 연결되도록 하고, 상기 엔모스트랜지스터(M5)의 소오스는 접지에 연결하도록 배치하여 만들어진 구조를 갖도록 한 것을 특징으로 하는 프리셋 디지탈/아날로그변환기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950009653A 1995-04-24 1995-04-24 프리셋 디지탈/아날로그변환기 KR0157881B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950009653A KR0157881B1 (ko) 1995-04-24 1995-04-24 프리셋 디지탈/아날로그변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009653A KR0157881B1 (ko) 1995-04-24 1995-04-24 프리셋 디지탈/아날로그변환기

Publications (2)

Publication Number Publication Date
KR960039663A true KR960039663A (ko) 1996-11-25
KR0157881B1 KR0157881B1 (ko) 1999-03-20

Family

ID=19412814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009653A KR0157881B1 (ko) 1995-04-24 1995-04-24 프리셋 디지탈/아날로그변환기

Country Status (1)

Country Link
KR (1) KR0157881B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546634B1 (ko) * 1997-07-31 2006-03-23 엘지전자 주식회사 비디오용디지탈/아날로그콘버터

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021084A (ko) * 2002-09-02 2004-03-10 주식회사 하이닉스반도체 디지털 아날로그 컨버터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546634B1 (ko) * 1997-07-31 2006-03-23 엘지전자 주식회사 비디오용디지탈/아날로그콘버터

Also Published As

Publication number Publication date
KR0157881B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
US6833746B2 (en) Pre-buffer voltage level shifting circuit and method
KR960701510A (ko) 차동전력 공급기를 사용한 집적회로 동작방법(integrated circuit oper-ating from different power supplies)
EP0600498B1 (en) Circuit for driving liquid crystal device
US5440249A (en) Voltage level translator circuit with cascoded output transistors
US20040032926A1 (en) Shift-register circuit
KR960701515A (ko) 반도체 장치
US5376926A (en) Liquid crystal driver circuit
US7064695B2 (en) Differential switching circuit and digital-to-analog converter
EP1317067B1 (en) One-stage voltage level shift circuit and system using the same
KR100429895B1 (ko) 복수개의 출력을 가지는 레벨 시프터
KR960039663A (ko) 프리셋 디지탈/아날로그변환기
US4382251A (en) Envelope control device for piezoelectric buzzer
KR940008074A (ko) 반도체 집적 회로
KR850002641A (ko) 시프트 레지스터
JP2000066744A (ja) レギュレータ内蔵半導体装置
US5808490A (en) Method and circuit for controlling a bus in system and semiconductor integrated circuit device using the same, wherein the controlling circuit comprises a latch for holding a voltage level on the bus
US20030222701A1 (en) Level shifter having plurality of outputs
US7521979B2 (en) Ternary pulse generation circuit
US6304240B1 (en) Drive circuit for liquid crystal display apparatus
KR970051151A (ko) 외부 데이타의 입력없이 라이트 동작을 수행하는 기능을 갖는 반도체 기억 장치
JPH04242788A (ja) 液晶駆動回路
JP2004226776A (ja) ラッチ、ラッチの駆動方法、フラットディスプレイ装置
JP2544815B2 (ja) レベルシフト回路
KR100479765B1 (ko) 플라즈마 디스플레이 패널 구동용 고전압 구동회로
SU790330A1 (ru) Быстродействующий преобразователь уровней напр жени на дополн ющих мдп транзисторах

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950424

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950424

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980225

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980715

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980801

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980801

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010725

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020716

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030718

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040719

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20050718

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070710