KR0157881B1 - 프리셋 디지탈/아날로그변환기 - Google Patents

프리셋 디지탈/아날로그변환기 Download PDF

Info

Publication number
KR0157881B1
KR0157881B1 KR1019950009653A KR19950009653A KR0157881B1 KR 0157881 B1 KR0157881 B1 KR 0157881B1 KR 1019950009653 A KR1019950009653 A KR 1019950009653A KR 19950009653 A KR19950009653 A KR 19950009653A KR 0157881 B1 KR0157881 B1 KR 0157881B1
Authority
KR
South Korea
Prior art keywords
digital
level
input
output
source
Prior art date
Application number
KR1019950009653A
Other languages
English (en)
Other versions
KR960039663A (ko
Inventor
박용인
한동환
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950009653A priority Critical patent/KR0157881B1/ko
Publication of KR960039663A publication Critical patent/KR960039663A/ko
Application granted granted Critical
Publication of KR0157881B1 publication Critical patent/KR0157881B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 레벨선택 제어신호에 의해 디지털입력을 아날로그신호로 변환하기 위한 프리셋 디지털/아날로그 변환기에 관한 것으로, 종래에는 디지털데이타를 아날로그신호로 변환하여 출력하는 경우 전류셀을 동작시키는 경우와 폐쇄시키는 경우의 두가지 형태로만을 가지고 어느 레벨에 자유자재의 값을 출력시키지 못하는 문제점이 있었다. 따라서, 본 발명은 프리셋기능을 추가하여 레벨선택 제어신호에 따라 임의로 설정한 레벨의 신호가 아날로그 출력이 되게 하기에 적당하도록 한다.

Description

프리셋 디지털/아날로그 변환기
제1도는 종래의 디지털/아날로그 변환기에 대한 블록 구성도.
제2도는 제1도에서 디지털/아날로그 변환기의 상세회로도.
제3도는 본 발명의 프리셋 디지털/아날로그 변환기에 대한 블록 구성도.
제4도는 제3도에서, 디지털입력 레벨선택부의 상세도.
제5도는 제4도에서, 고전압출력용 선택기(SEL H)의 상세회로도.
제6도는 제4도에서, 저전압출력용 선택기(SEL L)의 상세회로도.
제7도는 제3도에서, 전류셀 매트릭스의 상세회로도.
제8도는 제7도 전류셀의 레이아웃도.
제9도는 비디오신호 레벨도.
* 도면의 주요부분에 대한 부호의 설명
100 : 디지털입력 레벨선택부 101, 1011 : 입력버퍼
102 : 고전압 제어부 103, 1013 : 디지털 드라이버 버퍼
200 : 래치및 디코더 300 : 전류셀 매트릭스
400 : 클럭발생기 1012 : 저전압 제어부
SEL H : 고전압출력용 선택기 SEL L : 저전압출력용 선택기
본 발명은 디지털데이타를 아날로그신호로 바꾸어주는 디지털/아날로그 변환기에 관한 것으로, 특히 미리 어느 특정레벨로 출력하고자 할 때 그 신호를 디지털입력 레벨선택부에 미리 정해 놓았다가 제어신호에 의해 그 특정레벨을 출력하는 프리셋 디지털/아날로그 변환기에 관한 것이다.
종래의 디지털/아날로그 변환기의 회로 구성은, 제1도에 도시된 바와같이, 입력되는 디지털데이타에 대하여 디지털/아날로그(D/A) 변환 가능한 레벨로 변환하여 출력하여 주는 버퍼(10)와, 상기 버퍼(10)로부터 출력되는 디지털데이타를 외부로부터 입력되는 파워다운(PD:Power Down)신호에 의해 아날로그신호로 변환시켜 출력하는 디지털(D)/아날로그(A)변환부(20)로 구성된다.
그리고, 전류셀로 구성된 디지털/아날로그 변환부(20)의 구성은, 제2도에 도시된 바와같이, 모스트랜지스터(M10)(M11)는 각각 소오스를 공통으로 접속하고, 상기 모스트랜지스터(M10)의 게이트는 디지탈입력단과 모스트랜지스터(M12)의 드레인과 접속하고, 상기 모스트랜지스터(M11)의 게이트는 기준전압(V4)을 입력받는 전압입력단과 모스트랜지스터(M13)의 드레인과 접속하고, 상기 모스트랜지스터(M12)(M13)의 게이트는 파워다운신호(PD) 입력단과 접속하고, 상기 모스트랜지스터(M10)(M11)의 공통접속점은 파워다운신호(PD)에 대하여 반전시키는 인버터(I1)의 출력단과 게이트를 접속하는 모스트랜지스터(M14)의 드레인과 접속하고, 상기 모스트랜지스터(M14)의 소오스는 게이트로 임계전압(V3)단과 접속하고 소오스는 접지측과 연결된 모스트랜지스터(M15)의 드레인과 접속하여 구성된다.
이와같이 구성된 종래의 기술에 대하여 상세히 설명하면 다음과 같다.
n비트의 디지털데이타가 버퍼(10)로 인가되면, 상기 버퍼(10)는 디지털데이타를 디지털/아날로그(D/A)변환을 행할 수 있는 레벨로 변환시켜 디지털/아날로그 그 변환부(20)에 제공한다.
그러면, 상기 디지털/아날로그 변환부(20)는 입력되는 디지털데이타를 아날로그신호로 변환시켜 출력하는데, 이 변환동작을 제2도에서와 같은 전류셀을 이용한다.
이에 대하여 살펴보면, 먼저 파워다운신호(PD)가 로우상태일 때 인버터(I1)를 거쳐 반전된 하이상태의 파워다운신호가 모스트랜지스터(M14)의 게이트로 인가됨에 따라 턴온된다.
이때 차동증폭기 형태로 구성되어 있는 모스트랜지스터(M10)의 게이트에 모스트랜지스터(M11)의 게이트로 입력되는 기준임계전압(V4) 보다 높은 전압의 디코드된 디지털데이타가 입력되면, 상기 모스트랜지스터(M11)는 턴오프되고, 모스트랜지스터(M10)는 턴온되어, 전류는 모스트랜지스터(M10)(M14)(M15)를 통해 전류(IOB)가 흐른다.
한편, 상기 디코드된 디지털 데이터가 기준임계전압(V4)보다 낮아지면 모스트랜지스터(M10)는 턴오프상태가 되고, 모스트랜지스터(M11)는 턴온상태가 되어 전류(IO)는 모스트랜지스터(M11)(M14)(M15)를 통해 흐르게 된다.
여기서 모스트랜지스터(M15)의 게이트에는 임계전압(V3)이 인가되어 항상 턴온상태로 있게 된다.
그리고, 파워다운신호(PD)가 하이상태이면 인버터(I1)를 통해 반전된 로우상태의 신호가 모스트랜지스터(M14)의 게이트로 인가됨에 따라 턴오프상태가 되어 모스트랜지스터(M15)로 부터의 전류경로가 차단되고, 모스트랜지스터(M12)(M13)가 턴온되어 전류증폭기 형태를 이루는 모스트랜지스터(M10)(M11)로의 입력이 차단되어 전류(IOB)(IO)는 모두 폐쇄상태(SHUT DOWN)가 된다.
그러나, 상기에서와 같은 종래의 기술에 있어서, 전류셀을 이용하여 디지털 데이터를 아날로그신호로 변환시키는 동작에 대하여 전류셀을 동작시키는 경우와 폐쇄시키는 경우의 두가지 형태만 있어서, 어느 레벨에 대한 자유자재의 값을 출력시키지 못한다는 점과, 폐쇄시 두 출력전류(IOB)(IO)값이 같은 값으로 되어 버려 전류(IOB)(IO)가 역상이 되지 못하는 문제점이 있다.
따라서, 상기에서와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 디지털/아날로그 변환기의 출력을 자유롭게 설정할 수 있도록 한 프리셋 디지털/아날로그 변환기를 제공함에 있다.
본 발명의 다른 목적은 반도체장치에서 프리셋(PRESET)기능에 의해 입력되는 디지털신호를 아날로그신호로 변환시켜 출력하거나 임의로 설정한 레벨의 신호를 아날로그신호로 변환시켜 출력하도록 함으로써 디지털/아날로그 변환기의 출력을 고정시킬 수 있도록 한 프리셋 디지털/아날로그변환기를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 프리셋 디지털/아날로그 변환기에 대한 회로 구성은, 제3도에 도시한 바와같이, N비트의 디지털신호 입력시 외부로부터 입력되는 레벨선택 제어신호(S)에 의해 원하는 레벨의 신호를 출력하도록 하는 디지털입력 레벨선택부(100)와, 상기 디지털입력 레벨선택부(100)를 통해 출력되는 신호를 일시적으로 저장하다가 디코딩하여 출력하는 래치 및 디코더(200)와, 상기 래치 및 디코더(200)로 클럭을 제공하는 클럭 발생기(400)와, 상기 래치 및 디코더(200)의 출력에 의해 구동되어 일정전류가 흐르도록 하여 변환된 아날로그 신호를 출력하는 전류셀 매트릭스(300)로 구성한다.
상기에서 디지털입력 레벨선택부(100)는, 제4도에 도시한 바와같이, 고전압 출력용 선택기(SEL H)→저전압출력용 선택기(SEL L)→SEL L→SEL L→SEL L→SEL H→SEL H→SEL H의 순서로 구성되어 있다.
그리고, 상기 고전압출력용 선택기(SEL H)는, 제5도에 도시한 바와 같이, 입력되는 디지털데이타에 대하여 소정의 레벨로 변환하여 전달하는 입력버퍼(101)와, 레벨선택 제어신호(S)에 따라 상기 입력버퍼(101)를 통해 조절된 레벨을 갖는 데이터 또는 미리 설정해놓은 어느 특정레벨을 갖는 데이터를 출력하도록 하는 고전압 제어부(102)와, 상기 고전압 제어부(102)를 통해 선택된 데이터를 디코딩가능한 레벨로 버퍼링하여 출력하도록 하는 디지털 드라이버 버퍼(103)로 구성한다.
또한, 고전압 제어부(102)는 입력버퍼(101)의 출력단을 드레인에 접속하는 엔모스트랜지스터(M21)의 게이트는 레벨선택 제어신호(S) 입력단에 접속함과 동시에 피모스트랜지스터(M22)의 게이트에 공통으로 접속하고, 드레인이 전원전압단(VDD)과 연결된 상기 피모스트랜지스터(M22)의 소오스는 상기 엔모스트랜지스터(M21)의 소오스와 접속하여 디지털 드라이버 버퍼(103)의 입력단에 접속되도록 구성한다.
그리고, 저전압출력용 선택기(SEL L)는, 제6도에 도시한 바와같이, 입력되는 디지털데이타에 대하여 소정의 레벨로 변환하여 전달하는 입력버퍼(1011)와, 레벨선택 제어신호(S)에 따라 상기 입력버퍼(1011)를 통해 조절된 레벨을 갖는 데이터 또는 미리 설정해놓은 어느 특정레벨을 갖는 데이터를 출력하도록 하는 저전압 제어부(1012)와, 상기 저전압 제어부(1012)를 통해 선택된 데이터를 디코딩가능한 레벨로 버퍼링하여 출력하도록 하는 디지털 드라이버 버퍼(1013)로 구성한다.
상기 저전압 제어부(1012)는, 게이트로 레벨선택 제어신호(S)를 인가받는 제1엔모스트랜지스터(M23)의 드레인은 입력버퍼의 출력단과 접속하고, 상기 제1엔모스트랜지스터(M23)의 소오스는 제2엔모스트랜지스터(M24)의 드레인과 접속하여 디지털 드라이버 버퍼(1013)의 출력단과 접속하고, 접지축과 소오스가 접속된 제2모스트랜지스터(M24)의 게이트는 레벨선택 제어신호(S)에 대하여 반전시키는 인버터(I11)의 출력단에 접속하여 구성한다.
이와같이 구성된 본 발명의 동작 및 작용효과에 대하여 상세히 설명하면 다음과 같다.
N비트(DO-NN)의 디지털 입력신호가 디지털입력 레벨선택부(100)에 입력되면, 그 N비트의 디지털입력신호는 제4도에서와 같이 고전압출력용 선택기(SEL H), 저전압출력용 선택기(SEL L), SEL L, SEL L, SEL L, SEL H, SEL H, SEL H의 구조를 갖는 선택기로 각각 입력된다.
그러면 상기 선택기들은 레벨선택 제어신호(S)에 의해 입력되는 N비트의 디지털신호를 래치 및 디코더(200)로 출력하거나 n개의 선택기에 의해 미리 설정된 디지털 값을 출력한다.
여기서 상기 레벨선택 제어신호(S)에 의해 입력된 N비트의 디지털신호 또는 미리 설정된 디지털 값을 출력하는 경우에 대하여 살펴보면 다음과 같다.
상기 고전압출력용 선택기(SEL H)는, 제5도에서와 같이, 디지털입력신호가 입력되면 입력버퍼(101)가 입력가능한 레벨로 변환하여 고전압 제어부(102)의 엔모스 트랜지스터(M21)의 드레인으로 출력한다.
이때 레벨선택 제어신호(S)가 하이상태일 경우, 엔모스트랜지스터(M21)는 단락되고, 피모스트랜지스터(M22)는 오프되어 상기 입력버퍼(101)를 통해 출력된 디지털신호는 엔모스트랜지스터(M21)를 거쳐 디지털 드라이버 버퍼(103)로 입력되어 디코딩할 수 있을 정도의 레벨로 버퍼링되어 래치 및 디코더(200)로 전달된다.
그리고, 레벨선택 제어신호(S)가 로우상태일 경우 고전압 제어부(102)의 엔모스트랜지스터(M21)는 오프되고, 피모스트랜지스터(M22)는 단락되어 입력되는 디지털입력신호는 차단되고 미리 지정한 레벨신호인 피모스트랜지스터(M22)의 소오스에 접속된 전원전압(VDD)이 디지털 드라이버 버퍼(103)를 통해 래치 및 디코더(200)로 전달되도록 한다.
즉, 고전압출력용 선택기(SEL H)로 입력되는 레벨선택 제어신호(S)가 하이 상태일 경우에는 외부로부터 입력되는 디지털신호가 그래도 출력되고, 상기 레벨선택 제어신호(S)가 로우상태일 경우에는 외부로 부터의 디지털 신호는 차단되고 미리 설정되어 있는 디지털 값이 출력된다.
또한, 저전압출력용 선택기(SEL L)는, 제6도에 도시한 바와같이, 디지털입력신호가 입력되면 입력버퍼(1011)가 입력가능한 레벨로 변환하여 저전압 제어부(1012)로 출력한다.
이때 레벨선택 제어신호(S)가 하이상태이면 엔모스트랜지스터(M23)는 단락되고, 인버터(I11)를 통해 반전된 로우상태의 레벨선택 제어신호(S)가 엔모스트랜지스터(M24)의 게이트로 인가됨에 따라 상기 엔모스 트랜지스터(M24)는 오프상태가 된다.
따라서, 입력버퍼(1011)를 통해 입력된 디지털 입력신호는 정상적으로 저전압 제어부(1012)의 엔모스트랜지스터(M23)를 거쳐 디지털 드라이버 버퍼(1013)로 입력되어 디코딩 가능한 레벨로 버퍼링되어 출력되고, 레벨선택 제어신호(S)가 로우상태이면 저전압 제어부(1012)의 엔모스트랜지스터(M23)는 오프되고, 엔모스트랜지스터(M24)는 단락됨에 따라 입력되는 디지털입력신호는 차단되고 미리 설정한 레벨신호인 접지전위가 디지털 드라이버 버퍼(1013)를 통해 디코더로 전달된다.
즉, 저전압출력용 선택기(SEL L)로 입력되는 레벨선택 제어신호(S)가 하이상태일 경우에는 입력되는 디지털신호가 그대로 출력되고, 레벨선택 제어신호(S)가 로우상태일 경우에는 입력된 디지털신호는 차단되고 미리 설정되어 있는 디지털 값이 출력된다.
다시말하면, 디지털입력 레벨선택부(100)로 하이상태의 레벨선택 제어신호(S)가 입력되면, 그 내부의 고전압출력용 선택기(SEL H)와 저전압출력용 선택기(SEL L)는 입력되는 디지털입력을 그대로 래치 및 디코더(200)로 전송하고, 로우상태의 레벨선택 제어신호(S)가 입력되면, 고전압 및 저전압출력용 선택기(SEL H)(SEL L)는 미리 설정한 레벨을 갖는 디지털 값을 상기 래치 및 디코더(200)로 전송한다.
이때 디지털 값의 레벨은 고전압출력용 선택기(SEL H)와 저전압출력용 선택기(SEL L)의 배치 순서를 달리하여 임의로 설정할 수 있다.
예를 들면, 제9도에서와 같은 비디오신호 레벨도에서 블랭크(BLANK)레벨을 미리 세트(SET)하고 싶으면 선택기를 MSB(Most Significant Bit)로부터 LSB(Leas
t Siginificant Bit)의 순서로 SEL L→SEL H→SEL H→SEL H→SEL L →SEL L→SEL H→SEL H로 배치하면 된다.
이상에서와 같이 상기 디지털입력 레벨선택부(100)에서 레벨선택 제어신호(S)에 의해 디지털입력신호를 그대로 전달하거나 선택기들(SEL H)(SEL L)에 의해 미리 설정된 레벨신호를 래치 및 디코더(200)로 전달하면, 상기 래치 및 디코더(200)는 디지털입력 레벨선택부(100)로부터 전달된 디지털값을 클럭발생기(400)에서 제공하는 클럭에 동기하여 디코딩한 값을 전류셀 매트릭스(300)로 출력한다.
따라서, 상기 전류셀 매트리스(300)는 래치 및 디코더(200)로부터 출력되는 디코딩 값에 의해 일정한 전류가 흐르도록 구동하게 되는데, 그 구성은 제7도에서와 같이 드레인으로 소정의 전류(IOB)를 입력받는 엔모스트랜지스터(M1)(M2)는 그의 게이트는 서로다른 입력신호를 인가하는 입력단과 접속하고, 상기 엔모스트랜지스터(M2)의 소오스는 또다른 입력단과 게이트가 연결된 엔모스트랜지스터(M3)의 드레인과 접속하고, 드레인으로 소정전류(IO)를 인가받고 게이트로 일정전압(V1)의 인가받는 엔모스트랜지스터(M4)의 소오스는 상기 엔모스트랜지스터(M1)(M3)의 소오스와 공통으로 접속하고 그 공통접점은 게이트로 소정전압(V1)을 인가받는 엔모스트랜지스터(M5)의 드레인과 접속하고, 상기 공통접속점과 엔모스트랜지스터(M3)의 게이트 사이에 콘덴서(CX)를 접속하여 구성한다.
그리고, 전류셀 배치과정은, 제8도에서와 같이, 최상단에 소정전류원(IO)을 배치하고, 상기 전류원(IO) 아래에 엔모스트랜지스터(M4)와 (M1)를 순차적으로 배치하여 상기 엔모스트랜지스터(M4)(M1)의 소오스가 공유하도록 배치하고, 상기 엔모스트랜지스터(M1)의 드레인은 전류원(IOB)에 연결하고 그 아래에 엔모스트랜지스터(M2)(M3)(M5)를 순차적으로 배치하여 엔모스트랜지스터(M3)와 (M5)의 소오스와 드레인이 공유하는 한편 엔모스트랜지스터(M1)와 (M4)의 드레인에 연결되도록 하고, 상기 엔모스트랜지스터(M5)의 소오스는 접지에 연결하도록 배치한다.
이상에서와 같은 전류셀 매트릭스(300)의 동작에 대하여 살펴보면, 엔모스트랜지스터(M5)의 게이트에 적당한 바이어스전압(V1)을 가하여 항상 단락상태가 되도록 한다.
따라서 상기 엔모스 트랜지스터(M5)로 흐르는 전류(I)는 I=IO+IOB가 되는데, 엔모스트랜지스터(M4)의 게이트에 전원보다는 낮으면서 그 트랜지스터(M4)가 스위칭동작을 원활히 하도록 소정전압(V2)을 가한다.
이때 엔모스트랜지스터(M1)의 게이트로 입력1이 하이상태로 인가되면, 상기 엔모스트랜지스터(M1)가 단락상태가 되어 모든 전류는 상기 엔모스트랜지스터(M1)를 통해 엔모스트랜지스터(M5)로 흐르게 되어 IO=0, IOB=I가 된다.
하이상태의 입력2와 입력3이 엔모스트랜지스터(M2)(M3)의 게이트로 동시에 인가되어도 IO=0, IOB=I가 된다.
그러나, 입력1이 로우상태이고, 입력2나 입력3중 어느하나 또는 둘다 로우상태일 경우에는 IO=I, IOB=O가 되는데, 이 경우에 있어 입력1이 로우상태이고 입력2가 로우상태일 입력3이 엔모스트랜지스터(M3)의 게이트로 인가되면 트랜지스터의 기생용량 콘덴서(CX)에 의해 디지털 노이즈가 출력에 나타나는 경향이 크므로, 그 기생용량을 극소화시키기 위하여 제8도의 엔모스트랜지스터(M3)의 크기를 작게 레이아웃해서 디지털 크로스토크(Crosstalk)를 줄이도록 하였다.
그리고, 제8도에서와 같이 모스트랜지스터를 차례로 배열함으로써 전류셀 매트릭스의 면적을 40%이상 축소시킬 수 있도록 하였다.
이상에서 상세히 설명한 바와같이 본 발명은 프리셋기능을 이용하여 비디오 적용시 화면 뮤트(mute)나 신호를 처리함에 있어 플라이백(flayback) 기간동안에 생길 수 있는 노이즈 등을 줄이기 위하여 블랭크 레벨등으로 디지털/아날로그 변환기의 출력을 고정시킬 수 있도록 하고, 모스트랜지시터를 순차적으로 배열하여 전류셀 매트릭스를 구현시 그의 면적을 40%이상 축소시킬 수 있도록 한 효과가 있다.

Claims (8)

  1. 레벨선택 제어신호에 따라 입력되는 N비트의 디지털신호를 출력하거나 임의로 설정한 디지털 값을 출력하도록 하는 디지털입력 레벨선택부와, 상기 디지털입력 레벨선택부를 통해 선택되어 출력되는 신호를 일시적으로 저장하다가 디코딩하여 출력하는 래치 및 디코더와, 상기 래치 및 디코더로 클럭을 제공하는 클럭 발생기와, 상기 래치 및 디코더의 출력에 의해 구동되어 일정전류가 흐르도록 하여 변환된 아날로그 신호를 출력하는 전류셀 매트릭스로 구성된 것을 특징으로 하는 프리셋 디지털/아날로그 변환기.
  2. 제1항에 있어서, 디지털입력 레벨선택부는 n개의 고전압출력용 선택기(SEL H)와 저전압출력용 선택기(SEL L)로 이루어진 것을 특징으로 하는 프리셋 디지털/아날로그 변환기.
  3. 제2항에 있어서, 고전압출력용 선택기는 입력되는 디지털데이타에 대하여 소정의 레벨로 변환하여 전달하는 입력버퍼와, 레벨선택 제어신호에 따라 상기 입력버퍼를 통해 조절된 레벨을 갖는 데이터 또는 미리 설정해놓은 어느 특정레벨을 갖는 데이터를 출력하도록 하는 고전압 제어부와, 상기 고전압 제어부를 통해 선택된 데이터를 디코딩가능한 레벨로 버퍼링하여 출력하도록 하는 디지털 드라이버 버퍼로 구성된 것을 특징으로 하는 프리셋 디지털/아날로그 변환기.
  4. 제3항에 있어서, 고전압 제어부는 입력버퍼의 출력단을 드레인에 접속하는 엔모스트랜지스터의 게이트는 레벨선택 제어신호 입력단에 접속함과 동시에 피모스트랜지스터의 게이트에 공통으로 접속하고, 드레인이 전원전압단과 연결된 상기 피모스트랜지스터의 소오스는 상기 엔모스트랜지스터의 소오스와 접속하여 디지털 드라이버 버퍼의 입력단에 접속되도록 구성된 것을 특징으로 하는 프리셋 디지털/아날로그 변환기.
  5. 제2항에 있어서, 저전압출력용 선택기는 입력되는 디지털데이타에 대하여 소정의 레벨로 변환하여 전달하는 입력버퍼와, 레벨선택 제어신호에 따라 상기 입력버퍼를 통해 조절된 레벨을 갖는 데이터 또는 미리 설정해놓은 어느 특정레벨을 갖는 데이터를 출력하도록 하는 저전압 제어부와, 상기 저전압 제어부를 통해 선택된 데이터를 디코딩가능한 레벨로 버퍼링하여 출력하도록 하는 디지털 드라이버 버퍼로 구성된 것을 특징으로 하는 프리셋 디지털/아날로그 변환기.
  6. 제5항에 있어서, 저전압 제어부는 게이트로 레벨선택 제어신호를 인가받는 제1엔모스트랜지스터의 드레인은 입력버퍼의 출력단과 접속하고, 상기 제1엔모스트랜지스터의 소오스는 제2엔모스트랜지스터의 드레인과 접속하여 디지털 드라이버 버퍼의 출력단과 접속하고, 접지측과 소오스가 접속된 제2엔모스트랜지스터의 게이트는 레벨선택 제어신호에 대하여 반전시키는 인버터의 출력단에 접속하여 구성된 것을 특징으로 하는 프리셋 디지털/아날로그 변환기.
  7. 제1항에 있어서, 전류셀 매트릭스는 드레인으로 소정의 전류(IOB)를 입력받는 엔모스트랜지스터(M1)(M2)의 게이트는 서로다른 입력신호를 인가하는 입력단과 접속하고, 상기 엔모스트랜지스터(M2)의 소오스는 또다른 입력단과 게이트가 연결된 엔모스트랜지스터(M3)의 드레인과 접속하고, 드레인으로 수정전류(IO)를 인가받고 게이트로 일정전압(V1)을 인가받는 엔모스트랜지스터(M4)의 소오스는 상기 엔모스트랜지스터(M1)(M3)의 소오스와 공통으로 접속하고 그 공통접속점은 게이트로 소정전압(V1)을 인가받는 엔모스트랜지스터(M5)의 드레인과 접속하고, 상기 공통접속점과 엔모스트랜지스터(M3)의 게이트 사이에 콘덴서(CX)를 접속하여 구성된 것을 특징으로 하는 프리셋 디지털/아날로그변환가.
  8. 제7항에 있어서, 전류셀 매트릭스는 최상단에 소정전류원(IO)을 배치하고, 상기 전류원(IO) 아래에 엔모스트랜지스터(M4)와 (M1)를 순차적으로 배치하여 상기 엔모스트랜지스터(M4)(M1)의 소오스가 공유하도록 배치하고, 상기 엔모스트랜지스터(M1)의 드레인은 전류원(IOB)에 연결하고 그 아래에 엔모스트랜지스터(M2)(M3)(M5)를 순차적으로 배치하여 엔모스트랜지스터(M3)와 (M5)의 소오스와 드레인이 공유하는 한편 엔모스트랜지스터(M1)와 (M4)의 드레인이 연결되도록 하고, 상기 엔모스트랜지스터(M5)의 소오스는 접지에 연결하도록 배치하여 만들어진 구조를 갖도록 한 것을 특징으로 하는 프리셋 디지털/아날로그 변환기.
KR1019950009653A 1995-04-24 1995-04-24 프리셋 디지탈/아날로그변환기 KR0157881B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950009653A KR0157881B1 (ko) 1995-04-24 1995-04-24 프리셋 디지탈/아날로그변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009653A KR0157881B1 (ko) 1995-04-24 1995-04-24 프리셋 디지탈/아날로그변환기

Publications (2)

Publication Number Publication Date
KR960039663A KR960039663A (ko) 1996-11-25
KR0157881B1 true KR0157881B1 (ko) 1999-03-20

Family

ID=19412814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009653A KR0157881B1 (ko) 1995-04-24 1995-04-24 프리셋 디지탈/아날로그변환기

Country Status (1)

Country Link
KR (1) KR0157881B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021084A (ko) * 2002-09-02 2004-03-10 주식회사 하이닉스반도체 디지털 아날로그 컨버터

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546634B1 (ko) * 1997-07-31 2006-03-23 엘지전자 주식회사 비디오용디지탈/아날로그콘버터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021084A (ko) * 2002-09-02 2004-03-10 주식회사 하이닉스반도체 디지털 아날로그 컨버터

Also Published As

Publication number Publication date
KR960039663A (ko) 1996-11-25

Similar Documents

Publication Publication Date Title
JP2993462B2 (ja) 出力バッファ回路
US6501306B1 (en) Data output circuit for semiconductor device with level shifter and method for outputting data using the same
US5554986A (en) Digital to analog coverter having multiple resistor ladder stages
US6429716B1 (en) Pre-buffer voltage level shifting circuit and method
US7157941B2 (en) Differential switching circuit and digital-to-analog converter
US5909187A (en) Current steering circuit for a digital-to-analog converter
US4725813A (en) MOS type circuit device
US5600319A (en) Thermometric-to-digital-to-analog converter occupying reduced chip area
KR20040021110A (ko) 저항 보정 회로
US7265697B2 (en) Decoder of digital-to-analog converter
US7924198B2 (en) Digital-to-analog converter
KR0157881B1 (ko) 프리셋 디지탈/아날로그변환기
KR20030039915A (ko) 디지털-아날로그 변환기의 전류셀 구동회로
US5416368A (en) Level conversion output circuit with reduced power consumption
KR100727885B1 (ko) 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기
US7403148B2 (en) Methods and apparatus to balance reference settling in switched-capacitor pipelined digital to analog converter
JP3209967B2 (ja) 電流セル及びこれを用いたディジタル／アナログ変換器
US6727835B2 (en) Analog multiplex level shifter with reset
JPH06289369A (ja) 液晶駆動装置
JPH07193500A (ja) ビデオデジタル／アナログ変換器
US5223752A (en) Level conversion circuit for converting ecl-level signals into mos-level signals and address signal decoding system having the level conversion circuit
KR100313496B1 (ko) 디지털/아나로그변환기
KR100207554B1 (ko) 다채널 디지털 아날로그 변환기의 바이어스회로
JPH08237097A (ja) アナログ電圧切替回路
JPH05122052A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee