KR20040021110A - 저항 보정 회로 - Google Patents
저항 보정 회로 Download PDFInfo
- Publication number
- KR20040021110A KR20040021110A KR1020020052564A KR20020052564A KR20040021110A KR 20040021110 A KR20040021110 A KR 20040021110A KR 1020020052564 A KR1020020052564 A KR 1020020052564A KR 20020052564 A KR20020052564 A KR 20020052564A KR 20040021110 A KR20040021110 A KR 20040021110A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output signal
- inverter
- gate
- push
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (5)
- 기준 전압을 인가받고, 외부 기준 저항을 기준으로 하여 복수개의 푸시 업 코드 신호 및 복수개의 풀 다운 코드 신호를 생성하는 보정 코드 생성부;상기 보정 코드 생성부로부터 상기 복수개의 푸시 업 코드 신호를 입력받아 복호화하는 푸시 업 디코더;상기 보정 코드 생성부로부터 상기 복수개의 풀 다운 코드 신호를 입력받아 복호화하는 풀 다운 디코더; 및상기 푸시 업 디코더로부터 상기 푸시 업 신호를 입력받고, 상기 풀 다운 디코더로부터 상기 풀 다운 신호를 입력받으며, 상기 푸시 업 신호 및 상기 풀 다운 신호에 의하여 복수개의 내부 트랜지스터를 턴온/오프시킴으로써 보정된 저항 값을 제공하는 저항 조정부를 포함하는 것을 특징으로 하는 저항 보정 회로.
- 제1항에 있어서, 상기 보정 코드 생성부는,제1 입력 단자로 입력된 외부 기준 저항에 걸린 전압 값과 제2 입력 단자로 입력된 기준 전압을 비교하여 기준 저항에 걸린 전압 값이 큰 경우에는 제2 논리 단계의 신호를 출력하고, 기준 저항에 걸린 전압 값이 작은 경우에는 제1 논리 단계의 신호를 출력하는 제1 차동 증폭기;상기 제1 차동 증폭기로부터 입력받은 신호에 따라 상기 푸시 업 코드 신호를 생성하는 제1 계산부;복수개의 PMOS 트랜지스터를 포함하고, 각각의 PMOS 트랜지스터는, 소스 단자가 전원 전압에 연결되고, 게이트 단자로 상기 푸시 업 코드 신호를 입력받는 제1 PMOS 트랜지스터 군;제1 단자는 상기 제1 PMOS 트랜지스터 군의 드레인 단자에 연결되고, 제2 단자는 상기 제1 차동 증폭기의 제1 입력 단자에 연결되어 저항 값을 제공하는 제1 저항;복수개의 PMOS 트랜지스터를 포함하고, 각각의 PMOS 트랜지스터는, 소스 단자가 전원 전압에 연결되고, 게이트 단자로 상기 푸시 업 코드 신호를 입력받는 제2 PMOS 트랜지스터 군;제1 단자는 상기 제2 PMOS 트랜지스터 군의 드레인 단자에 연결되고, 제2 단자는 후술하는 제2 차동 증폭기의 제1 입력 단자에 연결되어 저항 값을 제공하는 제2 저항;제1 입력 단자로 입력된 신호와 제2 입력 단자로 입력된 기준 전압을 비교하여 제1 입력 단자로 입력된 신호가 큰 경우에는 제2 논리 단계의 신호를 출력하고, 기준 저항에 걸린 전압 값이 작은 경우에는 제1 논리 단계의 신호를 출력하는 제2 차동 증폭기;상기 제2 차동 증폭기로부터 입력받은 신호에 따라 상기 풀 다운 코드 신호를 생성하는 제2 계산부;복수개의 NMOS 트랜지스터를 포함하고, 각각의 NMOS 트랜지스터는, 소스 단자가 접지되고, 게이트 단자로 상기 풀 다운 코드 신호를 입력받는 제1 NMOS 트랜지스터 군;제1 단자는 상기 제1 NMOS 트랜지스터 군의 드레인 단자에 연결되고, 제2 단자는 상기 제2 차동 증폭기의 제1 입력 단자에 연결되어 저항 값을 제공하는 제3 저항; 및상기 제1 계산부 및 상기 제2 계산부를 제어하는 계산 제어부를 포함하는 것을 특징으로 하는 저항 보정 회로.
- 제1항에 있어서, 상기 푸시 업 디코더는,제1 인에이블 신호 및 제2 인에이블 신호를 입력받아 NAND 연산을 수행하는 제1 NAND 게이트;제1 푸시 업 코드 신호 및 상기 제1 NAND 게이트로부터의 출력 신호를 입력받아 NOR 연산을 수행하는 제1 NOR 게이트;제2 푸시 업 코드 신호 및 상기 제1 NAND 게이트로부터의 출력 신호를 입력받아 NOR 연산을 수행하는 제2 NOR 게이트;제3 푸시 업 코드 신호 및 상기 제1 NAND 게이트로부터의 출력 신호를 입력받아 NOR 연산을 수행한 후, 그 결과값을 상기 푸시 업 신호의 네 번째 비트 값으로 출력하는 제3 NOR 게이트;상기 제1 NOR 게이트로부터의 출력 신호 및 상기 제2 NOR 게이트로부터의 출력 신호를 입력받아 NOR 연산을 수행하는 제4 NOR 게이트;상기 제1 NOR 게이트로부터의 출력 신호를 반전하는 제1 인버터;상기 제2 NOR 게이트로부터의 출력 신호를 반전하는 제2 인버터;상기 제3 NOR 게이트로부터의 출력 신호를 반전하는 제3 인버터;상기 제1 NOR 게이트로부터의 출력 신호 및 상기 제2 NOR 게이트로부터의 출력 신호를 입력받아 NAND 연산을 수행하는 제2 NAND 게이트;상기 제1 인버터로부터의 출력 신호, 상기 제2 인버터로부터의 출력 신호 및 상기 제3 인버터로부터의 출력 신호를 입력받아 NOR 연산을 수행한 후, 그 결과값을 상기 푸시 업 신호의 첫 번째 비트 값으로 출력하는 제5 NOR 게이트;상기 제2 인버터로부터의 출력 신호 및 상기 제3 인버터로부터의 출력 신호를 입력받아 NOR 연산을 수행한 후, 그 결과값을 상기 푸시 업 신호의 두 번째 비트 값으로 출력하는 제6 NOR 게이트;상기 제4 NOR 게이트로부터의 출력 신호 및 상기 제3 인버터로부터의 출력 신호를 입력받아 NOR 연산을 수행한 후, 그 결과값을 상기 푸시 업 신호의 세 번째 비트 값으로 출력하는 제7 NOR 게이트;상기 제2 NAND 게이트로부터의 출력 신호 및 상기 제3 인버터로부터의 출력 신호를 입력받아 NAND 연산을 수행한 후, 그 결과값을 상기 푸시 업 신호의 다섯 번째 비트 값으로 출력하는 제3 NAND 게이트;상기 제2 인버터로부터의 출력 신호 및 상기 제3 인버터로부터의 출력 신호를 입력받아 NAND 연산을 수행한 후, 그 결과값을 상기 푸시 업 신호의 여섯 번째 비트 값으로 출력하는 제4 NAND 게이트;상기 제1 인버터로부터의 출력 신호, 상기 제2 인버터로부터의 출력 신호 및 상기 제3 인버터로부터의 출력 신호를 입력받아 NAND 연산을 수행한 후, 그 결과값을 상기 푸시 업 신호의 일곱 번째 비트 값으로 출력하는 제5 NAND 게이트; 및상기 제1 NAND 게이트로부터의 출력 신호를 반전하여 상기 푸시 업 신호의 여덟 번째 비트 값으로 출력하는 제4 인버터를 포함하는 것을 특징으로 하는 저항 보정 회로.
- 제1항에 있어서, 상기 풀 다운 디코더는,제1 인에이블 신호 및 제2 인에이블 신호를 입력받아 NAND 연산을 수행한 후, 그 결과값을 상기 풀 다운 신호의 여덟 번째 비트 값으로 출력하는 제6 NAND 게이트;제1 풀 다운 코드 신호 및 상기 제6 NAND 게이트로부터의 출력 신호를 입력받아 NOR 연산을 수행하는 제8 NOR 게이트;제2 풀 다운 코드 신호 및 상기 제6 NAND 게이트로부터의 출력 신호를 입력받아 NOR 연산을 수행하는 제9 NOR 게이트;제3 풀 다운 코드 신호 및 상기 제6 NAND 게이트로부터의 출력 신호를 입력받아 NOR 연산을 수행한 후, 그 결과값을 상기 풀 다운 신호의 네 번째 비트 값으로 출력하는 제10 NOR 게이트;상기 제8 NOR 게이트로부터의 출력 신호를 반전하는 제5 인버터;상기 제9 NOR 게이트로부터의 출력 신호를 반전하는 제6 인버터;상기 제10 NOR 게이트로부터의 출력 신호를 반전하는 제7 인버터;상기 제5 인버터로부터의 출력 신호 및 상기 제6 인버터로부터의 출력 신호를 입력받아 NAND 연산을 수행하는 제7 NAND 게이트;상기 제5 인버터로부터의 출력 신호를 반전하는 제8 인버터;상기 제6 인버터로부터의 출력 신호를 반전하는 제9 인버터;상기 제7 인버터로부터의 출력 신호를 반전하는 제10 인버터;상기 제5 인버터로부터의 출력 신호 및 상기 제6 인버터로부터의 출력 신호를 입력받아 NAND 연산을 수행하는 제11 NOR 게이트;상기 제8 인버터로부터의 출력 신호, 상기 제9 인버터로부터의 출력 신호 및 상기 제10 인버터로부터의 출력 신호를 입력받아 NAND 연산을 수행한 후, 그 결과값을 상기 풀 다운 신호의 첫 번째 비트 값으로 출력하는 제7 NAND 게이트;상기 제9 인버터로부터의 출력 신호 및 상기 제10 인버터로부터의 출력 신호를 입력받아 NAND 연산을 수행한 후, 그 결과값을 상기 풀 다운 신호의 두 번째 비트 값으로 출력하는 제8 NAND 게이트;상기 제7 NAND 게이트로부터의 출력 신호 및 상기 제10 인버터로부터의 출력 신호를 입력받아 NAND 연산을 수행한 후, 그 결과값을 상기 풀 다운 신호의 세 번째 비트 값으로 출력하는 제9 NAND 게이트;상기 제11 NOR 게이트로부터의 출력 신호 및 상기 제10 인버터로부터의 출력 신호를 입력받아 NOR 연산을 수행한 후, 그 결과값을 상기 풀 다운 신호의 다섯 번째 비트 값으로 출력하는 제11 NAND 게이트;상기 제9 인버터로부터의 출력 신호 및 상기 제10 인버터로부터의 출력 신호를 입력받아 NOR 연산을 수행한 후, 그 결과값을 상기 풀 다운 신호의 여섯 번째 비트 값으로 출력하는 제12 NOR 게이트; 및상기 제8 인버터로부터의 출력 신호, 상기 제9 인버터로부터의 출력 신호 및 상기 제10 인버터로부터의 출력 신호를 입력받아 NOR 연산을 수행한 후, 그 결과값을 상기 풀 다운 신호의 일곱 번째 비트 값으로 출력하는 제13 NOR 게이트를 포함하는 것을 특징으로 하는 저항 보정 회로.
- 제1항에 있어서, 상기 저항 조정부는,복수개의 병렬 연결 PMOS 트랜지스터를 포함하고, 각각의 PMOS 트랜지스터는, 소스 단자가 전원 전압에 공통 연결되고, 게이트 단자로 상기 푸시 업 신호의 각 비트 값을 입력받는 제3 PMOS 트랜지스터군;상기 제3 PMOS 트랜지스터군의 드레인 단자와 상기 저항 조정부의 입출력단 사이에 연결되어 저항값을 제공하는 제1 저항부;복수개의 NMOS 트랜지스터를 포함하고, 각각의 NMOS 트랜지스터는, 소스 단자가 하위 전원 전압에 공통 연결되고, 게이트 단자로 상기 풀 다운 신호의 각 비트 값을 입력받는 제2 NMOS 트랜지스터군; 및상기 제3 NMOS 트랜지스터군의 드레인 단자와 상기 저항 조정부의 입출력단 사이에 연결된 제2 저항부를 포함하는 것을 특징으로 하는 저항 보정 회로.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0052564A KR100502666B1 (ko) | 2002-09-02 | 2002-09-02 | 저항 보정 회로 |
US10/625,127 US6927600B2 (en) | 2002-09-02 | 2003-07-22 | Resistance calibration circuit in semiconductor device |
JP2003309135A JP4614417B2 (ja) | 2002-09-02 | 2003-09-01 | 半導体素子のターミネーション抵抗補正回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0052564A KR100502666B1 (ko) | 2002-09-02 | 2002-09-02 | 저항 보정 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040021110A true KR20040021110A (ko) | 2004-03-10 |
KR100502666B1 KR100502666B1 (ko) | 2005-07-22 |
Family
ID=32064877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0052564A KR100502666B1 (ko) | 2002-09-02 | 2002-09-02 | 저항 보정 회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6927600B2 (ko) |
JP (1) | JP4614417B2 (ko) |
KR (1) | KR100502666B1 (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100681881B1 (ko) * | 2006-04-06 | 2007-02-15 | 주식회사 하이닉스반도체 | 반도체 메모리의 온 다이 터미네이션 장치 및 방법 |
US7230448B2 (en) | 2003-04-29 | 2007-06-12 | Hynix Semiconductor Inc. | On-DRAM termination resistance control circuit and method thereof |
KR100733449B1 (ko) * | 2006-06-30 | 2007-06-28 | 주식회사 하이닉스반도체 | 반도체메모리소자의 온 다이 터미네이션 |
KR100733430B1 (ko) * | 2005-09-29 | 2007-06-29 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US7408379B2 (en) | 2006-12-18 | 2008-08-05 | Samsung Electronics Co., Ltd. | Impedance calibration circuit and semiconductor device including the same |
KR100863535B1 (ko) * | 2007-11-02 | 2008-10-15 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3808026B2 (ja) * | 2002-10-23 | 2006-08-09 | 株式会社ルネサステクノロジ | 半導体装置 |
US7340366B2 (en) * | 2004-03-04 | 2008-03-04 | Atmel Corporation | Method and apparatus of temperature compensation for integrated circuit chip using on-chip sensor and computation means |
US7020818B2 (en) * | 2004-03-08 | 2006-03-28 | Intel Corporation | Method and apparatus for PVT controller for programmable on die termination |
KR100670699B1 (ko) * | 2004-11-01 | 2007-01-17 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 회로를 갖는 반도체메모리소자 |
JP4143615B2 (ja) * | 2005-03-03 | 2008-09-03 | エルピーダメモリ株式会社 | オンダイターミネーション回路 |
WO2006099193A2 (en) * | 2005-03-11 | 2006-09-21 | The Regents Of The University Of Michigan | Chromen-4-one inhibitors of anti-apoptotic bcl-2 family members and the uses thereof |
JP4577689B2 (ja) * | 2005-05-25 | 2010-11-10 | エルピーダメモリ株式会社 | 終端回路、および終端回路を備える半導体装置 |
JP4618600B2 (ja) * | 2005-10-17 | 2011-01-26 | エルピーダメモリ株式会社 | キャリブレーション回路及びこれを備えた半導体装置 |
JP4205741B2 (ja) * | 2006-08-21 | 2009-01-07 | エルピーダメモリ株式会社 | キャリブレーション回路を有する半導体装置及びキャリブレーション方法 |
JP4962715B2 (ja) * | 2007-03-27 | 2012-06-27 | 日本電気株式会社 | 終端抵抗調整方法および終端抵抗調整回路 |
US7830285B2 (en) * | 2008-07-10 | 2010-11-09 | Lantiq Deutschland Gmbh | Circuit with calibration circuit portion |
WO2010035608A1 (en) | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR20110096845A (ko) * | 2010-02-23 | 2011-08-31 | 삼성전자주식회사 | 캘리브레이션 회로 |
US8531898B2 (en) | 2010-04-02 | 2013-09-10 | Samsung Electronics Co., Ltd. | On-die termination circuit, data output buffer and semiconductor memory device |
JP2012060140A (ja) * | 2011-10-12 | 2012-03-22 | Fujitsu Ltd | 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法、抵抗値補償プログラム、回路の抵抗値試験プログラム及びシステム |
JP2022146999A (ja) * | 2021-03-23 | 2022-10-06 | エイブリック株式会社 | 半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2870764B2 (ja) | 1988-08-01 | 1999-03-17 | 株式会社アドバンテスト | 自動校正機能付電流測定装置 |
JPH0415932A (ja) | 1990-05-09 | 1992-01-21 | Mitsubishi Electric Corp | 半導体製造装置 |
JPH0529937A (ja) | 1991-07-24 | 1993-02-05 | Iwatsu Electric Co Ltd | 校正方法及び校正用信号発生装置 |
US5331501A (en) * | 1992-09-30 | 1994-07-19 | Westinghouse Electric Corp. | Electrical switching apparatus with digital trip unit and memory reset |
JPH07142985A (ja) * | 1993-11-16 | 1995-06-02 | Mitsubishi Electric Corp | 出力回路 |
JPH07169277A (ja) * | 1993-12-16 | 1995-07-04 | Kawasaki Steel Corp | 半導体記憶装置 |
US6329139B1 (en) * | 1995-04-25 | 2001-12-11 | Discovery Partners International | Automated sorting system for matrices with memory |
US5550500A (en) * | 1995-06-23 | 1996-08-27 | Alliance Semiconductor Corporation | Timing delay modulation scheme for integrated circuits |
JP3560836B2 (ja) * | 1998-12-14 | 2004-09-02 | 株式会社東芝 | 半導体装置 |
KR100381962B1 (ko) * | 2000-08-07 | 2003-05-01 | 삼성전자주식회사 | 비휘발성 메모리 장치의 로우 디코더 |
JP3670563B2 (ja) * | 2000-09-18 | 2005-07-13 | 株式会社東芝 | 半導体装置 |
US6509778B2 (en) * | 2001-03-15 | 2003-01-21 | International Business Machines Corporation | BIST circuit for variable impedance system |
US6566904B2 (en) * | 2001-05-07 | 2003-05-20 | Cicada Semiconductor, Inc. | Pad calibration circuit with on-chip resistor |
-
2002
- 2002-09-02 KR KR10-2002-0052564A patent/KR100502666B1/ko active IP Right Grant
-
2003
- 2003-07-22 US US10/625,127 patent/US6927600B2/en not_active Expired - Lifetime
- 2003-09-01 JP JP2003309135A patent/JP4614417B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7230448B2 (en) | 2003-04-29 | 2007-06-12 | Hynix Semiconductor Inc. | On-DRAM termination resistance control circuit and method thereof |
KR100733430B1 (ko) * | 2005-09-29 | 2007-06-29 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US7317328B2 (en) | 2005-09-29 | 2008-01-08 | Hynix Semiconductor Inc. | Test device for on die termination |
KR100681881B1 (ko) * | 2006-04-06 | 2007-02-15 | 주식회사 하이닉스반도체 | 반도체 메모리의 온 다이 터미네이션 장치 및 방법 |
US7812632B2 (en) | 2006-04-06 | 2010-10-12 | Hynix Semiconductor Inc. | Apparatus for on-die termination of semiconductor memory and method of operating the same |
KR100733449B1 (ko) * | 2006-06-30 | 2007-06-28 | 주식회사 하이닉스반도체 | 반도체메모리소자의 온 다이 터미네이션 |
US7408379B2 (en) | 2006-12-18 | 2008-08-05 | Samsung Electronics Co., Ltd. | Impedance calibration circuit and semiconductor device including the same |
KR100863535B1 (ko) * | 2007-11-02 | 2008-10-15 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치 |
US7825683B2 (en) | 2007-11-02 | 2010-11-02 | Hynix Semiconductor Inc. | On die termination device and semiconductor memory device including the same |
Also Published As
Publication number | Publication date |
---|---|
KR100502666B1 (ko) | 2005-07-22 |
US20040124902A1 (en) | 2004-07-01 |
JP2004096759A (ja) | 2004-03-25 |
US6927600B2 (en) | 2005-08-09 |
JP4614417B2 (ja) | 2011-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100502666B1 (ko) | 저항 보정 회로 | |
US7839159B2 (en) | ZQ calibration circuit and a semiconductor device including a ZQ calibration circuit | |
US7710169B2 (en) | Semiconductor integrated circuit controlling output impedance and slew rate | |
US7696775B2 (en) | Apparatus of impedance matching for output driver and method thereof | |
US20100060316A1 (en) | Calibration circuit, on die termination device and semiconductor memory device using the same | |
JP2007228585A (ja) | 半導体記憶装置のデータ出力ドライブ回路 | |
US20100188116A1 (en) | Impedance adjusting circuit | |
JPH10276070A (ja) | トリガ電圧調整の可能なシュミットトリガ回路 | |
KR20210024863A (ko) | 오프셋 교정을 제공하는 비교기 및 이를 포함하는 집적 회로 | |
JP2008125061A (ja) | 半導体集積回路 | |
US6696859B2 (en) | Input/output interfacing circuit, input/output interface, and semiconductor device having input/out interfacing circuit | |
US7924198B2 (en) | Digital-to-analog converter | |
US6459320B2 (en) | Impedance matching circuit for semiconductor memory device | |
US7279949B2 (en) | Programmable delay element | |
US7456651B2 (en) | On-die termination apparatus for semiconductor memory having exact comparison voltage characteristic and method of controlling the same | |
WO2002097981A1 (en) | Method and apparatus for an efficient low voltage switchable gm cell | |
CN101997536B (zh) | 讯号接收器以及电压补偿方法 | |
CN115729294A (zh) | 一种高精度电压修调电路和电流修调电路 | |
KR100338928B1 (ko) | 입력 버퍼 회로 | |
KR100940851B1 (ko) | 온도 적응형 지연 장치 | |
CN217282907U (zh) | 一种高速接口输出阻抗的自调整电路 | |
WO2023273748A1 (zh) | 延迟装置及延迟控制方法 | |
US7737734B1 (en) | Adaptive output driver | |
US6777983B1 (en) | Differential voltage transmission circuit | |
KR20010062920A (ko) | 출력 신호의 천이 레벨이 조절 가능한 cmos 인버터 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140623 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150623 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160621 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170620 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180625 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190625 Year of fee payment: 15 |