CN101997536B - 讯号接收器以及电压补偿方法 - Google Patents
讯号接收器以及电压补偿方法 Download PDFInfo
- Publication number
- CN101997536B CN101997536B CN200910175126.1A CN200910175126A CN101997536B CN 101997536 B CN101997536 B CN 101997536B CN 200910175126 A CN200910175126 A CN 200910175126A CN 101997536 B CN101997536 B CN 101997536B
- Authority
- CN
- China
- Prior art keywords
- transistor
- control signal
- reference voltage
- variable load
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims description 13
- 150000004706 metal oxides Chemical class 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- 241000220317 Rosa Species 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- SYELZBGXAIXKHU-UHFFFAOYSA-N dodecyldimethylamine N-oxide Chemical compound CCCCCCCCCCCC[N+](C)(C)[O-] SYELZBGXAIXKHU-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Amplifiers (AREA)
Abstract
本发明披露了一种讯号接收器以及电压补偿方法。该讯号接收器包含有一第一输入端点、一第二输入端点、一第一晶体管、一第二晶体管以及一可变负载。该第一晶体管以及该第二晶体管均包含有一栅极、一第一电极以及一第二电极，该第一晶体管的栅极耦接于该第一输入端点，该第二晶体管的栅极耦接于该第二输入端点，该可变负载耦接于该第一晶体管的第一电极，其中该可变负载的电阻被调整以使得该讯号接收器的一输出端的直流电压电平可以维持在一固定值。
Description
技术领域
本发明涉及一讯号接收器，特别是涉及一种可以补偿一输出讯号的电压偏移(voltage offset)以使得一输出端的直流电压电平可以维持在一固定值的讯号接收器。
背景技术
一般而言，存储器可以区分为两类：易失性存储器(volatilcmcmory)，例如动态随机存取存储器(Dynamic Random Access Memory，DRAM)，以及非易失性存储器(non-volatile memory)。这两类存储器的差异在于当外部电源关闭时，存储器内部所储存的数据是否能长时间存在，其中当外部电源关闭时，动态随机存取存储器中所储存的数据会消失，但是非易失性存储器中所储存的数据仍会保留。
请参考图1，图1为现有的存储器模块中的讯号接收器在发生参考电压偏移时所产生的问题的示意图。如图1所示，VREF为存储器模块中的一讯号接收器的参考电压，VREF’以及VREF”为发生电压偏移的参考电压，VIN为讯号接收器的一输入讯号，VOUT、VOUT’、VOUT”为当输入讯号VIN输入至讯号接收器后，讯号接收器所产生的输出讯号。如果参考电压没有发生电压偏移，则讯号接收器所产生的输出讯号为VOUT，然而，若参考电压发生电压偏移(其电压为VREF’或是VREF”)，则讯号接收器所产生的输出讯号为VOUT’或是VOUT”。因此，如图1所示，如果参考电压发生电压偏移，输出讯号VOUT’或是VOUT”的工作周期(duty cycle)会与输出讯号VOUT的工作周期不同，这种现象会影响到存储器模块在存取数据时的正确性。
因此，如何解决存储器模块中的讯号接收器在发生参考电压偏移时所产生的问题为一重要的课题。
发明内容
因此，本发明的目的之一在于提供一种讯号接收器以及相关的电压补偿方法，以解决上述的问题。
依据本发明的一实施例，一讯号接收器包含有用来接收一参考电压的一第一输入端点、一第二输入端点、一第一晶体管、一第二晶体管、一控制讯号产生器以及一可变负载。该第一晶体管以及该第二晶体管均包含有一栅极、一第一电极以及一第二电极，该第一晶体管的栅极系耦接于该第一输入端点，该第二晶体管的栅极系耦接于该第二输入端点，该可变负载系耦接于该第一晶体管的第一电极，其中该可变负载的电阻系被调整以使得该讯号接收器的一输出端的直流电压电平可以维持在一固定值，该控制讯号产生器用来直接比较该参考电压以及一预定电压电平的大小以产生一第一控制讯号，且使用该第一控制讯号来调整该第一可变负载的电阻值；其中该第一晶体管为N型金属氧化物半导体晶体管，且当该参考电压下降时，该控制讯号产生器使用该第一控制讯号以增加该第一可变负载的电阻值；以及当该参考电压上升时，该控制讯号产生器使用该第一控制讯号以降低该第一可变负载的电阻值。
依据本发明的另一实施例，一电压补偿方法包含有：提供一第一晶体管，其中该第一晶体管包含有一栅极、一第一电极以及一第二电极，且该第一晶体管的栅极耦接于用来接收一参考电压的一第一输入端点，且该第一晶体管为N型金属氧化物半导体晶体管；提供一第二晶体管，其中该第二晶体管包含有一栅极、一第一电极以及一第二电极，且该第二晶体管的栅极耦接于一第二输入端点；提供一可变负载，该可变负载耦接于该第一晶体管的第一电极；直接比较该参考电压以及一预定电压电平的大小以产生一第一控制讯号；当该参考电压下降时，使用该第一控制讯号以增加该第一可变负载的电阻值；以及当该参考电压上升时，使用该第一控制讯号以降低该第一可变负载的电阻值，以使得一讯号接收器的一输出端点的直流电压电平维持在一固定值。
附图说明
图1为现有的存储器模块中的讯号接收器在发生参考电压偏移时所产生的问题的示意图。
图2为依据本发明一实施例的一讯号接收器200的示意图。
图3为本发明的讯号接收器300的概念架构图。
图4为依据本发明一实施例的补偿电压偏移方法的流程图。
附图符号说明
| 200、300 | 讯号接收器 |
| 210 | 第一级电路 |
| 220、320 | 控制讯号产生器 |
| 230 | 第二级电路 |
| N1、N2 | 讯号输入端点 |
| NA1、NA2、NB1、NB2 | 节点 |
| M1-M15 | 金属氧化物半导体晶体管 |
| 312、314 | 可变负载 |
具体实施方式
请参考图2，图2为依据本发明一实施例的一讯号接收器200的示意图。如图2所示，讯号接收器200包含有一第一级电路210，一控制讯号产生器220以及一第二级电路230。第一级电路210包含有两个讯号输入端点N1、N2，以及五个金属氧化物半导体(Metal-Oxide Semiconductor，MOS)晶体管M1-M5，其中晶体管M1以及M3是以串迭(cascode)的方式相耦接(亦即晶体管M1的漏极经由节点NA1耦接于晶体管M3的漏极)，且晶体管M2以及M4亦以串迭的方式相耦接(亦即晶体管M2的漏极是经由节点NA2耦接于晶体管M4的漏极)；控制讯号产生器220包含有五个晶体管M6-M10，其中晶体管M6以及M8是以串迭的方式相耦接(亦即晶体管M6的漏极经由节点NB1耦接于晶体管M8的漏极)，且晶体管M7以及M9亦以串迭的方式相耦接(亦即晶体管M7的漏极经由节点NB2耦接于晶体管M9的漏极)；此外，第二级电路230包含有五个晶体管M11-M15。此外，晶体管M5、M10、M15作为一电流源，且分别由电压Vbiasl以及VbiasQ所控制。
在讯号接收器200的操作上，第一级电路210自讯号输入端点N1接收一参考电压VREF，并自讯号输入端点N2接收一输入讯号VIN，接着，第二级电路230接收第一级电路210所输出的两个输出讯号并产生一单端输出讯号VOUT。理想上来说，参考电压VREF的电压电平为一预定值，然而，因为参考电压通常由外部组件所产生，因此，参考电压VREF会存在如图1所示的电压偏移的现象，在现有的讯号接收器中，参考电压VREF发生电压偏移会导致节点NA1、NA2的直流电压电平产生偏移，并影响到第一级电路210的输出讯号的准确性。在本发明中，晶体管M3、M4作为两个可变负载，且晶体管M3、M4的电阻值分别由控制讯号产生器220所产生的两个控制讯号VB1、VB2来控制，此外，控制讯号VB1、VB2是依据参考电压VREF的电压电平来产生，亦即，晶体管M3、M4的电阻值会被调整以补偿参考电压VREF的电压偏移量。因此，即使当参考电压VREF发生电压偏移，节点NA1、NA2的直流电压电平也不会因此而变动，进而增加第一级电路210的输出讯号的准确性。
关于讯号接收器200中的控制讯号产生器220的操作细节，首先，控制讯号产生器220接收参考电压VREF以及一内部参考电压VCOM，并分别于节点NB1、NB2上产生两个控制讯号VB1、VB2，其中内部参考电压VCOM的电压电平在实质上会等于参考电压VREF的理想电压电平(亦即，没有发生电压偏移的参考电压VREF)，因此，当参考电压VREF大于内部参考电压VCOM时，控制电压VB1的电压电平会小于控制电压VB2的电压电平，而使得晶体管M3的电阻值会小于晶体管M4的电阻值，如此一来，节点NA1、NA2的直流电压电平就不会因为参考电压VREF发生正向电压偏移而随着改变；另一方面，当参考电压VREF小于内部参考电压VCOM时，控制电压VB1的电压电平会大于控制电压VB2的电压电平，而使得晶体管M3的电阻值会大于晶体管M4的电阻值，如此一来，节点NA1、NA2的直流电压电平亦不会因为参考电压VREF发生负向电压偏移而随着改变。换句话说，当参考电压VREF的电压电平增加时，晶体管M3的电阻值会下降且晶体管M4的电阻值会上升；以及当参考电压VREF的电压电平下降时，晶体管M3的电阻值会上升且晶体管M4的电阻值会下降，如此一来，节点NA1、NA2的直流电压电平会维持在一固定值，第一级电路210的输出讯号的准确性也会因此更好。
需注意的是，在讯号接收器200中，M1、M2、M6、M7、M11、M12为N型金属氧化物半导体(NMOS)晶体管，且M3、M4、M8、M9、M13、M14为P型金属氧化物半导体(PMOS)晶体管，然而，在本发明的其它实施例中，M1、M2、M6、M7、M11、M12可以设计为P型金属氧化物半导体晶体管，且M3、M4、M8、M9、M13、M14可以设计为N型金属氧化物半导体晶体管。在晶体管M1、M2设计为P型金属氧化物半导体晶体管的实施例中，当参考电压VREF的电压电平增加时，晶体管M3的电阻值会上升且晶体管M4的电阻值会下降；以及当参考电压VREF的电压电平下降时，晶体管M3的电阻值会下降且晶体管M4的电阻值会上升。
需注意的是，在讯号接收器200中，所有的晶体管M1-M15均为金属氧化物半导体晶体管，然而，于本发明的其它实施例中，讯号接收器200可以使用双极性结型晶体管(Bi-polar Junction Transistor，BJT)来实作(亦即，晶体管M1-M15置换为双极性结型晶体管)，本领域的技术人员应能在阅读过以上有关讯号接收器200的叙述之后，可以了解如何以双极性结型晶体管来实作讯号接收器200，因此，细节在此不再赘述。
此外，前述的讯号接收器200可以设置于一存储器模块中，且输入讯号VIN可以为存储器模块中的一数据讯号(DQ signal)。
图2所示的讯号接收器200仅为本发明的一实施例，只要节点NA1、NA2的直流电压讯号可以维持在一固定值，本发明的讯号接收器可以用其它适合的电路设计来实现。图3为本发明的讯号接收器300的概念架构图，如图3所示，讯号接收器300包含有两个讯号输入端点N1、N2、两个金属氧化物半导体晶体管M1、M2、两个可变负载312、314、以及一控制讯号产生器320。讯号接收器300的操作与图2所示的第一级电路210以及控制讯号产生器220非常类似，本领域的技术人员应能在阅读过以上有关讯号接收器200的叙述之后，可以了解到讯号接收器300的操作，因此，细节在此不再赘述。
请参考图4，图4为依据本发明一实施例的补偿电压偏移方法的流程图。参考图3所示的讯号接收器300以及图4所示的流程图，讯号接收器300中补偿参考电压VREF的电压偏移的方法如下所示：
步骤400：提供一第一晶体管，其中该第一晶体管包含有一栅极、一第一电极以及一第二电极，且该第一晶体管的栅极耦接于一第一输入端点。
步骤402：提供一第二晶体管，其中该第二晶体管包含有一栅极、一第一电极以及一第二电极，且该第二晶体管的栅极耦接于一第二输入端点。
步骤404：提供一第一可变负载，该第一可变负载耦接于该第一晶体管的第一电极。
步骤406：依据该第一输入端点的一电压电平以产生一第一控制讯号。
步骤408：使用该第一控制讯号以调整该第一负载的电阻值。
简要归纳本发明，本发明的讯号接收器一控制讯号产生器，且该控制讯号产生器产生两个控制讯号以调整可变负载的电阻值，因此，讯号接收器的输出讯号的直流电压电平将不会发生偏移，亦即，讯号接收器的输出讯号也会更加准确。
以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (8)
1.一种讯号接收器，其特征在于，包含有：
一第一讯号输入端点，用来接收一参考电压；
一第二讯号输入端点；
一第一晶体管，包含有一栅极、一第一电极以及一第二电极，其中该栅极耦接于该第一讯号输入端点；
一第二晶体管，包含有一栅极、一第一电极以及一第二电极，其中该第二晶体管的该栅极耦接于该第二讯号输入端点；
一第一可变负载，耦接于该第一晶体管的该第一电极，且具有一可调电阻值以使得该讯号接收器的一输出端点的直流电压电平维持在一固定值；
一控制讯号产生器，耦接于该第一可变负载，用来直接比较该参考电压以及一预定电压电平的大小以产生一第一控制讯号，且使用该第一控制讯号来调整该第一可变负载的电阻值；
其中该第一晶体管为N型金属氧化物半导体晶体管，且当该参考电压下降时，该控制讯号产生器使用该第一控制讯号以增加该第一可变负载的电阻值；以及当该参考电压上升时，该控制讯号产生器使用该第一控制讯号以降低该第一可变负载的电阻值。
2.如权利要求1所述的讯号接收器，其特征在于还包含有：
一第二可变负载，耦接于该第二晶体管的该第一电极；
其中该控制讯号产生器还至少依据该第一讯号输入端点的该电压电平以产生一第二控制讯号，且使用该第二控制讯号以调整该第二可变负载的电阻值。
3.如权利要求2所述的讯号接收器，其特征在于该第二晶体管为N型金属氧化物半导体晶体管，且当该参考电压下降时，该控制讯号产生器使用该第二控制讯号以降低该第二可变负载的电阻值；以及当该参考电压上升时，该控制讯号产生器使用该第二控制讯号以增加该第二可变负载的电阻值。
4.如权利要求2所述的讯号接收器，其特征在于该控制讯号产生器藉由比较该参考电压以及该预定电压电平，以产生该第二控制讯号。
5.一种电压补偿方法，其特征在于包含有：
提供一第一晶体管，其中该第一晶体管包含有一栅极、一第一电极以及一第二电极，其中该栅极耦接于用来接收一参考电压的一第一讯号输入端点，且该第一晶体管为N型金属氧化物半导体晶体管；
提供一第二晶体管，其中该第二晶体管包含有一栅极、一第一电极以及一第二电极，其中该第二晶体管的该栅极耦接于一第二讯号输入端点；
提供一第一可变负载耦接于该第一晶体管的该第一电极；
直接比较该参考电压以及一预定电压电平的大小以产生一第一控制讯号；
当该参考电压下降时，使用该第一控制讯号以增加该第一可变负载的电阻值；以及当该参考电压上升时，使用该第一控制讯号以降低该第一可变负载的电阻值，以使得一讯号接收器的一输出端点的直流电压电平维持在一固定值。
6.如权利要求5所述的电压补偿方法，其特征在于还包含有：
提供一第二可变负载耦接于该第二晶体管的该第一电极；
至少依据该参考电压以产生一第二控制讯号；以及
使用该第二控制讯号以调整该第二可变负载的电阻值。
7.如权利要求6所述的电压补偿方法，其特征在于该第一晶体管以及该第二晶体管为N型金属氧化物半导体晶体管，且
使用该第二控制讯号来调整该第二可变负载的电阻值的步骤包含有：
当该参考电压下降时，使用该第二控制讯号以降低该第二可变负载的电阻值；以及当该参考电压上升时，使用该第二控制讯号以增加该第二可变负载的电阻值。
8.如权利要求6所述的电压补偿方法，其特征在于产生该第二控制讯号的步骤包含有：
比较该参考电压以及该预定电压电平，以产生该第二控制讯号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/538,175 | 2009-08-10 | ||
| US12/538,175 US8106685B2 (en) | 2009-08-10 | 2009-08-10 | Signal receiver and voltage compensation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101997536A CN101997536A (zh) | 2011-03-30 |
| CN101997536B true CN101997536B (zh) | 2013-01-09 |
Family
ID=43534370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910175126.1A Active CN101997536B (zh) | 2009-08-10 | 2009-09-16 | 讯号接收器以及电压补偿方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8106685B2 (zh) |
| CN (1) | CN101997536B (zh) |
| TW (1) | TWI389449B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8384465B2 (en) | 2010-06-15 | 2013-02-26 | Aeroflex Colorado Springs Inc. | Amplitude-stabilized even order pre-distortion circuit |
| US9355693B2 (en) * | 2013-03-14 | 2016-05-31 | Intel Corporation | Memory receiver circuit for use with memory of different characteristics |
| KR20150128106A (ko) * | 2014-05-08 | 2015-11-18 | 에스케이하이닉스 주식회사 | 출력 신호의 듀티 사이클을 조절하는 증폭 회로 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812735B1 (en) * | 2003-03-26 | 2004-11-02 | Silicon Bridge, Inc. | Multiple value self-calibrated termination resistors |
| CN1848667A (zh) * | 2005-04-04 | 2006-10-18 | 凌阳科技股份有限公司 | 补偿电压源偏移的环形振荡器 |
| US7236016B2 (en) * | 2000-08-30 | 2007-06-26 | Micron Technologies, Nc. | Low voltage comparator |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4678323A (en) * | 1984-07-20 | 1987-07-07 | Canon Kabushiki Kaisha | Distance measuring devices and light integrators therefor |
| KR100522179B1 (ko) * | 2003-02-26 | 2005-10-18 | 주식회사 애트랩 | 임피던스 교정기능을 갖는 반도체 장치 |
| US7173453B2 (en) * | 2003-12-18 | 2007-02-06 | Cypress Semiconductor Corp. | Method and circuit for translating a differential signal to complementary CMOS levels |
| JP4384207B2 (ja) * | 2007-06-29 | 2009-12-16 | 株式会社東芝 | 半導体集積回路 |
-
2009
- 2009-08-10 US US12/538,175 patent/US8106685B2/en active Active
- 2009-09-10 TW TW098130516A patent/TWI389449B/zh active
- 2009-09-16 CN CN200910175126.1A patent/CN101997536B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7236016B2 (en) * | 2000-08-30 | 2007-06-26 | Micron Technologies, Nc. | Low voltage comparator |
| US6812735B1 (en) * | 2003-03-26 | 2004-11-02 | Silicon Bridge, Inc. | Multiple value self-calibrated termination resistors |
| CN1848667A (zh) * | 2005-04-04 | 2006-10-18 | 凌阳科技股份有限公司 | 补偿电压源偏移的环形振荡器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101997536A (zh) | 2011-03-30 |
| US20110032017A1 (en) | 2011-02-10 |
| TWI389449B (zh) | 2013-03-11 |
| TW201106616A (en) | 2011-02-16 |
| US8106685B2 (en) | 2012-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5169498B2 (ja) | 電流検出回路及びその電流検出回路を備えたスイッチングレギュレータ | |
| KR100502666B1 (ko) | 저항 보정 회로 | |
| EP3146622B1 (en) | Feed-forward bias circuit | |
| CN104007777B (zh) | 一种电流源产生器 | |
| CN101997536B (zh) | 讯号接收器以及电压补偿方法 | |
| KR101820970B1 (ko) | 볼티지 레귤레이터 | |
| US20210208618A1 (en) | On-chip reference current generating circuit | |
| JP2008152632A (ja) | 基準電圧発生回路 | |
| US8860392B2 (en) | Semiconductor device including voltage generating circuit | |
| CN111443753B (zh) | 一种带软启动的耗尽管基准电路 | |
| CN112730958A (zh) | 一种电压过冲检测电路 | |
| CN109274268B (zh) | 一种应用于芯片内部的高压转低压电路 | |
| CN108233701B (zh) | 一种升降压电压转换电路 | |
| JP4473627B2 (ja) | 定電流源、その定電流源を使用した増幅回路及び定電圧回路 | |
| CN107346959B (zh) | 一种针对输出工作点进行失调电压校正的运算放大器 | |
| CN114545807B (zh) | 控制电路和延时电路 | |
| US20160156261A1 (en) | Control circuit and method | |
| CN110568902B (zh) | 一种基准电压源电路 | |
| US10476447B2 (en) | Source follower | |
| CN105654990B (zh) | 电压调节电路及其输出调节电压生成方法、集成电路 | |
| CN215769517U (zh) | 低功耗的基准电压源 | |
| CN114545809B (zh) | 控制电路和延时电路 | |
| JP2014134862A (ja) | 半導体装置 | |
| CN114578890B (zh) | 一种具有分段线性补偿的基准电压源电路 | |
| CN102393780B (zh) | 稳压电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |