KR960026776A - 반도체 소자의 워드라인 형성방법 - Google Patents
반도체 소자의 워드라인 형성방법 Download PDFInfo
- Publication number
- KR960026776A KR960026776A KR1019940039053A KR19940039053A KR960026776A KR 960026776 A KR960026776 A KR 960026776A KR 1019940039053 A KR1019940039053 A KR 1019940039053A KR 19940039053 A KR19940039053 A KR 19940039053A KR 960026776 A KR960026776 A KR 960026776A
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- forming
- conductive layer
- line mask
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 워드라인 형성방법에 관한 것으로, 특히 워드라인 형성시 산화막 스페이서를 이용하여 워드라인 자체에 단계를 두어서 그 상부에 형성되는 층간 절연막 평탄화를 용이하게 이룰 수 있도록 함과 동시에, 워드라인의 상부 부위가 콘택과의 충분한 간격을 가지도록 함으로써 콘택 형성시 정렬오류가 발생할 경우, 워드라인의 손상위험을 줄일 수 있게 하며, 종래의 층간 절연막을 평탄화시키기 위해 층간 절연막의 두께를 두껍게 해야하며, 평탄화를 위한 플로우 시간도 많이 요구되는 문제점을 해결할 수 있는 반도체 소자의 워드라인 형성방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2C도는 본 발명의 기술에 따라 반도체 기판상에 워드라인이 형성된 상태를 도시한 단면도, 제3도는 제2C도의 상태에서 콘택을 형성한 이후의 상태를 도시한 도면.
Claims (8)
- 반도체 소자의 워드라인 형성방법에 있어서, 기판 상부에 도전층을 증착하고, 그 상부에 워드라인 마스크를 형성하는 단계와, 상기 워드라인 마스크를 이용하여 도전층을 일정부위까지 식각함과 동시에 형성되어질 워드라인 상단부에만 상기 워드라인 마스크가 존재하도록 하는 단계와, 제1산화막 스페이서를 상기 식각된 도전층의 양측면에 형성하는 단계와, 워드라인 마스크와 제1산화막 스페이서를 마스크로 하여 도전층을 식각하는 단계와, 워드라인 마스크를 제거하는 단계와, 기판 상부와 상기 식각후 남아 있는 도전층의 양측면에 걸쳐 제2산화막 스페이서를 형성하는 단계와, 전체 상부에 층간 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 워드라인 형성방법.
- 제1항에 있어서 상기 워드라인 마스크 형성시 고스트 이미지(Ghost Image) 방법을 이용하는 것을 특징으로 하는 반도체 소자의 워드라인 형성방법.
- 제1항에 있어서, 상기 제1산화막 스페이서 형성시, 저온에서 증착 가능한 산화막을 이용하여 워드라인의 상단부위에 워드라인 마스크가 존재하는 상태에서 형성하는 것을 특징으로 하는 반도체 소자의 워드라인 형성방법.
- 제1항에 있어서 상기 도전층을 이방성 식각으로 하는 것을 특징으로 하는 반도체 소자의 워드라인 형성방법.
- 제1항에 있어서 상기 워드라인 마스크를 고스트 이미지 방법대신 기존의 마스크를 사용하여 도전층을 일부 식각하는 것을 특징으로 하는 반도체 소자의 워드라인 형성방법.
- 제1항에 있어서 상기 제1산화막 스페이서 형성시 도전층 상부의 높이와 같게 하는 것을 특징으로 하는 반도체 소자의 워드라인 형성방법.
- 제1항에 있어서, 상기 산화막 스페이서로 TEOS(Tetra Ethyl Ortho Silicate)를 사용하는 것을 특징으로 하는 반도체 소자의 워드라인 형성방법.
- 제1항에 있어서 상기 도전층으로 다결정실리콘을 이용하는 것을 특징으로 하는 반도체 소자의 워드라인 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039053A KR960026776A (ko) | 1994-12-29 | 1994-12-29 | 반도체 소자의 워드라인 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039053A KR960026776A (ko) | 1994-12-29 | 1994-12-29 | 반도체 소자의 워드라인 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960026776A true KR960026776A (ko) | 1996-07-22 |
Family
ID=66647718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940039053A KR960026776A (ko) | 1994-12-29 | 1994-12-29 | 반도체 소자의 워드라인 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960026776A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371835B1 (ko) * | 2001-01-12 | 2003-02-12 | 동부전자 주식회사 | 반도체 장치의 배선 제조 방법 |
-
1994
- 1994-12-29 KR KR1019940039053A patent/KR960026776A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371835B1 (ko) * | 2001-01-12 | 2003-02-12 | 동부전자 주식회사 | 반도체 장치의 배선 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7381655B2 (en) | Mandrel/trim alignment in SIT processing | |
| KR960026776A (ko) | 반도체 소자의 워드라인 형성방법 | |
| KR100546153B1 (ko) | 반도체소자의콘택형성방법 | |
| US6197673B1 (en) | Method of fabricating passivation of gate electrode | |
| JP2004363371A (ja) | 電子デバイスの製造方法 | |
| KR100305642B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100430690B1 (ko) | 반도체소자의콘택형성방법 | |
| KR970007788B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR20060063299A (ko) | 반도체 소자의 메탈 콘택 형성방법 | |
| KR100464950B1 (ko) | 수직 형상의 스페이서를 구비하는 반도체 소자 제조 방법 | |
| KR20020017741A (ko) | 반도체소자의 자기정렬적인 콘택방법 | |
| KR100263764B1 (ko) | 반도체소자의 콘택제조방법 | |
| KR0130379B1 (ko) | 반도체장치의 제조방법 | |
| KR19980025631A (ko) | 반도체 소자의 제조 방법 | |
| KR100239425B1 (ko) | 트랜지스터의 제조 방법 | |
| KR0166029B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20010096346A (ko) | 버퍼산화막을 이용한 반도체소자 평탄화방법 | |
| KR100850097B1 (ko) | 반도체 소자의 살리사이드 블록킹막 형성 방법 | |
| KR100439027B1 (ko) | 셀프 얼라인 콘택형성방법 | |
| KR100370132B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050065151A (ko) | 게이트 형성 방법 | |
| KR950030314A (ko) | 반도체소자의 접속장치 및 그 제조방법 | |
| KR20000004522A (ko) | 반도체 소자의 제조방법 | |
| KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
| KR20040006475A (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |