KR960026476A - 반도체 소자의 산화막 스페이서 형성 방법 - Google Patents

반도체 소자의 산화막 스페이서 형성 방법 Download PDF

Info

Publication number
KR960026476A
KR960026476A KR1019940037664A KR19940037664A KR960026476A KR 960026476 A KR960026476 A KR 960026476A KR 1019940037664 A KR1019940037664 A KR 1019940037664A KR 19940037664 A KR19940037664 A KR 19940037664A KR 960026476 A KR960026476 A KR 960026476A
Authority
KR
South Korea
Prior art keywords
oxide film
forming
spacer
implanted
oxide
Prior art date
Application number
KR1019940037664A
Other languages
English (en)
Other versions
KR0138067B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940037664A priority Critical patent/KR0138067B1/ko
Publication of KR960026476A publication Critical patent/KR960026476A/ko
Application granted granted Critical
Publication of KR0138067B1 publication Critical patent/KR0138067B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 측벽에 산화막 스페이서가 형성될 소정패턴이 형성된 반도체 기판 전체구조 상부에 열공정에 의해 플로우되는 불순물이 주입된 산화막을 형성하는 단계; 오존(O3) 가스를 사용한 열처리 공정으로 상기 불순물이 주입된 산화막을 플로우시키면서 상기 불순물이 주입된 산화막 상부에 열산화막을 형성하는 단계; 상기 열산화막상에 감광막 패턴을 형성하되 측벽에 산화막 스페이서가 형성될 소정패턴을 완전히 덮도록 오버랩되는 감광막 패턴을 형성하는 단계; 상기 열산화막과 불순물이 주입된 산화막을 습식식각하여 산화막 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의산화막 스페이서 형성방법에 관한 것으로, 건식식각이 아닌 습식식각으로 스페이서를 형성함으로써, 건식식각으로 인한 다른 층의 손상을 방지하여 소자의 신뢰성 및 제조수율을 향상시키는 효과를 가져온다.

Description

반도체 소자의 산화막 스페이서 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1D도는 본 발명의 일실시예에 따른 산화막 스페이서 형성 공정도.

Claims (5)

  1. 반도체 소자의 산화막 스페이서 형성 방법에 있어서; 측벽에 산화막 스페이서가 형성될 소정패턴이 형성된 반도체 기판 전체구조 상부에 열공정에 의해 플로우되는 불순물이주입된 산화막을 형성하는 단계; 오존(O3) 가스를 사용한 열처리 공정으로 상기 불순물이 주입된 산화막을 플로우 시키면서 상기 불순물이 주입된 산화막상부에 열산화막을 형성하는 단계; 상기 열산화막상에 감광막 패턴을 형성하되 측벽에 산화막 스페이서가 형성될 소정패턴을 완전히 덮도록 오버랩되는 감광막 패턴을 형성하는 단계; 상기 열산화막과 불순물이 주입된 산화막을 습식식각하여 산화막 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 산화막 스페이서 형성방법.
  2. 제1항에 있어서; 상기 불순물이 주입된 산화막을 반도체 기판 전체구조 상부에 형성하기 이전에 반도체 기판 전체구조 상부에 질화막을 형성하는 단계를 더 포함하여 이후의 불순물이 주입된 산화막 습식식가시 식각정지층 역할을 하도록하는 것을 특징으로 하는 반도체 소자의 산화막 스페이서 형성방법.
  3. 제2항에 있어서; 상기 불순물이 주입된 산화막을 반도체 기판 전체구조 상부에 형성하기 이전에 상기 질화막 상부에 평탄화절연막을 형성한 후, 이후에 스페이서가 형성될 부위의 평탄화 절연막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 산화막 스페이서 형성방법.
  4. 제3항에 있어서; 상기 스페이서가 형성될 부위으 평탄화 절연막을 제거하는 단계는 습식식각공정으로 이루어지는 것을 특징으로 하는 반도체 소자의 산화막 스페이서 형성방법.
  5. 제1항 내지 제3항에 있어서; 상기 불순물이 주입된 산화막은 BPSG 또는 PSG막인 것을 특징으로 하는 반도체 소자의 산화막 스페이서 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940037664A 1994-12-28 1994-12-28 반도체 소자의 산화막 스페이서 형성 방법 KR0138067B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940037664A KR0138067B1 (ko) 1994-12-28 1994-12-28 반도체 소자의 산화막 스페이서 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037664A KR0138067B1 (ko) 1994-12-28 1994-12-28 반도체 소자의 산화막 스페이서 형성 방법

Publications (2)

Publication Number Publication Date
KR960026476A true KR960026476A (ko) 1996-07-22
KR0138067B1 KR0138067B1 (ko) 1998-06-15

Family

ID=19404091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037664A KR0138067B1 (ko) 1994-12-28 1994-12-28 반도체 소자의 산화막 스페이서 형성 방법

Country Status (1)

Country Link
KR (1) KR0138067B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439477B1 (ko) * 2001-12-21 2004-07-09 동부전자 주식회사 반도체 소자의 텅스텐 플러그 형성방법

Also Published As

Publication number Publication date
KR0138067B1 (ko) 1998-06-15

Similar Documents

Publication Publication Date Title
KR840007307A (ko) 반도체 장치의 제조방법
KR870007566A (ko) 반도체장치의 접촉부 형성방법
KR960006002A (ko) 트랜지스터 제조방법
KR960026476A (ko) 반도체 소자의 산화막 스페이서 형성 방법
KR960026826A (ko) 전하저장전극 형성 방법
KR100272264B1 (ko) 반도체 소자의 제조방법
KR950021107A (ko) 콘택홀 형성방법
KR960015919A (ko) 반도체소자의 전하보존전극 제조방법
KR960026475A (ko) 반도체 소자의 게이트전극 형성방법
KR960015954A (ko) 전계효과트랜지스터 제조방법
KR960039285A (ko) 반도체 소자 제조방법
KR970003622A (ko) 반도체 소자의 제조 방법
KR970008581A (ko) 반도체 소자 제조방법
KR960002847A (ko) 반도체 소자의 전하보존전극 및 그 제조방법
KR980006253A (ko) 반도체소자의 제조방법
KR950021133A (ko) 반도체 소자 제조방법
KR960026824A (ko) 전하저장전극 형성 방법
KR950014981A (ko) 반도체 소자의 캐패시터 제조방법
KR960026887A (ko) 롬의 게이트전극 제조방법
KR980005359A (ko) 반도체 소자의 제조방법
KR950034464A (ko) 반도체소자의 전하보존전극 및 그 제조방법
KR970018355A (ko) 반도체 소자분리막 형성방법
KR940022854A (ko) 반도체장치의 접촉창 형성방법
JPS6387750A (ja) 半導体装置の製造方法
KR960026299A (ko) 반도체 소자의 단차완화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050124

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee