KR960025715A - 입출력버스 프리차아지기능을 갖는 반도체메모리장치 - Google Patents
입출력버스 프리차아지기능을 갖는 반도체메모리장치 Download PDFInfo
- Publication number
- KR960025715A KR960025715A KR1019940038107A KR19940038107A KR960025715A KR 960025715 A KR960025715 A KR 960025715A KR 1019940038107 A KR1019940038107 A KR 1019940038107A KR 19940038107 A KR19940038107 A KR 19940038107A KR 960025715 A KR960025715 A KR 960025715A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- precharge
- mode selection
- selection signal
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체메모리장치에서 데이타라인을 프리차아지하는 기술
2. 발명이 해결하려고 하는 기술적 과제
프리차아지 및 이튈라이즈시간과 바이트드라이버의 구동시간에 갭이 있어서 이 기간동안 데이타라인과 비트라인을 접속하는 트랜스퍼 게이트가 열리게 될 경우 메모리셀로부터 데이타라인으로 원하지 않는 데이타가 출력되어 실제로 라이트드라이버를 구동시킬 때 이 원치않는 데이타를 제거하기 위한 불필요한 전력과 시간이 소모되므로, 프리차아지 및 이퀄라이즈시간을 라이트드라이버의 구동시간 직전까지 늘이고 그 동안에는 상기 트랜스퍼 게이트가 닫히도록 별도의 제어를 할 필요성이 제기됨.
3. 발명의 해결방법의 요지
다수개의 메모리셀들을 갖는 메모리어레이와, 데이타라인을 입력버퍼에 의해 수신되는 데이타입력신호의 로직상태로 구동하기 위한 라이트드라이버를 구비한 반도체메모리장치가, 특정 제어상태에 응답하여 소정의 데이타 라인을 프리차아지 및 이퀄라이즈하는 프리차아지수단과, 동작모드를 선택하는 신호를 외부로부터 입력하여 로직조합에 의해 모드선택신호를 발생하는 수단과, 상기 모드선택신호와 상기 열어드레스스트로우브신호를 논리조합하여 상기 프리차아지수단으로 소정의 동작신호를 발생하기 위한 데이타버스제어신호발생수단과, 열어드레스정보에 의해 상기 데이타라인에 선택된 비트라인을 접속시키고, 상기 모드선택신호가 입력되면 그접속상태를 끊도록 제어하기 위해 상기 열어드레스정보와 상기 모드선책신호의 몬리조합에 의해 상기 열어드레스선택신호를 발생하는 수단을 갖도록 구성한다.
4.발명의 중요한 용도.
반도체메모리장치의 데이타 입력에 따른 전력소모를 최소화하고 속도향상을 꾀하거나, 데이타를 입력할 경우와 출력한 경우의 프리차아지 및 이퀄라이즈 레벨을 다르게 정하여 전력소모 및 속도측면에서의 효율화를 꾀하고자 할 경우에 이용한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본발명에 따른 입출력 버스 프리차아지기능을 갖는 반도체메모리장치의 일 실시예의 구성도, 제5도는 본 발명에 따른 입출력 버스 프리차아지기능을 갖는 반도체메모리장치의 또 다른 실시예의 구성도.
Claims (10)
- 다수개의 메모리셀들을 갖는 메모리어레이와, 데이타라인을 입력버퍼에 의해 수신되는 데이타입력신호의 로직상태로 구동하기 위한 라이트드라이버를 구비한 반도체메모리장치에 있어서, 특정 제어상태로 응답하여 소정의 데이타 라인을 프리차아지 및 이퀄라이즈하는 프리차아지수단과, 동작모드를 선택하는 신호를 외부로부터 입력하여 로직조합에 의해 모드선택신호를 발생하는 수단과, 상기 모드선택신호와 열어드레스스트로우브 신호를 논리조합하여 상기 프리차아지수단으로 소정의 동작신호를 발생하기 위한 데이타버스제어신호발생수단으로 구성됨을 특징으로 하는 입출력버스 프리차아지기능을 갖는 반도체메모리장치.
- 제1항에 있어서, 열어드레스정보에 의해 상기 데이타라인에 선택된 비트라인을 접속시키고, 상기 모드선택신호가 입력되면 그접속상태를 끊도록 제어하기 위해 상기 열어드레스정보와 상기 모드선택신호의 논리조합에 의해 상기 열어드레스선택신호를 발생하는 수단을 더 구비함을 특징으로 하는 입출력버스 프리차아지기능을 갖는 반도체메모리장치.
- 제2항에 있어서, 상기 데이타버스제어신호발생수단이, 상기 모드선택신호와 상기 열어드레스스트로우브신호를 논리조합에 의해 프리라이트드라이버신호를 발생하며, 상기 모드선택신호와 상기 프리라이트라이버신호를 논리조합하여 상기 모드선택신호의 발생시점에 프리차아지 및 이퀄라이즈를 개시하여 상기 프리라이트드라이버신호의 발생시점에 완료하도록 데이타버스를 제어하기 위한 신호를 발생하고, 상기 프리라이트드라이버 신호를 상기 라이트드라이버구동신호로서 출력하도록 구성됨을 특징으로 하는 입출력버스 프리차아지기능을 갖는 반도체메모리장치.
- 제1항 내지 제3항 중 어느 하나의 항에 있어서, 프리차아지 및 이퀄라이즈 레벨이 공급 전원의 1/2임을 특징으로 하는 입출력버스 프리차아지기능을 갖는 반도체메모리장치.
- 다수개의 메모리셀들을 갖는 메모리어레이와, 데이타라인을 입력버퍼에 의해 수신되는 데이타입력신호의 로직상태로 구동하기 위한 라이트드라이버와, 특정 제어상태에 응답하여 소정의 데이타 리인을 Vcc-Vr로 프리차아지 및 이퀄라이즈하는 제1프리차아지수단과, 어드레스변환을 감지하는 어드레스변환감지수단과, 상기 어드레스변환 감지결과에 응답하여 상기 제1프리차아지수단으로 동작신호를 발생하기 위한 제1데이터버스제어 신호발생수단과을 구비한 반도체메모리장치에 있어서, 특정 제어상태에 응답하여 소정의 데이타 라인을 1/2Vcc로 프리차아지 및 리퀄라이즈하는 제2프리차아지수단과, 동작모드를 선택하는 신호를 외부로부터 입력하여 로직조합에 의해 모드선택신호를 발생하는 수단과, 상기 모드선택신호와 열어드레스스트로우브신호를 논리조합하여 상기 제2프리차아지수단으로 소정의 동작신호를 발생하기 위한 제2데이타버스제어신호발생수단으로 구성됨을 특징으로 하는 입출력버스 자동프리차아지기능을 갖는 반도체메모리장치.
- 제5항에 있어서, 열어드레스정보에 의해 상기 데이타라인에 선택된 비트라인을 접속시키고, 상기 모드선택신호가 입력되면 그접속상태를 끊도록 제어하기 위해 상기 열어드레스정보와 상기 모드선택신호의 논리조합에 의해 상기 열어드레스선택신호를 발생하는 수단을 더 구비함을 특징으로 하는 입출력버스 프리아차지기능을 갖는 반도체메모리장치.
- 제5항 내지 제6항 중 어느 하나의 항에 있어서, 상기 제2데이타버스제어신호발생수단이, 상기 모드선택신호와 상기 열어드레스스트로우브신호를 논리조합에 의해 프리라이트드라이버신호를 발생하며, 상기 모드선택 신호와 상기 프리라이트드라이버신호를 논리조합하여 상기 모드선택신호의 발생시점에 프리차아지 및 이퀄라이즈를 개시하여 상기 프리라이트드라이버신호의 발생시점에 완료하도록 데이타버스를 제어하기 위한 신호를 발생하고, 상기 프리라이트드라이버신호를 상기 라이트드라이버신호로서 출력하도록 구성됨을 특징으로 하는 입출력버스 프리차아지기능을 갖는 반도체메모리장치.
- 다수개의 메모리셀들을 갖는 메모리어레이와, 데이타라인을 입력버퍼에 의해 수신되는 데이타입력신호의 로직상태로 구동하기 위한 라이트드라이버와, 어드레스변환을 감지하는 어드레스변환감지수단을 구비한 반도체메모리장치에 있어서, 특정 제어상태에 응답하여 소정의 데이타 라인을 1/2Vcc로 프리차아지 및 이퀄라이즈하는 프리차아지수단과, 동작모드를 선택하는 신호를 외부로부터 입력하여 로직조합에 의해 모드선택신호를 발생하는 수단과, 상기 어드레스변환 감지결과에 따라 혹은 상기 모드선택신호와 열어드레스스트로우브신호를 논리조합한 결과에 따라 상기 프리차아지수단으로 동작신호를 발생하기 위한 데이타버스제어신호발생수단으로 구성됨을 특징으로 하는입출력버스 자동프리차아지기능을 갖는 반도체메모리장치.
- 제8항에 있어서, 열어드레스정보에 의해 상기 데이타라인에 선택된 비트라인을 접속시키고, 상기 모드선택신호가 입력되면 그 접속상태를끊도록 제어하기 위해 상기 열어드레스정보와, 상기 모드선택신호의 논리조합에 의해 상기 열어드레스선택신호를 발생하는 수단을 더 구비함을 특징으로 하는 입출력버스 프리차아지기능을 갖는 반도체메모리장치.
- 제8항 내지 제9항 중 어느 하나의 항에 있어서, 상기 데이타버스제어신호발생수단이, 상기 모드선택신호와 상기 열어드레스스트로우브신호를 논리조합에 의해 프리라이트드라이버신호를 발생하며, 상기 모드선택신호와 상기 프리라이트드라이버신호를 논리조합하여 상기 모드선택신호의 발생시점에 프리차아지 및 이퀄라이즈를 개시하여 상기 프리라이트드라이버신호의 발생시점에 완료하도록 데이타버스를 제어하기 위한 신호를 발생하고, 상기 프리라이트드라이버신호를 상기 라이트드라이버수동신호로서 출력하도록 구성됨을 특징으로 하는 입출력버스 프리차아지기능을 갖는 반도체메모리장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038107A KR100309801B1 (ko) | 1994-12-28 | 1994-12-28 | 입출력버스프리차아지기능을갖는반도체메모리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038107A KR100309801B1 (ko) | 1994-12-28 | 1994-12-28 | 입출력버스프리차아지기능을갖는반도체메모리장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960025715A true KR960025715A (ko) | 1996-07-20 |
| KR100309801B1 KR100309801B1 (ko) | 2001-12-15 |
Family
ID=37530852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940038107A KR100309801B1 (ko) | 1994-12-28 | 1994-12-28 | 입출력버스프리차아지기능을갖는반도체메모리장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100309801B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400313B1 (ko) * | 2001-06-20 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 입출력 회로 |
| KR100564548B1 (ko) * | 1999-05-07 | 2006-03-29 | 삼성전자주식회사 | 반도체 메모리장치의 입출력 제어용 멀티플렉서 |
| KR100772093B1 (ko) * | 2001-09-13 | 2007-11-01 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
-
1994
- 1994-12-28 KR KR1019940038107A patent/KR100309801B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100564548B1 (ko) * | 1999-05-07 | 2006-03-29 | 삼성전자주식회사 | 반도체 메모리장치의 입출력 제어용 멀티플렉서 |
| KR100400313B1 (ko) * | 2001-06-20 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 입출력 회로 |
| KR100772093B1 (ko) * | 2001-09-13 | 2007-11-01 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100309801B1 (ko) | 2001-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104900256B (zh) | 半导体存储装置及其i/o电路 | |
| TW329529B (en) | The pre-charging circuit for semiconductor memory device | |
| US6026035A (en) | Integrated circuit memory devices having improved precharge and I/O driver characteristics and methods of operating same | |
| JPH07254278A (ja) | 自動プリチャージ機能を有する同期式メモリ装置 | |
| GB2286072A (en) | Sense amplification in data memories | |
| JPH10199259A (ja) | 半導体メモリ装置のデータ出力方法及び回路 | |
| US6172919B1 (en) | Semiconductor memory device with independently controlled reading and writing time periods | |
| US4858188A (en) | Semiconductor memory with improved write function | |
| KR960025715A (ko) | 입출력버스 프리차아지기능을 갖는 반도체메모리장치 | |
| KR920006974A (ko) | 다이너믹형 반도체기억장치 | |
| KR0171954B1 (ko) | 데이타 버스 구동 회로 | |
| KR100402246B1 (ko) | 반도체 메모리 소자 및 그의 쓰기 구동 방법 | |
| JPH09167493A (ja) | ビットラインプリチャージ回路 | |
| KR100265833B1 (ko) | 반도체장치 | |
| KR100772561B1 (ko) | 반도체 메모리 장치 및 비트라인감지증폭기드라이버드라이빙신호 생성회로 | |
| US7808858B2 (en) | Method and circuit for driving word line of memory cell | |
| KR970051221A (ko) | 시분할 워드라인 구동 회로를 구비한 반도체 메모리 장치 | |
| US6930902B2 (en) | Device for storing information and a method for partial write and restore | |
| KR960019307A (ko) | 반도체 메모리장치 | |
| JP2580086B2 (ja) | スタテイック型半導体記憶装置 | |
| KR100980061B1 (ko) | 제어신호 생성회로 | |
| KR20040076729A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| KR100328698B1 (ko) | 에스램의 라이트 드라이버 회로 | |
| KR100701683B1 (ko) | 센스 앰프 전원제어회로 | |
| KR100191022B1 (ko) | 반도체 집적회로 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |