KR960025112A - 다수의 프로세서가 하나의 캐쉬 메모리를 공유하는 시스템 장치 및 방법 - Google Patents

다수의 프로세서가 하나의 캐쉬 메모리를 공유하는 시스템 장치 및 방법 Download PDF

Info

Publication number
KR960025112A
KR960025112A KR1019940033090A KR19940033090A KR960025112A KR 960025112 A KR960025112 A KR 960025112A KR 1019940033090 A KR1019940033090 A KR 1019940033090A KR 19940033090 A KR19940033090 A KR 19940033090A KR 960025112 A KR960025112 A KR 960025112A
Authority
KR
South Korea
Prior art keywords
processor
processors
cache memory
address
unit
Prior art date
Application number
KR1019940033090A
Other languages
English (en)
Other versions
KR0144093B1 (ko
Inventor
현상용
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940033090A priority Critical patent/KR0144093B1/ko
Publication of KR960025112A publication Critical patent/KR960025112A/ko
Application granted granted Critical
Publication of KR0144093B1 publication Critical patent/KR0144093B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 다중 프로세서 시스템에서 하나의 보드내에 다수개의 프로세서가 존재할 시, 이 프로세서들이 사용하는 캐쉬(cache) 메모리와 스테이트(state) 및 태그(tag) 메모리를 서로 공유하도록 하여 각 프로세서에서 공급하는 어드레스를 하나의 경로를 통해 제어할 수 있도록 한 다수의 프로세서가 하나의 캐쉬 메모리를 공유하는 시스템 장치 및 방법에 관한 것으로, 종래 다수의 프로세서를 사용하는 시스템은 각 프로세서간에 캐쉬 코히어런시(coherency)를 충족시켜 주어야 하는 불편함이 있었는 바, 본 발명은 종래의 이런 문제점을 해결하기 위하여 다수의 프로세서가 하나의 공유 캐쉬 메모리 및 공유 스테이트, 태그 메모리를 두고서 이들을 제어하기 위해 각 프로세서에서 공급하는 어드레스 및 시스템 버스로 부터의 어드레스를 받아들여 하나의 경로를 통해 캐쉬 메모리와 스테이트 및 태그 메모리를 제어할 수 있도록 하는 시스템 장치 및 방법을 제공하므로써, 각 프로세서간의 캐쉬 코히어런스를 조정하기 위해 복잡한 설계를 할 필요가 없어졌으며, 기존의 2개의 프로세서가 각각의 프로세서를 관리할때 자신의 캐쉬 메모리를 수정하면서 다른쪽의 캐쉬 메모리도 수정해 주어야 하는 번거로움을 없애는 효과가 있다.

Description

다수의 프로세서가 하나의 캐쉬 메모리를 공유하는 시스템 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 전체 시스템을 나타내는 블럭도이다.

Claims (3)

  1. 다수의 프로세서를 이용하는 시스템 장치에 있어서, 프로세서 내부에 캐쉬 메모리를 포함하는 제1프로세서부(10)와; 상기 프로세서부(10) 내부의 캐쉬 메모리와 외부의 캐쉬부(20) 사이의 스누핑 및 시스템 버스와의 스누핑을 필터링하는 제1프로세서 스누프부(10-1)와; 상기 제1프로세서부(10) 및 제1프로세서 스누프부(10-1)와 동일한 구조로 이루어진 제2프로세서부(70) 및; 제2프로세서 스누프부(70-1)와; 캐쉬 메모리(20-3)와 스테이트(20-2) 및 태그 메모리(20-1)로 이루어져 데이타를 저장하는 캐쉬부(20)와; 스테이트(30-2) 및 태그 메모리(30-1)로 이루어져 버스상에서 발생하는 동작을 스누핑하는 스누프(snoop)부(30)와; 상기 각 프로세서부(10,70)에서 출력된 어드레스와 시스템 버스로 부터 입력된 어드레스를 받아들여 캐쉬부(20)와, 스누프부(30)와 각 프로세서 스누프부(10-1, 70-10)를 제어하는 어드레스를 출력하는 어드레스 제어부(40)와; 시스템 버스로 부터 데이타를 제공받기 위해 출력된 어드레스를 잠시 저장하는 제1버퍼(50) 및; 상기 제1버퍼(50)를 통해 출력된 어드레스에 해당하는 데이타를 시스템 버스로 부터 입력받아 잠시 저장한 후, 어드레스 제어부(40)로 출력하는 제2버퍼(60)로 이루어진 것을 특징으로 하는 다수의 프로세서가 하나의 캐쉬 메모리를 공유하는 시스템 장치.
  2. 다수의 프로세서를 이용하는 시스템 방법에 있어서, 다수의 프로세서에서 각각 사용하는 캐쉬부의 캐쉬메모리와, 스테이트 및 태그 메모리를 서로 공유하도록 하고, 이를 제어하는 어드레스 제어부를 두어 데이타의 상태 변경시 다수의 프로세서에 내장되어 있는 캐쉬 메모리의 상태를 동시에 변경할 수 있도록 하여 각 프로세서 간의 캐쉬 코히어런스를 간단하게 조정할 수 있도록 하는 것을 특징으로 하는 다수의 프로세서가 하나의 캐쉬 메모리를 공유하는 시스템 방법.
  3. 제2항에 있어서, 각 프로세서 간에 캐쉬 코히어런스를 조정하는 방법은 각 프로세서(10, 70)의 데이타 요청이 완료되면, 어드레스 제어부(40)는 스누핑 어드레스(⑦)를 생성하여 각 프로세서 스누프(10-1, 70-1)로 입력하고, 상기 신호를 입력받은 각 프로세서 스누프부(10-1, 70-1)는 각 프로세서부(10, 70)의 스누핑 필요시 이에 대응하는 스누핑 어드레스(⑨,⑨')를 입력하여 각 프로세서부(10, 70) 간에 캐쉬 코히어런스를 조정하도록 하는 것을 특징으로 하는 다수의 프로세서가 하나의 캐쉬 메모리를 공유하는 시스템 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940033090A 1994-12-07 1994-12-07 다수의 프로세서가 하나의 캐쉬 메모리를 공유하는 시스템 장치 및 방법 KR0144093B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940033090A KR0144093B1 (ko) 1994-12-07 1994-12-07 다수의 프로세서가 하나의 캐쉬 메모리를 공유하는 시스템 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033090A KR0144093B1 (ko) 1994-12-07 1994-12-07 다수의 프로세서가 하나의 캐쉬 메모리를 공유하는 시스템 장치 및 방법

Publications (2)

Publication Number Publication Date
KR960025112A true KR960025112A (ko) 1996-07-20
KR0144093B1 KR0144093B1 (ko) 1998-08-17

Family

ID=19400558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033090A KR0144093B1 (ko) 1994-12-07 1994-12-07 다수의 프로세서가 하나의 캐쉬 메모리를 공유하는 시스템 장치 및 방법

Country Status (1)

Country Link
KR (1) KR0144093B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322223B1 (ko) * 1997-05-14 2002-03-08 포만 제프리 엘 대기행렬및스누프테이블을갖는메모리제어기

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433511B1 (ko) * 1996-12-30 2005-05-09 삼성전자주식회사 캐시일관성유지를위한스누핑장치
US10346307B2 (en) 2016-09-28 2019-07-09 Samsung Electronics Co., Ltd. Power efficient snoop filter design for mobile platform

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322223B1 (ko) * 1997-05-14 2002-03-08 포만 제프리 엘 대기행렬및스누프테이블을갖는메모리제어기

Also Published As

Publication number Publication date
KR0144093B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US5280598A (en) Cache memory and bus width control circuit for selectively coupling peripheral devices
TW384426B (en) Virtual channel memory system
US6065098A (en) Method for maintaining multi-level cache coherency in a processor with non-inclusive caches and processor implementing the same
EP0496506A3 (en) A processing unit for a computer and a computer system incorporating such a processing unit
KR930016891A (ko) 캐쉬 제어기
CA2026224A1 (en) Apparatus for maintaining consistency in a multiprocess computer system using virtual caching
JPH0680499B2 (ja) マルチプロセッサ・システムのキャッシュ制御システムおよび方法
JPS643755A (en) Cache memory control system
KR900018852A (ko) 디지탈 신호 프로세서용 입출력 장치
US5511226A (en) System for generating snoop addresses and conditionally generating source addresses whenever there is no snoop hit, the source addresses lagging behind the corresponding snoop addresses
JPH01156845A (ja) メモリ・システム
JPH06318174A (ja) キャッシュ・メモリ・システム及び主メモリに記憶されているデータのサブセットをキャッシュする方法
KR100322223B1 (ko) 대기행렬및스누프테이블을갖는메모리제어기
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
KR960025112A (ko) 다수의 프로세서가 하나의 캐쉬 메모리를 공유하는 시스템 장치 및 방법
US7234028B2 (en) Power/performance optimized cache using memory write prevention through write snarfing
US6061766A (en) Non-inclusive cache method using pipelined snoop bus
US5483645A (en) Cache access system for multiple requestors providing independent access to the cache arrays
GB2233480A (en) Multiprocessor data processing system
KR950013113B1 (ko) 멀티프로세서 시스템의 캐쉬 상태 관리의 방법
JP3782178B2 (ja) 情報処理装置
JPS6055459A (ja) プロツクデ−タ転送記憶制御方法
JPH04101251A (ja) キャッシュメモリスヌープ方式
KR940009853A (ko) 주행정 전산망시스템(ticom)의 캐시응집을 위한 버스동작 제어방법
JPH0340149A (ja) データ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee