KR950013113B1 - 멀티프로세서 시스템의 캐쉬 상태 관리의 방법 - Google Patents

멀티프로세서 시스템의 캐쉬 상태 관리의 방법 Download PDF

Info

Publication number
KR950013113B1
KR950013113B1 KR1019930003207A KR930003207A KR950013113B1 KR 950013113 B1 KR950013113 B1 KR 950013113B1 KR 1019930003207 A KR1019930003207 A KR 1019930003207A KR 930003207 A KR930003207 A KR 930003207A KR 950013113 B1 KR950013113 B1 KR 950013113B1
Authority
KR
South Korea
Prior art keywords
cache
state
state information
bank
controller
Prior art date
Application number
KR1019930003207A
Other languages
English (en)
Other versions
KR940022300A (ko
Inventor
박찬식
임장식
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019930003207A priority Critical patent/KR950013113B1/ko
Publication of KR940022300A publication Critical patent/KR940022300A/ko
Application granted granted Critical
Publication of KR950013113B1 publication Critical patent/KR950013113B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음.

Description

멀티프로세서 시스템의 캐쉬 상태 관리의 방법
제 1 도는 본 발명을 설명하기 위한 캐쉬 장치의 블럭도.
* 도면의 주요부분에 대한 부호의 설명
10 : 캐쉬 상태 태그 메모리 20 : 스누프 상태 태그 메모리
30 : 제 1 MUX 40 : 제 2 MUX
50 : 캐쉬 제어기 60 : 스누프 제어기
본 발명은 멀티프로세서 시스템에 있어서 캐쉬 상태 관리의 방법에 관한 것으로, 특히 상태 태그 메모리(state tag memory)를 효율적으로 사용하기 위한 캐쉬 상태 관리의 방법에 관한 것이다.
일반적으로 멀티프로세서 시스템은 다수의 프로세서와 다수의 메모리가 시스템버스를 통하여 상호연결되어 모든 프로세서에게 동일한 접근기회를 가지도록 한 것이다. 그리고 멀티프로세서 시스템은 성능향상을 위해 버스의 이용률과 데이타 액세스시간을 줄이기 위하여 대용량 캐쉬 메모리를 설계한다. 또한 캐쉬 메모리와 메인 메모리 사이의 데이타 동질성(Data Coherency)보장을 위하여 스누프 제어기(Snoop Controller)를 추가로 설계한다. 스누프 제어기는 시스템 버스를 감시하여 메인 메모리와 캐쉬 메모리 사이의 데이타 동질성 유지기능을 수행한다.
프로세서를 모토롤러(Motorola)사의 MC68040칩을 사용하는 멀티프로세서 시스템은 메인버스가 64비트의 데이타폭을 갖는다. 또한 데이타 동질성유지를 위하여 DIRTY*, SHD*, SNAK*의 신호를 갖는다. MC68040프로세서는 내부에 각각 4K바이트의 명령어 캐쉬와 데이타 캐쉬를 갖으며 이 캐쉬 메모리는 128비트의 라인 사이즈를 갖는다.
프로세서와 시스템 버스 사이의 데이타 사이즈를 극복하고 성능을 유지하기 위하여 중앙처리장치보드에서 캐쉬 메모리를 복수의 뱅크(Bank)로 나누어 구성하였으며, 이로 인하여 상태 태그 메모리는 뱅크별로 존재한다.
또한 스누프 제어기와 캐쉬 제어기는 데이타의 상태정보를 저장하는 상태 태그 메모리를 공유함으로써 발생할 수 있는 회선충돌(Contention)을 방지하기 위하여 각각 별도의 상태 태그 메모리를 갖는다.
예를들어 256K바이트의 캐쉬 메모리를 갖는 시스템에서 캐쉬 메모리를 관리하기 위해서는 16K바이트 용량을 갖는 상태 태그 메모리가 필요하다. 즉, 각 뱅크에 4K×4비트크기의 메모리를 4개로 상태 태그 메모리를 구성하고, 스누프 제어기까지 고려한다면 모두 16개의 메모리로 상태 태그 메모리를 구성한다.
반면 중앙처리장치보드에서 사용되는 캐쉬 상태 정보는 4가지 즉, Valid, Invalid, Shared, Dirty이므로 2비트로 표현이 가능하다. 4K×4비트 메모리로는 2비트의 손실이 생긴다. 즉, 상태 태그 메모리의 64K바이트 용량중 32K바이트만 사용하고, 나머지 32K바이트는 사용하지 않는 비효율성이 발생한다는 문제점이 있었다.
따라서 본 발명의 목적은 상술한 문제점을 해결하기 위하여 상태 태그 메모리의 사용효율을 높일 수 있는 캐쉬 상태 관리의 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 복수개의 뱅크에 따른 상태정보를 하나의 캐쉬 제어를 위한 상태 태그 메모리와 스누프 제어를 위한 상태 태그 메모리에 저장하고 캐쉬 제어기와 스누프 제어기를 구비한 멀티프로세서 시스템의 캐쉬 상태 관리의 방법에 있어서, 상기 캐쉬 제어를 위한 상태 태그 메모리 및 스누프 제어를 위한 상태 태그 메모리에 저장되어 있는 각 뱅크에 따른 상태정보를 동시에 독출하는 제 1 과정과; 상기 캐쉬 제어기와 스누프 제어기에서 상기 제 1 과정으로부터 독출된 상태정보 가운데 변경될 상태정보와 변경되지 않을 상태정보를 분리하고, 변경된 상태정보를 처음 상태정보와 논리합하여 새로운 상태정보를 출력하는 제 2 과정을 포함함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.
제 1 도는 본 발명을 설명하기 위한 캐쉬 장치의 블럭도를 도시한 것이다.
제 1 도에 있어서, 캐쉬 장치는 캐쉬 제어기(50)를 위한 상태 태그 메모리(10)와 스누프 제어기(60)를 위한 상태 태그 메모리(20)와 제 1 MUX(30)와 제 2 MUX(40)와 캐쉬 제어기(50)와 스누프 제어기(60)로 구성한다.
다음은 각 구성요소의 제어동작에 대해 설명하기로 한다.
첫째, 캐쉬 상태 태그 메모리(10)와 스누프 상태 태그 메모리(20)에 대한 제어동작에 대하여 설명하기로 한다.
상태 태그 메모리를 각 뱅크별로 처리하기 위하여 제 1 뱅크와 제 2 뱅크를 구성한다. 그리고 각 뱅크는 동시에 제어되므로 상태 업데이타(Update)시 두 뱅크로 상태정보가 동시에 제공되어진다. 이를 위하여 상태정보독출도 동시에 처리되어진다. 이를 고려하여 제 1 도와 같이 데이타 경로(Data Path)를 구성한다.
제 1 도에서 상태 태그 메모리는 캐쉬 제어기(50)와 스누프 제어기(60)를 위하여 각각의 캐쉬 상태 태그 메모리(10)와 스누프 상태 태그 메모리(20)룰 구성한다. 캐쉬 상태 태그 메모리(10)에서 하위 비트에는 상태정보 데이타중 제 1 뱅크의 상태정보를 저장하고 상위 비트에는 제 2 뱅크의 상태정보를 저장한다. 스누프 상태 태그 메모리(20)에도 동일방식으로 저장한다.
상태정보의 서치(Search)는 캐쉬 제어기(50)와 스누프 제어기(60)에 의하여 별도로 읽을 수 있으며 업데이타는 동시에 동작하도록 한다. 이는 제 1 MUX(30)와 제 2 MUX(40)에 의하여 동작된다. 또한 업데이트신호에 의하여 캐쉬 제어기(50)가 제공하는 데이타와 스누프 제어기(60)가 제공하는 데이타를 선택하게 한다.
즉, update1=1, update0=1 : 하이 임피던스출력
update1=1, update0=0 : 캐쉬 제어기 데이타출력
update1=0, update0=1 : 스누프 제어기 데이타출력
update1=0, update0=0 : 하이 임피던스출력
여기서, update0는 캐쉬 제어기(50)가 제공하고 update1은 스누프 제어기(60)가 제공한다.
둘째, 스누프 제어기(60)의 제어동작에 대해 설명하기로 한다.
스누프 제어기(60)에서는 항상 데이타를 소정의 비트단위로만 판단하면 된다. 따라서 시스템 버스 작동에 의하여 내용이 변경되고자 하는 뱅크의 상태정보는 변경하고자 하는 값으로, 다른 뱅크의 내용은 읽어은 값을 변경없이 기입하면 된다.
즉, 스누프 제어기(60)의 입력을 INSSL〈0..1〉, INSSH〈0..1〉로, 출력을 OUTSSL〈0..1〉, OUTSSH〈0..1〉로 정의하면 출력은 OUTSSL〈0..1〉=NEWSSL〈0..1〉 # OLDSSL〈0..1〉으로 표현된다. 여기서, 표 1.은 상태정보에 대한 정의를 나타낸 것이고, SSL〈0..1〉은 제 1 뱅크의 상태정보를, SSH〈0..1〉은 제 2 뱅크의 상태정보로 대응한다. 그리고 표 1.은 어드레스 태그 메모리에서 매치(Match)가 발생한 경우에만 해당된다. 표 2.는 NEWSSL〈0..1〉에 대한 값을 정의한 것이다.
표 1. 상태정보 정의
표 1.에서 리세트(Reset) 동작이후에는 상태 태그 메모리는 Invalid상태로 초기화된다.
표 2. NEWSSL〈0..1〉값
여기서, TT(Transfer Type)는 메인 버스에서 진행되고 있는 전송의 전달타입을 표시하고 SA3는 뱅크선택신호로서 SA=0인 경우는 제 1 뱅크를 선택한다.
전달타입중 RFR(Read For Read)인 경우에는 자신의 상태정보가 VALID일때 시스템 버스에는 SHD*를 구동하고 상태정보를 SHARED로 변경시킨다.
나머지 전달타입 RFW(Read For Write), NWR(Normal Write), LRD(Lock Read), LWR(Lock Write)인 경우에는 외부 오퍼레이션(Operation)에 의하여 상태정보를 INVALID로 변경시킨다. 만약 상태정보가 DIRTY이면 시스템 버스로 DIRTY*로 구동하고 WRITEBACK동작을 수행한 후에 상태정보를 INVALID를 변경시키고, VALID 혹은 SHARED의 경우는 상태정보만 INVALID변경시키는 동작을 한다.
스누프 제어기(60)의 출력식에서 OLDSSL〈0..1〉은 다음식으로 표현한다.
OLDSSL〈0..1〉=SA3 & INSSL〈0..1〉
여기서, OLDSSL〈0..1〉은 INSSL〈0..1〉으로 생성되며 만약 시스템 버스의 오퍼레이션이 제 1 뱅크에 해당되는 경우에는 NEWSSL〈0..1〉이 OUTSSL〈0..1〉로 출력되고, 제 2 뱅크에 해당되는 경우에는 INSSL〈0..1〉이 OUTSSL〈0..1〉에 반영됨을 나타낸다.
따라서, SA=0인 경우 즉, 제 1 뱅크 오퍼레이션인 경우는 OLDSSL〈0..1〉=0으로 INVALID가 되며 NEWSSL〈0..1〉에서 제공되는 값이 변경없이 OUTSSL〈0..1〉으로 출력된다.
만약 SA=1인 경우는 INSSL〈0..1〉이 OLDSSL〈0..1〉으로 나타나고 NEWSSL〈0..1〉=0으로 INVALID로 나타나 OUTSSL〈0..1〉=OLDSSL〈0..1〉=INSSL〈0..1〉이 된다.
SSH〈0..1〉의 경우는 SSL〈0..1〉의 경우와 동일하게 처리되며 단, SA3신호가 !SA3로 바꾸어 동작하면 된다.
세째, 캐쉬 제어기(50)에 대한 제어동작에 대하여 설명하기로 한다.
캐쉬 제어기(50)에서 제 1 뱅크, 제 2 뱅크에 대한 상태정보는 중앙처리장치가 요구하는 뱅크선택신호(CA3)로 판단하며 스누프 제어기(60)에서와 같은 방식으로 입력을 INCSL〈0..1〉, INCSH〈0..1〉 출력을 OUTCSL〈0..1〉, OUTCSH〈0..1〉으로 정의한다.
상태정보에 대한 정의는 표 1.의 스누프 제어기(60)에서와 동일하다.
캐쉬 제어기(50)의 출력식은 다음과 같다.
OUTCSL〈0..1〉=NEWCSL〈0..1〉 # OLDCSL〈0..1〉
캐쉬 제어기의 출력식에서 OLDSSL〈0..1〉=CA3 & !WRB2 & INCSL〈0..1〉으로 표현한다.
여기서, OLDCSL〈0..1〉은 INCSL〈0..1〉으로 생성되며 만약 중앙처리장치가 제 1 뱅크를 요구하면 INCSL〈0..1〉은 무시하고 NEWCSL〈0..1〉에 의하여 OUTCSL〈0..1〉이 제공되도록 하고, 중앙처리장치가 제 2 뱅크를 요구하는 경우에는 INCSL〈0..1〉이 OUTCSL〈0..1〉에 반영토록 한다.
그리고 스누프 제어기(60)와는 달리 WRB2신호가 사용되며 WRB2신호는 다음의 경우에 캐쉬 제어기(50)가 구동된다.
i) 중앙처리장치의 요구는 CA=0, 즉 제 1 뱅크이나 제 2 뱅크의 내용이 어드레스 태그 메모리에서 미스(MISS)가 나고, 상태정보는 DIRTY로 존재하는 경우
ii) 중앙처리장치의 요구는 CA=1, 즉 제 2 뱅크이나 제 1 뱅크의 내용이 어드레스 태그 메모리에서 미스(MISS)가 나고, 상태정보는 DIRTY로 존재하는 경우
즉, WRB2신호는 캐쉬 미스가 발생하여 버스 오퍼레이션에 의하여 캐쉬필(CACHE FILL)을 하여야 하나 이미 해당 태그 메모리에서 DIRTY의 상태로 존재하는 경우중에서 중앙처리장치가 요구하는 뱅크가 아닌 다른 뱅크에서 상술한 i)과 ii)과 같은 경우에 구동한다. 이는 예를들어 64비트의 시스템 버스를 이용하여 128비트의 캐쉬 라인사이즈를 관리하기 때문이며, 이 경우 중앙처리장치가 요구한 어드레스와 시스템버스에서 수행되는 어드레스는 A3가 토글되어야 하며, 상태정보도 여기에 따라 관리되어야 한다.
OLDCSL〈0..1〉은 WRB2신호가 구동되지 않고, CA3=1인 경우에는 INCSL〈0..1〉이 반영되고, WRB2신호가 구동되거나 CA3=0인 경우에는 OLDCSL〈0..1〉=0, 즉 INVALID로 나타난다.
NEWCSL〈0..1〉은 다음 표 3.에 의하여 구동된다.
표 3. NEWCSL〈0..1〉의 값
표 3.에서 캐쉬히트동작은 제외하였으며 캐쉬히트의 경우는 다음과 같이 처리된다.
ⅰ) 캐쉬독출히트 : 상태정보 변화가 없음
ⅱ) 캐쉬기입히트(DIRTY) : 상태정보 변화가 없음
ⅲ) 캐쉬기입히트(VALID) : 상태를 DIRTY로 (WRH2)
iv) 캐쉬기입히트(SHARED) : 상태를 INVALID로(WRH1)
즉, 캐쉬히트중 상태정보의 변경이 필요한 경우는 ⅲ)와 ⅳ)인 경우이다.
다음은 표 3. 에서 각 전송타입에 따라 구동동작에 대해서 설명하기로 한다.
전송타입이 DON'T CARE인 경우는 캐쉬미스가 발생했으나 상태정보가 DIRTY로 전송하는 경우이며 이때는 캐쉬대체(CACHE REPLACE)를 위한 WRITEBACK을 수행하고 상태정보를 INVALID로 천이한다. 중앙처리장치의 요구에 대한 처리는 WRITEVACK 동작후에 처리된다.
전송타입이 RFR1(Read For Read1)의 경우는 캐쉬독출미스가 발생했으며 RFR 동작을 수행한 수 상태정보를 VALID로 변경시킨다. 이때 다른 중앙처리장치보드에서 내용을 공유하고 있지 않으므로(SHD가 Negate) 상태정보는 VALID로 변경한다.
전송타입이 RFR2인 경우는 RFR1가 같은 과정이나 다른 중앙처리장치보드가 내용을 공유하고 있으므로 (SHD*가 Assert) 상태정보는 SHARED로 변경한다.
전송타입이 RFW인 경우는 캐쉬기입미스가 발생한 경우이며 이때는 시스템 버스로 RFW 동작을 수행한 후 상태정보를 DIRTY로 변경시킨다.
전송타입이 WRH1(WRITE HIT1)인 경우는 캐쉬기입히트가 발생한 경우이며 이때는 시스템 버스로의 동작은 발생하지 않아야 하나 현재의 상태정보가 SHARED이므로 (다른 중앙처리장치와 내용을 공유하고 있으므로 혼자서 내용을 변경할 수 없다) OWNERSHIP획득을 위하여 시스템 버스를 통하며 RFW(혹은 INV)동작을 수행하고 상태정보를 VALID로 변경시킨 다음 중앙처리장치를 재시도(Retry)를 시켜 후술할 WRH2의 경우에 의하여 동작이 완료된다. 스누프 제어기는 시스템 버스의 RFW를 감시하면 자신의 상태정보를 INVALID로 변경한다.
전송타입이 WRH2인 경우는 캐쉬기입히트가 발생한 경우이며 이때 상태정보가 VALID이므로 중앙처리장치가 제공하는 데이타를 캐쉬 메모리에 저장한 후에 상태정보를 DIRTY로 변경한다.
CSH〈0..1〉의 경우는 CSL〈0..1〉과 동일하게 처리되며 뱅크선택신호인 CA3를 !CA3로 바꾸어 동작하면 된다.
상술한 바와 같이 본 발명은 변경될 상태정보와 변경되지 않을 상태정보를 분리하여 변경된 상태정보를 처음 상태정보와 논리합(ORING)시켜 새로운 상태정보를 만들어 냄으로써 서로 다른 뱅크에 대한 상태 태그 메모리를 하나의 디바이스로 구현가능하므로 메모리 감소로 인한 비용절감의 효과를 얻을 수 있다.

Claims (5)

  1. 복수개의 뱅크에 따른 상태정보를 하나의 캐쉬 제어를 위한 상태 태그 메모리(10)와 스누프 제어를 위한 상태 태그 메모리(20)에 저장하고 캐쉬 제어기(50)와 스누프 제어기(60)를 구비한 멀티프로세서 시스템의 캐쉬 상태 관리의 방법에 있어서, 상기 캐쉬 제어를 위한 상태 태그 메모리(10) 및 스누프 제어를 위한 상태 태그 메모리(20)에 저장되어 있는 각 뱅크에 따른 상태정보를 동시에 독출하는 제 1 과정과 ; 상기 캐쉬 제어기(50)와 스누프 제어기(60)에서 상기 제 1 과정으로부터 독출된 상태정보 가운데 변경될 상태정보와 변경되지 않을 상태정보를 분리하고, 변경된 상태정보를 처음 상태정보와 논리합하여 새로운 상태정보를 출력하는 제 2 과정을 포함함을 특징으로 하는 캐쉬 상태 관리의 방법.
  2. 제 1 항에 있어서, 상기 제 1 과정은 업데이타신호에 의하여 상기 캐쉬 제어기(50)와 스누프 제어기(60)의 데이타를 입력으로 받아들여 상기 각 뱅크의 상태정보를 동시에 제공함을 특징으로 하는 캐쉬 상태 관리의 방법.
  3. 제 1 항에 있어서, 상기 제 2 과정에서 각 뱅크에 따른 상태정보의 선택은 뱅크선택신호에 의함을 특징으로 하는 캐쉬 상태 관리의 방법.
  4. 제 1 항에 있어서, 상기 상태정보는 다음표와 같이 정의함을 특징으로 하는 캐쉬 상태 관리의 방법.
  5. 제 1 항에 있어서, 상기 새로운 상태정보 출력은 전송타입과 입력상태 정보값과 뱅크선택신호에 의하여 결정됨을 특징으로 하는 캐쉬 상태 관리의 방법.
KR1019930003207A 1993-03-04 1993-03-04 멀티프로세서 시스템의 캐쉬 상태 관리의 방법 KR950013113B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930003207A KR950013113B1 (ko) 1993-03-04 1993-03-04 멀티프로세서 시스템의 캐쉬 상태 관리의 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930003207A KR950013113B1 (ko) 1993-03-04 1993-03-04 멀티프로세서 시스템의 캐쉬 상태 관리의 방법

Publications (2)

Publication Number Publication Date
KR940022300A KR940022300A (ko) 1994-10-20
KR950013113B1 true KR950013113B1 (ko) 1995-10-25

Family

ID=19351615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003207A KR950013113B1 (ko) 1993-03-04 1993-03-04 멀티프로세서 시스템의 캐쉬 상태 관리의 방법

Country Status (1)

Country Link
KR (1) KR950013113B1 (ko)

Also Published As

Publication number Publication date
KR940022300A (ko) 1994-10-20

Similar Documents

Publication Publication Date Title
US4736293A (en) Interleaved set-associative memory
US6651115B2 (en) DMA controller and coherency-tracking unit for efficient data transfers between coherent and non-coherent memory spaces
US6192458B1 (en) High performance cache directory addressing scheme for variable cache sizes utilizing associativity
US5091851A (en) Fast multiple-word accesses from a multi-way set-associative cache memory
KR100190350B1 (ko) 고성능 프레임 버퍼 및 캐쉬메모리 시스템
US6629205B2 (en) System and method for increasing the snoop bandwidth to cache tags in a cache memory subsystem
US5434993A (en) Methods and apparatus for creating a pending write-back controller for a cache controller on a packet switched memory bus employing dual directories
KR100194253B1 (ko) 메시 데이터 코히어런시 프로토콜 이용 방법 및 멀티프로세서 시스템
US5740400A (en) Reducing cache snooping overhead in a multilevel cache system with multiple bus masters and a shared level two cache by using an inclusion field
US5943684A (en) Method and system of providing a cache-coherency protocol for maintaining cache coherency within a multiprocessor data-processing system
US6157980A (en) Cache directory addressing scheme for variable cache sizes
JPH04233050A (ja) キャッシュメモリ交換プロトコル
US5724547A (en) LRU pointer updating in a controller for two-way set associative cache
US6701417B2 (en) Method and apparatus for supporting multiple cache line invalidations per cycle
US5829024A (en) Hierarchical cache memory system and method for controlling data coherency between a primary and a secondary cache
KR100395768B1 (ko) 멀티 레벨 캐쉬 시스템
KR100322223B1 (ko) 대기행렬및스누프테이블을갖는메모리제어기
GB2214336A (en) Cache memory apparatus
US6813694B2 (en) Local invalidation buses for a highly scalable shared cache memory hierarchy
KR950013113B1 (ko) 멀티프로세서 시스템의 캐쉬 상태 관리의 방법
US20040030950A1 (en) Apparatus for imprecisely tracking cache line inclusivity of a higher level cache
US20040030833A1 (en) Cache invalidation bus for a highly scalable shared cache memory hierarchy
KR940011050B1 (ko) 외부 멀티뱅크형 캐쉬메모리 장치 및 그 제어방법
JPS6329297B2 (ko)
KR940001590B1 (ko) 블럭읽기 및 쓰기에서의 메모리 엑세스 시간 단축장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050929

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee