KR960018888A - 에러 정정회로 - Google Patents
에러 정정회로 Download PDFInfo
- Publication number
- KR960018888A KR960018888A KR1019940030176A KR19940030176A KR960018888A KR 960018888 A KR960018888 A KR 960018888A KR 1019940030176 A KR1019940030176 A KR 1019940030176A KR 19940030176 A KR19940030176 A KR 19940030176A KR 960018888 A KR960018888 A KR 960018888A
- Authority
- KR
- South Korea
- Prior art keywords
- soft
- receivers
- eraser
- receiver
- receiving means
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 여러개의 다른 이레이져 영역 값을 갖는 복수개의 소프트 수신기를 병렬로 극성함으로써, 수신기를 통과한 신호의 오류확률을 최소화할 수 있도록 한 에러 정정회로에 관한 것으로, 이를 위하여, 수신된 신호에서 에러를 검출하고 검출된 에러를 정정하여 채널 정보를 복원하는 하드 수신수단, 수신된 신호를 디지탈 값이나 이레이져로 만든 후 이레이져 및 디지탈 값에 의해 채널 정보를 복원하는 복수개의 소프트 수신기가 병렬로 연결되는 소프트 수신수단, 및 상기 소프트 수신수단내의 상기 복수개의 소프트 수신기에서 생성한 이레이져 갯수의 비교결과에 의거하여 상기 복수개의 소프트 수신기중 가장 작은 이레이져가 발생한 소프트 수신기의 결과를 선택적으로 출력하고, 상기 각 소프트 수신기가 자신이 발생한 이레이져를 정정할 수 없는 경우 상기 하드 수신수단의 출력값을 선택하는 출력 결정수단을 구비함으로서, 채널의 상태가 시간적으로 변화하고 SNR값이 계속하여 변화하게 될 때 소프트 수신기를 통과한 신호의 오류 확률을 낮춰 에러 정정 능력을 향상시킨 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 바람직한 실시예에 따른 에러 정정회로에 대한 블럭구성도.
Claims (4)
- 수신된 신호에서 에러를 검출하고 검출된 에러를 정정하여 채널 정보를 복원하는 하드 수신수단; 수신된 신호를 디지탈 값이나 이레이져로 만든 후 이레이져 및 디지탈 값에 의해 채널 정보를 복원하는 복수개의 소프트 수신기가 병렬로 연결되는 소프트 수신수단; 및 상기 소프트 수신수단내의 상기 복수개의 소프트 수신기에서 생성한 이레이져 갯수의 비교결과에 의거하여 상기 복수개의 소프트수신기중 가장 작은 이레이져가 발생한 소프트 수신기의 결과를 선택적으로 출력하고, 상기 각 소프트 수신기가 자신이 발생한 이레이져를 정정할 수 없는 경우 상기 하드 수신수단의 출력값을 선택하는 출력 결정수단으로 이루어진 에러 정정회로.
- 제1항에 있어서, 상기 소프트 수신수단은, 상기 복수의 소프트 수신기의 이레이져 영역이 서로 다르게 구성되는 것을 특징으로 하는 에러 정정회로.
- 제1항에 있어서, 상기 출력 결정수단은, 상기 복수의 소프트 수신기중에서 선택한 소프트 수신기가 자신이 생성한 이레이져 갯수만큼 정정할 능력이 있으면 선택된 상기 소프트 수신기의 결과를 최종 출력값으로 선택하는 것을 특징으로 하는 에러 정정회로.
- 제1항에 있어서, 상기 출력 결정수단은, 상기 복수의 소프트 수신기중에서 가장 적은 이레이져 값이 발생한 소프트 수신기가 자신이 생성한 이 레이져를 정정할 능력이 없는 경우 그 다음으로 이레이져를 적게 발생한 소프트 수신기의 결과를 선택한 후 이레이져 정정 능력과 이레이져 갯수를 비교하여 최종 출력을 선택하는 것을 특징으로 하는 에러 정정회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940030176A KR970009758B1 (ko) | 1994-11-17 | 1994-11-17 | 에러 정정회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940030176A KR970009758B1 (ko) | 1994-11-17 | 1994-11-17 | 에러 정정회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960018888A true KR960018888A (ko) | 1996-06-17 |
KR970009758B1 KR970009758B1 (ko) | 1997-06-18 |
Family
ID=19398159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940030176A KR970009758B1 (ko) | 1994-11-17 | 1994-11-17 | 에러 정정회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970009758B1 (ko) |
-
1994
- 1994-11-17 KR KR1019940030176A patent/KR970009758B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970009758B1 (ko) | 1997-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6721373B1 (en) | Multi-tone receiver and a method for operating the same | |
KR920013945A (ko) | 지엠에스케이 신호복조방법 및 그 장치 | |
KR920003702A (ko) | 디지탈 신호 수신기 | |
JPH04506731A (ja) | ビット誤り率検出 | |
KR900018989A (ko) | 에러 교정 및 검출 장치 | |
KR960015220A (ko) | 에러 정정부호 복호기의 재동기화 장치 | |
KR920014227A (ko) | 디지탈 aft 장치 | |
KR960018888A (ko) | 에러 정정회로 | |
US5719904A (en) | Data restoring circuit | |
KR960001996A (ko) | 순환코드를 이용한 프레임/버스트 동기 및 에러 검출장치 | |
KR960043553A (ko) | 오류 정정 장치 | |
KR101096634B1 (ko) | 적응적 슬라이서 임계값 생성 방법 및 시스템 | |
JPH0546131B2 (ko) | ||
KR950022244A (ko) | 무선 선택 호출 수신기 | |
KR960706169A (ko) | 부호화 방법 및 장치(Method and Apparatus for Encoding) | |
JPH09503893A (ja) | パルスコードビットセルの復調 | |
US7106226B2 (en) | Determination of key bit positions in gray codes | |
KR880012030A (ko) | 데이타 수신장치 | |
KR950016113A (ko) | 검출 신호의 평균 진폭을 이용한 검출 신호 복조 회로 | |
SU1001147A1 (ru) | Устройство дл приема избыточной информации | |
KR960006326A (ko) | 이중 부호화를 이용한 채널 수신 장치 | |
KR100532373B1 (ko) | 디지털 신호의 재생에 있어 에러정정방법 | |
JPS5858858B2 (ja) | 選択呼出通信方式 | |
JP2600581B2 (ja) | 符号同期回路 | |
JP3323139B2 (ja) | Fm多重復号回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111201 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20121203 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |