KR960001996A - 순환코드를 이용한 프레임/버스트 동기 및 에러 검출장치 - Google Patents

순환코드를 이용한 프레임/버스트 동기 및 에러 검출장치 Download PDF

Info

Publication number
KR960001996A
KR960001996A KR1019940015086A KR19940015086A KR960001996A KR 960001996 A KR960001996 A KR 960001996A KR 1019940015086 A KR1019940015086 A KR 1019940015086A KR 19940015086 A KR19940015086 A KR 19940015086A KR 960001996 A KR960001996 A KR 960001996A
Authority
KR
South Korea
Prior art keywords
block
syndrome
head
tail
error
Prior art date
Application number
KR1019940015086A
Other languages
English (en)
Other versions
KR970004256B1 (ko
Inventor
최양호
Original Assignee
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조백제, 한국전기통신공사 filed Critical 조백제
Priority to KR1019940015086A priority Critical patent/KR970004256B1/ko
Priority to US08/496,683 priority patent/US5745510A/en
Publication of KR960001996A publication Critical patent/KR960001996A/ko
Application granted granted Critical
Publication of KR970004256B1 publication Critical patent/KR970004256B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 순환코드를 이용하여 프레임/버스트 동기 및 채널에러를 검출하는 시스템을 간단하게 구성하기 위하여, 수신블럭을 적절한 시간 동안 지연시키는 지연부와, CRC 디코딩을 수행함으로써 수신블럭 중의 중간 블럭에 n-k개의 0 비트를 추가하여 구성한 n비트 블럭에 대한 신드롬을 계산하는 디코더와, 상기 디코더에서 계산된 신드롬과 수신블럭 중의 머리블럭과 꼬리블럭을 이용하여 비트슬림과 에러 존재 여부를 알아내는 동기/에러 검출로직부와, 검출된 비트슬립으로부터 수신블럭중의 메세지 블럭을 출력하는 메세지 블럭 출력부로 구성한 동기 및 에러 검출장치에 관한 기술이다.

Description

순환코드를 이용한 프레임/버스트 동기 및 에러 검출장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 수신블럭에서 머리, 중간, 꼬리블럭의 위치를 도시한 도면.
제2도는 본 발명에 의한 동기/에러 검출장치의 블럭 구성도.
제3도는 본 발명에 의한 동기/에러 검출로직부의 실시예도.
제4도는 본 발명에 의한 머리/꼬리 신드롬 계산부의 실시예도.

Claims (5)

  1. (n,k) 순환코드를 이용하여 프레임/버스트 동기 및 채널에러를 검출하는 시스템에 있어서, 2n-k 비트로 구성되는 수신블럭을 수신순서에 따라 n-k 비트의 머리 블럭(γL), 다음 n 비트블럭(γs, γt)와 (γs, γL)에 따라 꼬리 신드롬과 머리 신드롬으로부터 동기 및 에러 존재여부를 식별하는 것을 특징으로 하는 동기 및 에러 검출장치.
  2. 제1항에 있어서, 상기의 수신블럭을 적절한 시간동안 지연시키는 지연부와, 상기 수신블럭 중의 중간블럭이 수신되기 시작하면 CRC 디코딩을 수행하여 중간블럭에 n-k개의 0 비트를 추가하여 구성한 n 비트 블럭에 대한 신드롬을 계산하는 디코더와, 상기 디코더에서 계산된 신드롬과 머리블럭과 꼬리블럭을 이용하여 비트슬립과 에러 존재 여부를 알아내는 동기/에러 검출로직부와, 검출된 비트슬립으로부터 수신블럭 중의 메세지 블럭을 출력하는 메세지 블럭 출력부를 포함하는 것을 특징으로 하는 동기 및 에러 검출장치.
  3. 제2항에 있어서, 상기 디코더에서 계산한 신드롬과 머리블럭, 꼬리블럭을 이용하여 머리 및 꼬리 신드롬을 구하는 머리/꼬리 신드롬 계산부와, 상기 머리/꼬리 신드롬 계산부에서 구해진 머리 신드롬과 꼬리 신드롬에서 연속된 0 비트를 카운트하는 카운터와, 동기 위치에 관한 정보를 카운터로부터 받아서 저장하는 슬립 레지스터와, 상기 카운터의 결과로부터 에러 발생 여부를 판정하는 에러 검출부를 포함하는 것을 특징으로 하는 동기 및 에러 검출장치.
  4. 제3항에 있어서, 상기 머리/꼬리 신드롬 계산부는, 수신블럭 중의 머리블럭과 꼬리블럭을 각각 레지스터에 저장하고, 각각의 레지스터 출력과 CRC 디코딩을 통해 계산한 신드롬을 익스클루시브-오아(exclusive-OR)함으로써 머리 신드롬과 꼬리 신드롬을 구하는 것을 특징으로 하는 동기 및 에러 검출장치.
  5. 제3항에 있어서, 머리 신드롬이 저장되어 있는 레지스터를 쉬프트하여 레지스터의 최하위 비트부터 연속되어 있는 0 비트를 카운트하여 동기 정보를 알아내고 계속해서 꼬리 신드롬이 저장되어 있는 레지스터를 쉬프트하여 레지스터의 최상위 비트부터 연속되어 있는 0 비트를 카운트하여 이로부터 에러발생 여부에 관한 정보를 추출하거나 꼬리 신드롬에 연속되어 있는 0 비트를 먼저 카운트하여 동기정보를 알아내고 계속해서 머리 신드롬에 연속되어 있는 0 비트 갯수를 카운트하여 이로부터 에러발생 여부에 관한 정보를 추출하는 것을 특징으로 하는 동기 및 에러 검출 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940015086A 1994-06-29 1994-06-29 순환코드를 이용한 프레임/버스트 동기 및 에러 검출장치 KR970004256B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940015086A KR970004256B1 (ko) 1994-06-29 1994-06-29 순환코드를 이용한 프레임/버스트 동기 및 에러 검출장치
US08/496,683 US5745510A (en) 1994-06-29 1995-06-29 System for detecting frame/burst synchronization and channel error using cyclic code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940015086A KR970004256B1 (ko) 1994-06-29 1994-06-29 순환코드를 이용한 프레임/버스트 동기 및 에러 검출장치

Publications (2)

Publication Number Publication Date
KR960001996A true KR960001996A (ko) 1996-01-26
KR970004256B1 KR970004256B1 (ko) 1997-03-26

Family

ID=19386579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015086A KR970004256B1 (ko) 1994-06-29 1994-06-29 순환코드를 이용한 프레임/버스트 동기 및 에러 검출장치

Country Status (2)

Country Link
US (1) US5745510A (ko)
KR (1) KR970004256B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102641174B1 (ko) * 2023-05-02 2024-02-27 윤홍태 반도체 제조용 호리젠탈 펌프 장치
KR102643218B1 (ko) * 2023-05-02 2024-03-04 윤홍태 반도체 제조용 호리젠탈 펌프 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514140B1 (en) * 1999-06-17 2003-02-04 Cias, Inc. System for machine reading and processing information from gaming chips
TW490941B (en) * 2000-10-02 2002-06-11 Syncomm Technology Corp Burst synchronization adjustment and error detection device and method making the same
DE10154252B4 (de) * 2001-11-05 2005-12-01 Siemens Ag Verfahren zur Erkennung und Kompensation von Bit-slip-Fehlern bei der seriellen Übertragung digitaler Daten sowie hierfür empfängerseitig verwendbare Schaltungsanordnung
US7864868B2 (en) * 2003-04-21 2011-01-04 Nokia Siemens Networks Oy Method for detecting an octet slip
FR2882480B1 (fr) * 2005-02-18 2007-07-13 France Telecom Procede et dispositif de synchronisation trame

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE656364A (ko) * 1963-11-29
US3466601A (en) * 1966-03-17 1969-09-09 Bell Telephone Labor Inc Automatic synchronization recovery techniques for cyclic codes
US3550082A (en) * 1966-03-17 1970-12-22 Bell Telephone Labor Inc Automatic synchronization recovery techniques for nonbinary cyclic codes
US3571794A (en) * 1967-09-27 1971-03-23 Bell Telephone Labor Inc Automatic synchronization recovery for data systems utilizing burst-error-correcting cyclic codes
IT1006135B (it) * 1973-12-27 1976-09-30 Sits Soc It Telecom Siemens Disposizioni circuitale per la cor rezione dell errore di scorrimento nei sistemi di trasmissione dati utilizzanti codici ciclici
IT1014585B (it) * 1974-04-11 1977-04-30 Sits Soc It Telecom Siemens Disposizione circuitale per la cor rezione dell errore di scorrimento nei sistemi di trasmissione a codi ce di impulsi
GB2094041B (en) * 1981-03-03 1985-08-21 Sangamo Weston Data receivers incorporating error code detection and decoding
FR2591834B1 (fr) * 1985-12-13 1988-02-19 Radiotechnique Procede de decodage de donnees radiodiffusees et dispositif de mise en oeuvre
US5367544A (en) * 1989-05-04 1994-11-22 Northern Telecom Limited Data stream frame synchronisation
US5280484A (en) * 1989-07-08 1994-01-18 Alcatel N.V. Time-division multiplex communication system with a synchronizing circuit at the receiving end which responds to the coding of words inserted in the transmitted information
US5084891A (en) * 1989-09-08 1992-01-28 Bell Communications Research, Inc. Technique for jointly performing bit synchronization and error detection in a TDM/TDMA system
JPH04211547A (ja) * 1990-03-20 1992-08-03 Fujitsu Ltd 同期回路
JP2655547B2 (ja) * 1991-03-13 1997-09-24 富士通株式会社 Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102641174B1 (ko) * 2023-05-02 2024-02-27 윤홍태 반도체 제조용 호리젠탈 펌프 장치
KR102643218B1 (ko) * 2023-05-02 2024-03-04 윤홍태 반도체 제조용 호리젠탈 펌프 장치

Also Published As

Publication number Publication date
US5745510A (en) 1998-04-28
KR970004256B1 (ko) 1997-03-26

Similar Documents

Publication Publication Date Title
JP3212160B2 (ja) ディジタル無線受信機
KR960020010A (ko) 엔코드 시스템 및 방법, 디코드 시스템 및 방법, 엔코드 데이타 기록 장치 및 방법, 엔코드 데이타 전송 장치 및 방법, 그리고 기록 매체
GB2247595A (en) Data valid detector circuit for Manchester encoded data
KR940001578A (ko) 동기 신호 검출기, 동기 신호 검출 방법 및 복호화장치
KR960702226A (ko) 시간 다이버시티 통신방식(time diversity communication system)
KR960001996A (ko) 순환코드를 이용한 프레임/버스트 동기 및 에러 검출장치
KR880008153A (ko) 정보기억장치
KR860003576A (ko) Pcm 신호의 에러 프라그 처리를 위한 방법과 장치
KR960015220A (ko) 에러 정정부호 복호기의 재동기화 장치
JPH10178419A (ja) 誤り訂正方法および装置
KR100223498B1 (ko) 불일치 카운트와 비교하기 위한 가변 기준치를 사용하는 동기 검출 회로 및 그 방법
SE0301823D0 (sv) Improved detection
KR970072796A (ko) 데이터 샘플링 회로 및 휴대용 무선 단말 장치
JPH0738626B2 (ja) ワード同期検出回路
KR960043566A (ko) Fm 다중 방송 수신기의 에러율 검출 회로
JPS6118907B2 (ko)
JP2715953B2 (ja) 同期回路
FR2854512A1 (fr) Procede et dispositif de reception de blocs de donnees
KR960706169A (ko) 부호화 방법 및 장치(Method and Apparatus for Encoding)
RU2001107011A (ru) Способ и устройство для сжатия сигналов в формате с фиксированной запятой без введения смещения
KR100797078B1 (ko) Ｔｉｉ 디코더 및 디코딩 방법
KR850006804A (ko) 데이타 동기화장치 및 그 검출방법
JP3229994B2 (ja) フレーム信号のフレーム同期回路
SU508950A1 (ru) Устройство дл коррекции ошибокв системах передачи данных с решающейобратной св зью
SU534039A1 (ru) Декодирующее устройство

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100705

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee