KR960010425B1 - 2치화 화상을 얻는 방법 및 장치 - Google Patents

2치화 화상을 얻는 방법 및 장치 Download PDF

Info

Publication number
KR960010425B1
KR960010425B1 KR1019920002423A KR920002423A KR960010425B1 KR 960010425 B1 KR960010425 B1 KR 960010425B1 KR 1019920002423 A KR1019920002423 A KR 1019920002423A KR 920002423 A KR920002423 A KR 920002423A KR 960010425 B1 KR960010425 B1 KR 960010425B1
Authority
KR
South Korea
Prior art keywords
level
pair
gradation
image
value
Prior art date
Application number
KR1019920002423A
Other languages
English (en)
Other versions
KR920017532A (ko
Inventor
아키라 마쓰무라
류우지 기타카도
Original Assignee
다이닛뽕 스크린 세이조오 가부시키가이샤
이시다 아키라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이닛뽕 스크린 세이조오 가부시키가이샤, 이시다 아키라 filed Critical 다이닛뽕 스크린 세이조오 가부시키가이샤
Publication of KR920017532A publication Critical patent/KR920017532A/ko
Application granted granted Critical
Publication of KR960010425B1 publication Critical patent/KR960010425B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/90—Dynamic range modification of images or parts thereof
    • G06T5/92—Dynamic range modification of images or parts thereof based on global image properties
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/136—Segmentation; Edge detection involving thresholding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/20—Image preprocessing
    • G06V10/28—Quantising the image, e.g. histogram thresholding for discrimination between background and foreground patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30141—Printed circuit board [PCB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Multimedia (AREA)
  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Image Input (AREA)

Abstract

내용없음

Description

2치화 화상을 얻는 방법 및 장치
제1도 내지 제6도 및 제9도는 본 발명의 기본 개념을 나타낸 도면,
제7도 및 제9도는 본 발명의 기본개념의 플로우 챠트,
제10도는 본 발명의 바람직한 실시예에 따른 프린트 회로기판 검사장치의 블럭도,
제11도 및 제13도는 광전주사에 의한 화상판독 동작을 개념적으로 도시한 도면,
제12도는 화상판독을 통하여 얻어지는 신호파형 및 그로부터 얻어진 패턴을 나타낸 도면,
제14도는 패턴검사회로의 블럭도,
제5도는 드레시홀드 레벨 설정회로의 블럭도,
제16도는 샘플링기의 회로도,
제17도는 데이터 카운터의 회로도,
제18도는 메모리 기록신호의 생성을 나타내는 파형도,
제19도는 메모리 판독/기록 버퍼의 회로도,
제20도는 중개회로의 회로도,
제21도는 대규모 도면을 판독하기 위한 장치의 블럭도,
제22도는 제21도의 장치의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 스테이지11 : 프린트 회로기판
20 : 화상판독기21a,21b : 2차 회로
22a,22b : 광원23 : 하프미러
25 : 렌즈30 : 패터검사회로
31 : 인터페이스32a,32b : 잡음필터
33 : 비교검사회로34 : 드레시홀드 레벨 설정회로
35 : 스루홀 검사회로36 : DRG 회로
34a : 샘플링기34b : 제어기
34c : 모드 선택기34 d : 판독/기록 버퍼
34f : 메모리 제로크리어 유니트34g : 데이터 카운터
50 : MPU51 : 제어시스템
52 : 스테이지 구동시스템60 : CRT
70 : 키보드80 : 옵션부
81 : 결합 검사 유니트82 : 결합 제거유니트
83 : 결합 위치표시 유니트101,102~105 : 래치
103 : 버퍼106 : 카운터
107 : 버퍼201 : 버퍼
202 : 메모리203 : 가산기
204 : 래치205 : 게이트
301 : 카운터302,303 : 버퍼
400 : 중개회로401 : 요구신호 발생기
404~404 : 래치500 : 대규모 도면 판독장치
501 : 판독유니트502 : 신호처리유니트
503 : 공급로울러510 : 캐리어 유니트
511 : 원본520 : 화상판독기
521 : 2치화 회로522 : 광원
524 : CCD525 : 렌즈
534 : 드레시홀드 결정유니트551 : 제어기
552 : 캐리어 유니트 구동시스템560 : CRT
570 : 키보드580 : 출력장치
H : 스루홀B : 베이스
M : 매트릭스E : 에지영역
L : 배선라인P : 배선패턴
R : 랜드
본 발명은, 예를 들면 프린트 회로기판의 배선패턴 검사에 사용될 수 있는 2치화 화상을 얻는 방법 및 장치에 관한 것이다.
프린트 회로기판상의 배선패턴을 검사하기 위한 장치에서, 백그라운드 화상으로부터 배선패턴의 화상을 식별하는 것이 필요하게 된다. 따라서, 계조(gradation)를 가지는 프린트기판의 화상신호(이하 원화상신호(original image signal) 이라 한다)가 얻어지고, 드레시홀드 레벨과 비교되어서 0 및 1의 논리레벨을 가지는 2치화 화상을 얻게된다. 이렇게 얻어진 2치화 화상신호는 배선패턴의 화상을 나타낸다.
배선패턴의 적절한 2치화 화상을 얻기 위하여, 드레시롤드 레벨이 신중하게 결정되어야 한다. 드레시홀드 레벨을 결정하기 위한 수 많은 방법들이 제안되어 왔으며, 그 방법중 하나는 적용 드레시홀드 방법(adaptive thresholding method)이라 칭하여지는 방법이다. 이 방법에서는, 최적 드레시홀드 레벨은 방법(adaptive thresholding method)이라 칭하여지는 방법이다. 이 방법에서는, 최적 드레시홀드 레벨은 원화상을 여러개의 드레시홀드 레벨로 2치화하여 얻어진 결과들을 각각 해석한 후, 기설정된 기준에 따라서 여러개의 드레시홀드중의 하나를 선택함으로써 결정된다.
그러나, 이들 종래의 방법은 원화상을 모든 드레시홀드 레벨로 2치화하고, 이 2치화된 화상의 각각에 대하여 인덱스 값을 연산하는데 많은 처리시간이 필요하게 된다는데 문제점을 가지고 있다.
이 문제점을 해결하기 위하여, 연산량이 드레시홀드 레벨의 수에 의존되지 않는 필터 동작을 통하여 고속으로 인덱스 값을 연산하는 방법이 제안되어 있다. 그러나, 이 방법은 다중-레벨화상메모리가 필요하게 된다. 고속처리를 위해서는 대규모 쉬프트레지스터가, 예를들어 다중 레벨화상메모리로서 사용되어야 하고, 이 때문에 하드웨어의 전체규모가 증가된다.
본 발명은 워화상으로부터 2치화 화상을 얻는 방법에 관한 것이다. 원화상은 계조레벨의 형태로 화소의 각 밀도 레벨을 나타낸다.
본 발명에 의하면, 원화상내의 인접화소의 각 쌍을 나타내는 계조레벨의 쌍이 얻어진다. 계조레벨 쌍의 수는 각 쌍의 값에 대하여 카운트된다. 이렇게 카운트된 계조레벨 쌍의 수는 매트릭스 형태로 메모리에 저장될 수 있다.
다른 한편, 잠정 드레시홀드 레벨이 결정된다.
그 다음 인접화소쌍의 수가 얻어지고, 여기에 인접화소쌍의 각각은 잠정 드레시홀드 레벨이 2개의 계조레벨에 의하여 정의되는 영역내에 포함되어 있는 2개의 계조레벨로 구성되어 있다. 인덱스 값은 인접화소쌍의 수에 의하여 결정된다.
이들 단계는 복수개의 잠정 드레시홀드 값 중에서 하나의 잠정 드레시홀드 값을 갱신하는 동안 반복되어서 복수개의 인덱스 값을 얻는다.
복수개의 인덱스 값은 서로 비교되어 최적의 드레시홀드 값을 결정한다.
원화상내의 화소의 각 계조레벨은 드레시홀드 값과 비교되어서 2치화 화상을 얻는다.
본 발명에 의하면, 최적 드레시홀드 레벨이 계조레벨 쌍의 수를 얻음으로써 구하여 될 수 있다. 각각의 잠정 또는 시험 드레시홀드 레벨에 대하여서의 레벨차이의 수에 대한 연산은, 각 잠정 드레시홀드 레벨에 대한 실질적인 2치화가 불필요하기 때문에 화소의 전체수에 좌우되지 않는다. 레벨차이의 수에 대한 연산량은 원화상을 나타내는 계조레벨의 전체수인 복수의 잠정 드레시홀드 값의 수에 좌우된다. 레벨차이의 수에 대한 연산은 비교적 소규모 하드웨어에 의하여 달성될 수 있다.
본 발명은 또한 본 발명을 실행하는데 적합한 장치를 제공한다.
본 발명은 프린트 회로기판상의 패턴을 검사하기 위한 장치에서 원화상의 2치화에 적용될 수 있다.
또한, 본 발명은 라인이 도시된 도면의 화상을 변환하기 위한 장치에도 적용될 수 있다.
따라서, 본 발명의 목적은 실질적인 2치화의 많은 단계를 거치지 않고 고속으로 2치화 화상을 얻는 데 있다.
본 발명의 또 다른 목적은 2치화 화상을 얻는데 있어서 화상데이터의 수에 대한 의존도를 경감시키는데 있다.
본 발명의 다른 목적은 필요한 하드웨어의 규모를 경감시키는데 있다.
본 발명의 상기 및 그 외의 목적, 특징, 양태 및 장점은 첨부된 도면과 결합된 다음의 상세한 설명으로부터 보다 명백해질 것이다.
(A) 기본개념
본 발명에 의한 바람직한 실시예의 구체적인 설명에 앞서 본 발명의 기본개념을 설명한다.
본 발명에 있어서, 계조레벨에 있어서의 변동은 각 대상화소와 그의 인접화소 사이에서 연산되어서 계조레벨 변동의 히스토그램 또는 도수분포를 얻는다. 계조레벨의 변동은 이하 계조레벨 차이라 언급될 것이다. 복수의 잠정 또는 시험 드레시홀드 값이 결정된다. 2치화 레벨이 0에서 1로(또는 1에서 0으로) 변동되는 화소쌍의 수는 대상 화상신호가 여러개의 드레시홀드 레벨로 각각 2치화되는 여러 경우의 히스토그램으로부터 측정될 수 있다. 이 화소쌍의 수는 레벨 변동의 수로 언급될 것이다. 레벨 변동의 수의 측정은 여러 드레시홀드 레벨을 가지는 실질적인 2치화를 필요로 하지 않는다. 실질적인 2치화에 대한 최적 드레시홀드 레벨은 측정결과를 참조하여 결정될 수 있다. 실질적인 2치화는 이렇게 결정된 최적 드레시홀드 레벨로서만 실행된다. 레벨 변동수의 측정에 사용되는 여러가지의 드레시홀드 레벨은 잠정 드레시홀드 값이라 칭하여진다.
제1도는 이들 과정을 개략적으로 나타낸 것이다. 제1도에 도시된 예에서, 드레시홀드 레벨(TH)에 의하여 2차원 대상화상인 원화상은 8비트를 가지는 원화상 신호로 나타나져 있다. 그래서, 원화상은 각 화소에 대하여 28=256 계조레벨로 나타나져 있다. 화소(PIX)의 2치화 어레이로 구성되어 있고, 그중 단지 일부분, 즉, X방향에서 행으로 배열된 화소(PIX)의 선형어레이로 구성되는 원화상이 제1도에 도시되어 있다. X방향은 대상물(예를들면, 프린트기판)의 주사를 통하여 원화상을 얻는데 주주사방향이 될 것이다. 화소(PIX)의 선형어레이는 선형어레이상에서 끝화로로부터 j-1, j, j+1번째 화소인 연속하는 3개의 화소 Pj-1, Pj및 Pj+1를 포함한다. 화소 Pj-1, Pj및 Pj+1다음 조건(1)을 만족시키는 계조레벨 Lj-1, Lj및 Lj+1을 각각 가지고 있다.
OOH≤Lj-1, Lj, Lj+1≤FFH………………………(1)
단, 부호 H는 16진수를 나타낸다.
화소(PIX)의 계조레벨은 X방향에 따라서 가져와 진다. 화소(Pj)의 바로 이전 화소는 화소(Pj-1)이고, 계조레벨은 이들 인접화소사이에서 Lj-1에서 Lj로 변동된다. 이 변동은 매트릭스(M)에 기록된다. 매트릭스(M)는 가로좌표와 세로좌표에 의하여 정의되는 매트릭스 요소로 구성된다. 가로좌표는 대상화소의 계조레벨을 나타내고, 세로좌표는 각 대상 화소에 인접하거나 또는 바로 이전의 화소에 대한 계조레벨을 나타낸다. i,k=1,2,3,…,에 대한 각각의 매트릭스 요소 M(Lj,Lk)(미도시)는 각각 Lj로부터 Lk로 레벨변동의 발생도수를 나타내는 값을 저장하기 위하여 제공된다. 인접화소 Pj및 Pj-1대한 Lj-1로부터 Lj까지의 변동의 기록은 제1도의 빗금부분인 매트릭스 요소 M(Lj-1,Lj)에서 값을 하나씩 증가시킴으로써 달성된다. 이러한 방법으로, 계조레벨 차이는 모든 화소 및 이들의 바로 이전의 화소사이에서 연산되며, 계조레벨 차이의 도수는 매트릭스(M)에 저장된다. 매트릭스(M)는 요소 2치화 어레이상에서 계조레벨 차이의 분포 또는 히스토그램을 나타낸다. *표로서 표시된 매트릭스(M)의 대각선 요소는 대상 화소가 이들의 이전 각 화소와 동일 계조레벨을 가지는 전혀 레벨변동이 없는 도수를 나타낸다. 바람직한 실시예에서 이들 대각선 요소는 최적 드레시홀드를 결정하는데 사용되지 않는다.
모든 화소에 대하여 계조레벨 차이가 얻어질 때, 레벨변동의 도수가 매트릭스(M)으로부터 발견될 수 있다. 예를들면 계조레벨 64H(십집수 100)으로부터 계조레벨 6EH(십진수 110)까지의 레벨변동의 도수 n54.6E(도시않됨)는 매트릭스(M)에서 대응하는 매트릭스내의 값으로부터 발견된다.
따라서, 원화상신호가 임의의 잠정 드레시홀드 레벨로 2치화 될때 얻어지는 레벨 변동의 수가 측정될 수 있다. 예를들면, 101과 110 사이의 잠정 드레시홀드 레벨을 통하여 얻어지는 레벨변동의 수는 적어도 n64.6H+n65.6F인 것이 발견되고, 여기서 값 n65.6F는 계조레벨 65H(십진수 101)로부터 6FH(십진수 111)까지의 변동도수를 나타내며, 매트릭스(M)내에서 대응하는 매트릭스 요소내의 값으로부터 얻어진다.
그래서 원화상이 잠정 드레시홀드 값으로 2치화 되는 경우 얻어지리라고 예상되는 레벨변동의 수는 잠정 드레시홀드값에 대한 레벨변동에 대응하는 매트릭스 요소내에서의 각 값의 합을 연산함으로써 측정될 수 있다. 최적 드레시홀드 레벨을 여러개의 잠정 드레시홀드 값에 대한 레벨변동등의 수로부터 결정될 수 있다.
적용 드레시홀드 방법이 인덱스로서 레벨변동의 수를 사용하는 동안 최적 드레시홀드 값을 선택하기 위하여 사용될 수 있다.
제2도 내지 제6도는 프린트 회로기판의 배선패턴에 대한 최적 드레시홀드 레벨을 결정하기 위한 개념을 개략적으로 도시한 것이다. 배선패턴은 하나의 랜드를 가지고 있으며, 제3도 내지 제5도는 원화상이 아래의 관계식을 각각 만족시키는 다른 3개의 드레시홀드 레벨 La, Lb 및 Lc로 2치화 되는 경우에 얻어지게 되는 랜드의 2치화 화상을 나타낸 것이다.
LaLbLc……………………………(2)
제2도의 3개의 드레시홀드 레벨 La, Lb 및 Lc에 대응하는 3개의 계조레벨에서 원화상의 윤곽매프(map)와 동등한 제3도 내지 제5도에서 도시된 제3개의 2치화 화상을 중첩을 나타낸 것이다.
제6도는 드레시롤드 레벨 La, Lb 및 Lc와 레벨변동의 수 사이의 관계를 나타낸 그래프이며, 여기에서 La, Lb 및 Lc를 포함하는 여러개의 드레시홀드 레벨에 대한 값이 도시되었다. 레벨변동의 수 Ta, Tb 및 Tc는 각각 제3도 내지 제5도의 카운터 화상위의 카운트 길이, 즉 주행길이 압축율에 대응한다. 제6도에서 명백해진 바와같이, 레벨변동의 수는 La에 근접한 2치화 드레시홀드 레벨이 선택될 때 작다.
제7도 및 제8도는 본 발명의 바람직한 실시예의 처리과정을 나타낸 플로우챠트이다. 처음, 바로 이전의 화소데이터(S)가 처리단계 S100에서 제로로 크리어된다. 바로 이전 화소데이터(S)는 대상 화소의 계조레벨을 나타내는 화소데이터(L1) 바로 전에 있는 화소데이터(Lj-1)를 저장한 것이다. 바로 이전 화소데이터(S)는 단계가 원화상의 주주사방향(방향 X)으로 주행하는 각 주사라인의 초기화소에 도달할 때마다 제로로 크리어된다. 하나의 주사라인상의 화소열은 제1도에 도시되 화소(PIX)에 상응한다.
대상화소의 화소데이터(Lj)는 처리단계 S110에서 판독되며, 매트릭스(M)의 하나의 요소 M(S,L)에 대응하는 값이 처리단계 S120에서 하나씩 증가된다. 즉, 다음과 같은 동작이 매트릭스(M)내에서 S로부터 Lj까지의 계조레벨 차이의 도수 M(S,L)에 하나씩 더해지기 위하여 실행된다.
M(S,Lj)=M(S,Lj)+1)……………………(3)
현재의 주사라인에 따라 대상화소를 갱신시키고, 산 대상화소와 구대상화소인 새로운 바로 이전의 화소간의 계조레벨 차이를 검사하기 위하여 다음과 같이 동작이 처리단계 S130에서 실행된다.
S=Lj, j=j+1………………………………(4)
처리단계 S110 내지 S130은 처리단계 S140에서 원화상의 현 주사라인에 포함되어 있는 모든 화소에 대하여 반복된다.
현 주사라인에서 계조레벨 차이의 검사후, 처리단계 S150에서 부주사방향(Y)에 따라 나머지의 주사라인에 대해 처리가 반복된다. 이렇게 얻어진 매트릭스(M)의 요소는, 상술한 바와 같이 계조레벨차이의 도수를 나타낸다. 계조레벨의 수가 28=256이기 때문에 매트릭스(M)의 요소수는 256×256이다. 그러나, 제1도에서 매트릭스(M)의 대각선 요소는 사용되지 않기 때문에 메모리에서 필요한 저장영역외 수는,
256×256-256=65280……………………………(5)
이다.
2치화에 대한 하나의 잠정 드레시홀드 레벨의 인덱스 값은 제8도의 플로우차트를 통하여 결정된다. 계조레벨(K1)이 잠정 드레시홀드 레벨로서 선택될 때, 원화상이 잠정 드레시홀드 레벨(Lj)로 2치화 되는 경우에 얻어지는 것으로 예상되는 레벨변동의 수는 Lj-1이하의 계조레벨로부터 Lj이상의 계조레벨까지의 변동의 도수와, Lj이상의 계조레벨로부터 Lj-1이하의 계조레벨까지의 변동이 도수의 합을 연산함으로써 측정된다.
더 구체적으로, 도수의 이와같은 합은 제9도에서 빗금으로 도시된 매트릭스(M의 매트릭스 요소내의 각 값의 합이다. 이 합은 다음과 같은 식(6)을 통하여 처리단계 S170에서 연산된다.
………………(6)
여기서 각각의 수치는 16진수로 표시된 것이다.
본 발명의 바람직한 실시예에서 복수의 잠정 드레시홀드 레벨이 사용된다. 각각의 잠정 드레시홀드 레벨은 원화상을 나타내는데 사용되는 계조레벨에 대응하므로, 잠정 드레시홀드 레벨수는 계조레벨의 수와 동일하다. 따라서, 식(6)에 의한 연산은 256번 되풀이 된다(처리단계 S160에서 S180까지에서), 매트릭스(M)의 결정후의 연산수는 원화상의 화소수에, 즉 화소데이터의 수에 좌우되는 것이 아니라 다음 식으로 표시되는 것에 의하여 좌우된다.
……………………………(7)
단, n은 계조레벨의 수이다. 이들 연산은 후술하는 소프트웨어나 또는 하드웨어에서 실행될 수 있는 가산연산이다.
잠정 드레시홀드 레벨 Lj(j=00,01,02,…,FFH)의 전체에 관한 레벨변동 T(j)의 각각의 수를 인덱스 값으로 택하면, 2치화를 위한 최적 드레시홀드 레벨(TH)이 결정될 수 있다. 이 결정은 적용 드레시홀딩 방법이나 또는 다른 방법에 따라 행하여질 수 있다. 예를들면, 레벨변경 T(j)의 수를 최소화하는 드레시홀드 레벨은 제6도에 도시된 그래프로부터 발견되며, 이렇게 구해진 드레시홀드 레벨은 최적 드레시홀드 레벨(TH)로서 사용된다. 레벨변동 T(j) 수의 최소값은 그래프의 최소의 주피크치와 최종의 주피크치 사이의 범위에서 검출될 수 있다.
(B) 상세구조
본 발명의 바람직한 실시예에 의한 장치를 포함하는 장치의 상세구조는 다음과 같다.
(B-1) 전체구조 및 동작
제10도는 본 발명의 바람직한 실시예에 따른 장치를 구체화하는 프린트 회로기판에 대한 패턴검사 장치의 전체구조를 나타낸 블럭도이다.
피검사 대상 프린트 회로기판(11)은 스테이지(10)상에 배치된다. 기판(11)은 그의 화상이 주주사방향(X)에서 주행하는 각 주사라인에 대하여 화상판독기(20)에 의하여 판독되는 동안 반송 주사방향(Y)으로 이송된다. 화상판독기(20)는 주주사방향(X)에서 직렬로 배열된 복수개의 CCD을 포함하고 있고, 이 각각의 CCD에서 수천개의 CCD 요소가 제공되어 있다. 화상판독기(20)는 각 화소에 대하여 회로기판(11)의 패턴을 판독하여 소정수의 계조레벨에서 회로기판(11)의 화상이나 또는 광밀도를 나타내는 원화상신호(GS)를 얻는다. 원화상신호(GS)는 후술하는 2차 회로(21a,21b) 및 드레시홀드 레벨 설정회로(34)로 보내진다. 2치화 회로(21a,21b)는 2치화 드레시홀드 레벨(TH1,TH2)로 원화상신호(GS)를 2치화 하여 후술하는 훌화 상원신호(HISo) 및 패턴화상원신호(PISo)를 각각 생성한다. 신호(HISo,PISo)의 양자는 패턴검사회로(30)로 입력된다.
패턴검사회로(30)는, 그 기능은 후술하겠지만, 프린트 회로기판(11)상에 형성된 배선패턴(랜드포함) 및 배서패턴과 스루홀 사이의 상대적인 위치관계를 검사하고 이 검사결과를 중앙처리장치(MPU)(50)로 보낸다.
MPU(50)는 제어시스템(51)을 경우하여 전체장치를 제어한다. 제어시스템(51)은 패턴검사회로(30)에 의하여 주어지는 데이터의 어드레스를 특정화하기 위한 X-Y 어드레스를 생성하고, 스테이지 구동 시스템(52)에 X-Y 어드레스를 보냄으로써 이 스테이지의 반송기구를 제어한다. 제어시스템(51)은, 또한 2치화 회로(21a,21b)에 대한 드레시홀드 레벨(TH1,TH2)의 결정 및 전송을 제어한다.
MPU(50)로부터 지령을 수신하면 CRT(60)는 여러가지의 연산결과를 홀화상으로서 표시한다. 키보드(70)는 여러가지 지령을 MPU(50)에 입력시키기 위하여 사용한다.
옵션부(80)는 결합 확인유니트(81), 결합물 제거 유니트(82) 및 결함 위치마크유니트(83) 등을 구비하고 있다. 결함 확인유니트(81)는, 예를들면 CRT(60)상에서, 검출된 결함을 확대하여 표시한다. 결함물 제거유니트(82)는 결함이 검출되면, 결함물, 트레이 등으로 결함 프린트 회로기판(11)을 반송한다. 결함위치 마크유니트(83)는 프린트 회로기판(11)의 결함위치에 직접 마크를 하거나 또는 프린트 회로기판(11)상의 패턴이 나타나 있는 시-트상의 결함부위에 대응하는 점을 마크한다. 이들 유니트는 옵션이다.
(B-2) 광판독 시스템
제11도는 제10도의 스테이지(10) 및 화상판독기(20)를 포함하는 광판독 시스템의 예를 나타낸 것이다.
제11도를 참조하여, 광원(22)으로부터의 광이 하프미러(23)에 의하여 반사되어 스테이지(10)상에 배치된 프린트 회로기판(11)상으로 조사된다. 프린트 회로기판(11)은 베이스 플레이트(B), 배선(L), 스루홀(H) 및 스루홀(H) 주위에 형성된 랜드(R)가 형성되어 있다. 프린트 회로기판(11)에 의하여 반사된 광은 하프미러(23)를 통과한 후 렌즈(25)를 통하여 화상판독기(20)내에 설치되어 있는 CCD(24)로 입사한다. 각 주사라인에 대하여, CCD(24)는 반송방향(Y)으로 이송되는 프린트 회로기판(11)상의 베이스 플레이트(B), 배선(L), 스루홀(H) 및 랜드(R)로부터 반사되는 광을 판독한다.
제12도는 제11도의 라인 A-A'에 따라 판독되는 신호파형의 그래프와 각 주사라인에 대한 신호파형을 합성함으로써 얻어지는 패턴의 예를 나타낸 것이다.
제12도의 신호파형에 의하여 도시된 바와 같이, 베이스플레이트(B)는 비교적 적은양의 광을 반사하고, 한편 동과 같은 금속으로 만들어진 배선패턴(P)(라인 L과 랜드 R)은 많은 양의 광을 반사한다. 스루홀(H)은 무시할 수 있는 양의 광을 반사한다. 따라서, 스루홀(H) 및 패턴(P)의 각각의 2치화 화상을 얻기 위한 2치화 드레시홀드 레벨(TH1,TH2)는 제12도의 레벨에서 설정된다. 드레시홀드 레벨(TH1,TH2)의 값은, 후술하는 바와같이, 본 발명에 의한 처리과정에서 각각 최적값에서 얻어질 수 있다. 스루홀(H) 및 랜드(R) 사이와 라인(L) 및 베이스(B) 사이에는 통상적으로 에지(edge) 영역(E)이 있다. 이 에지영역(E)은 지그재그부분 및 경사부분을 가지고 있으며, 일정하지 않는 양의 광을 반사한다. 에지영역(E)을 나타내는 2치화 화상의 형상은 드레시홀드 레벨(TH1,TH2)의 값에 따라 좌우되며, 따라서 스루홀(H) 및 패턴(P)을 나타내는 각 2치화 화상의 형상 역시 드레시홀드 레벨(TH1,TH2)의 값에 따라 좌우된다.
2치화 회로(21a)는 스루홀(H)을 나타내는 2치화 스루홀화상(HI)을 생성하고, 2치화 회로(21b)는 배선패턴(P)(라인 L 및 랜드 R)을 나타내는 2치화 패턴화상(PI)을 생성한다. 이 두화상(HI,PI)은 프린트기판(11)의 검사에 필요한 신호로써 사용된다.
제13도는 광판독 시스템의 다른예를 나타낸 것이다. 광원(22a)로부터의 광은 제11도의 광과 동일한 방향으로 지향되어 있으며, 프린트 회로기판(11)에서 의하여 반사된 광은 하프미러(23) 및 렌즈(25)를 통하여 화상판독기(20)내에 설치된 CCD(24)상에 조사된다. 이 예에서, 스테이지(10)의 타측상에서는 또 하나의 다른 광원(22b)이 설치되어 있다. 스루홀(H)을 통과하는 광 역시 CCD(24)상에 조사된다. 따라서 스루홀(H)은 가장 높은 신호레벨을 제공하고, 배선패턴(P)(라인 L 및 랜드 R)은 중간정도의 신호레벨을 제공하며, 베이스플레이트(B) 및 에지영역(E)은 비교적 낮은 신호레벨을 제공한다.
광판독 시스템의 또 하나의 다른 예는 2개 이상의 열로된 CCD(24)는 광원(22a)의 수단에 의하여 배선패턴(P)(라인 L 및 랜드 R)을 검출하고 다만 스루홀(H)은 광원(22b)의 수단에 의하여 검출하여서 그 결과 데이터를 각각 2치화 회로로 출력시키도록 구성될 수 있다.
(B-3) 패턴검사회로
제14도는 제10도에 도시된 패턴검사회로(30)의 블럭도이다.
제10도의 2치화 회로(21a,21b)에서 생성된 홀화상원신호(HISo)와 패턴화상원신호(PISo)는 각각 제14도의 인터페이스(31)를 통하여 잡음필터(32a,32b)로 보내진다. 잡음필터(32a,32b)는 각각 평활처리 등에 의하여 잡음을 제겋여 홀화상신호(HIS) 및 패턴화상신호(PIS)를 각각 생성한다.
신호(HIS,PIS)는 모두 비교검사회로(33), DRC(설계규칙체크)회로(36) 및 스루홀 검사회로(35)인 3개의 회로로 보내진다.
비교검사회로(33)는 홀화상신호(HIS) 및 패턴화상신호(PIS)를 미리 준비된 기준 프린트 회로기판으로부터 얻어지는 신호와 비교, 대조하여 결함으로써 이들 사이의 차이를 특정화시킨다. 기준 프린트 회로기판은 대상 프린트 회로기판(11)과 동일한 종류의 것으로써 미리 결함이 없는 것으로 판정된 것이다.
스루홀 검사회로(35)는 프린트 회로기판(11)상의 랜드(R)와 스루홀(H) 사이의 상대적인 위치관계를 검출하여 이 위치관계가 설계값으로부터 벗어난 것인지 아닌지의 여부를 판정함으로써 프린트 회로기판(11)의 결함을 검출한다.
DRC회로(36)는 대상 프린트 회로기판(11)이 결함이 없는 표본기판의 특성, 즉, 선폭, 각도, 연속성의 조건으로부터 벗어난 것인지 아닌지의 여부를 판정한다.
(B-4) 드레시홀드 레벨 설정회로
제15도는 드레시홀드 레벨 설정회로(34)의 개략적인 블록도이다. 이 회로(34)의 상세한 내용은 이들의 각 구성부에 관련하여 후술할 것이며, 클럭 등의 상세한 설명 등은 제15도에서는 생략한다.
샘플링기(34a)가 데이터비스(DB)를 통하여 원화상신호(GS)를 수신하면, 데이터 카운트기(34g)로 메모리 어드레스(HADR)의 형태로 계조레벨 차이를 나타내는 신호를 출력한다. 데이터 카운트기(34g)는 매트릭스(히스토그램 또는 도수분포)(M)를 저장하기 위한 메모릭 갖추어져 있고, 메모리 어드레스(HADR)에서 계조레벨 차이에 대응하는 도수(M)(S,Lj)를 카운트한다.
메모리 제로 크리어 유니트(34f) 및 데이터 카운터(34g)는 어드레스버스 및 데이터 버스에 의하여 메모리 판독/기록 버퍼(34d)에 연결된다. 이 버퍼(34d)는 데이터 카운터(34g)로부터 매트릭스(M)를 판독해 내는 기능을 한다.
모드 선택기(34c)는 제7도 및 제8도에 도시된 처리의 실행이나 또는 삼사율 히스토그램의 생성을 선택하기 위한 모드 선택신호 HMODE를 출력시킨다.
제어기(34b)는 샘플링기(34a), 데이터 카운터(34a), 메모리 제로 크리어 유니트(34f), 메모리 판독/기록버퍼(34d) 및 모드 선택기(34c)를 제어한다. MPU(50)로부터의 제어신호(CTL)는 제어기(34b)를 제어한다.
메모리 판독/기록 버퍼(34d), 모드 선택기(34c), 제어기(34b) 및 샘플링기(34a)는 시스템 입력 버스(DTIN)에 연결된다. 입력버스(DTIN)에 접속된 매트릭스(M)을 사용함으로써 MPU(50)는 제8도의 플로우차트와 일치하는 소프트 웨어의 제어하에서 연산을 실행한다.
드레시홀드 레벨 설정회로(34)의 각 구성부의 상세한 동작은 다음과 같다.
(B-5) 샘플링기
제16도는 샘플링기(34a)의 회로도이다.
8비트 래치(102)는 바로 이전 데이터(S)를 저장하기 위한 레지스터이다. 래치(102)의 크리어단자(CLR)는 후술하는 전원 리셋트신호(RST*) 및 모드선택신호(HMODE)에 의하여 동작된다. * 마크는 후술하는 부논리를 칭한 것이다. 원화상신호(GS)는 각 주사라인을 주사하기 전에 제로로 되며, 따라서 크리어 단자(CLR)를 사용하는 제7도의 처리단계 S100에서 바로 이전 데이터(S)의 제로 크리어는 각 주사라인에서 각각의 최초 화소보다 다른 화소에 대하여서만 필요하게 된다.
처리단계 S100에서의 동작은, 하드웨어에서 8비트 래치(101)로 데이터 버스(DB)를 통해서 하나의 화소에 대한 원화상 신호(GS)의 입력과 같으며, 원화상 신호(GS)는 다음식으로 나타내는 계조레벨의 수를 가진다.
256=162=28……………………………(8)
기본 클럭(UNCK8*)은 래치(101)의 클럭단자(CK)에서 이 입력의 타이밍을 제어한다.
기본 클럭(UNCK8*)은 또한 래치(102)의 클럭단자(CK)에서 래치(102)의 타이밍을 제어하기 때문에 래치(101)의 내용은 하나의 화소에 대한 원화상 신호 GS, 즉 8비트가 래치(101)에 입력될 때마다 래치(102)로 공급된다. 이것은 제7도의 처리단계 S110 및 S130에서의 동작에 대응한다. 그래서 래치(101)는 j번째 화소데이터(Lj)를 저장하고, 래치(102)는 바로 그 이전의 데이터(S), 즉 j-1번째 화소데이터(Lj-1)를 저장한다. 래치(101,102)에 저장된 인접화소의 화소데이터는 8비트+8비트=16비트의 데이터 형태로 16비트 버퍼(103)로 보내진다. 후술하는 제어신호(HACK1*)가 버퍼(103)의 제어입력(INB)을 트리거할 때, 계조레벨 차이가 얻어지게 되는 인접화소에 대응하는 각각의 화소데이터는 메모리 어드레스(HADR)의 형태로 버퍼(103)로부터 출력된다. 제16도에서 기호 15…0는 신호가 제로번째에서 15번째까지의 16비트를 가지는 것을 의미한다. 데이터 카운터(34g)로 보내지게 되는 제1도의 매트릭스(M)의 열(S) 및 행(Lj)은 메모리 어드레스(HADR)에 의하여 특정된다.
8비트 카운터(106)는 소정 샘플링 간격을 유지하고, 이것에 의하여 많은 화소수를 가지는 넓은 영역이 원화상에 할당할 때, 메모리(202)(매트릭스 M)으로부터 카운트되고 있는 데이터가 오버플로우하는 것을 방지하도록 동작할 수 있다. 특히, 데이터 인에이블 신호(HENABL*)가 카운터(106)의 제어입력(ENB)을 트리거시키는 조건하에서, 카운터(106)는 기본 클럭(UNCK8*)에 따라 최초의 값에서 하향으로 카운트한다. 제로까지 하향으로 카운트하면, 카운터(106)는 카운트 인에이블 신호(HSAMPL*)를 그의 리플 캐리아우트 단자(RCO)로부터 데이터 카운터(34g)로 출력한다.
최초의 값이 시스템 출력버스(DTOT) 및 8비트 래치(105)를 통하여 MPU(50)로부터 카운터(106)의 입력단자(DATA)로 입력된다. 기록신호(W105*)는 래치(105)가 최초의 값을 수신할 때의 타이밍을 제어한다. 카운터(106)의 로드단자(LD)는 카운터(106)가 최초의 값을 수신할 때의 타이밍을 제어한다. 즉, 카운터(106)는, 1라인 주사가 블랙홀드 펄스(BHP)로서 종료된 것을 나타내게 될때와, 메모리가 메모리 제로크리어 신호(ZCL*)로서 제로로 크리어된 것을 나타내게 될 때 및 카운터 인에이블 신호(HSAMPL*)가 출력되었을 때 최초의 값을 수신한다. 이들 신호는 사이클 카운트처리를 허용한다. 최초의 값은 래치(105)의 판독신호(R105*)에 응하여 8비트 버퍼(107)를 경유하여 시스템 입력버스(DTIN)로 입력된다.
전원 리셋트 신호(RST*)는 래치(101) 뿐만 아니라 래치(105) 및 카운터(106)를 제로로 크리어시킨다.
다른 한편, 래치(102)의 내용이 항상 제로로 유지된다면, 메모리 어드레스(HADR)의 하위 8비트는 하나씩 전송되는 원화상 신호(GS) 자체의 계조레벨을 나타낸다. 이것은 데이터 카운터(34g)를 인에이블시켜서 계조레벨(Lj)을 가지는 화소수를 나타내는 정상 반사율 히스토그램을 생성한다. 즉, 제16도의 회로는 래치(102) 및 관련된 접속을 종래의 반사율 히스토그램 발생기에 부가함으로서 얻어질 수 있다. 이런 바람직한 실시예에서는 모드 선택신호(HMODE)가 전술한 바와 같이, 전원 리셋트 신호(RST*)와 같이 래치(102)의 제로 크리어를 제어하기 위하여 생성된다. 모드 선택신호(HMODE)는 메모리 제로 크리어 신호(ZCL*)에 의하여 트리거되는 1비트 래치(104)로부터 연속적으로 출력된다.
(B-6) 데이터 카운터
제17도는 데이터 카운터(34g)의 회로도이다. 16비트 버퍼(201)는 메모리(202)에서 특정화된 메모리 어드레스(HADR)의 새로운 내용을 유지하고, 16비트의 래치(204)는 이들의 이전 내용을 유지한다. 제7도의 처리단계 S120에 대응하는 동작은 이하에 설명된다.
샘플링기(34a)에 의하여 생성되는 16비트의 어드레스(HADR)는 64K워드의 메모리(202)의 어드레스를 특정화하며, 여기서 각 워드는 16비트이다. 메모리 기록신호(HWE*)는 메모리(202)의 기록 인에이블 단자(WE)로 입력되어 대응하는 매트릭스 요소내에 저장되어 있는 도수 M(S,Lj)의 데이터값이 메모리(202)로부터 판독되어 16비트 래치(204)로 보내진다. 투명한 래치(transparent latch)인 래치(204)는 기본 클럭 (UNCK8)에 의하여 제어되는 타이밍에서 메모리(202)로부터 가산기(203)로 데이터값을 전송한다.
데이터 카운터(34g)로의 메모리 어드레스(HADR)의 전송은 S에서 Lj까지의 계조레벨의 변동의 검출을 의미하며, 가산기(203)에서 데이터에 하나가 가산되며, 여기서 S는 어드레스(HADR)의 상위 8비트이고, Lj는 어드레스(HADR)의 하위 8비트이다. 메모리 어드레스(HADR)내의 데이터와 같이, 메모리(202)내에 새롭게 저장되도록 가산에 얻어진 데이터는 16비트 버퍼(201)에서 일단 저장되었다가 메모리(202)로의 입력 타이밍을 기다린다.
제어신호(HACK1*,HACK2*)는 새로운 데이터가 메모리(202)로 입력되는 타이밍을 제어한다. 제어신호(HACK1*)는 B-5 섹션에서 기술한 바와같이, 데이터 카운터(34g)로의 억세스를 허용하고, 샘플링기(34a)에서 16비트 버퍼(103)를 제어한다. 따라서, 처리단계 S120의 타이밍의 제어신호(HACK1)에 의하여 제어된다.
제어신호(HACK2*)는 메모리의 제로 크리어를 허용한다. 메모리(202)의 내용과는 관계없이 가산기(203)는 크리어 단자(CLR)로 입력된 제어신호(HACK2*)에 의하여 항상 제로를 출력한다. 이 제로는 제어신호(HACK2*)의 타이밍에서 16비트 버퍼(201)를 경유하여 메모리(202)의 입력단자(DI)로 보내진다. 이때, 메모리 어드레스(HADR)의 데이터는 제로로 다시 기록된다.
메모리(202)에 새롭게 저장되는 데이터는 이전 타이밍에서 메모리(202)의 입력 단자(DI)로 입력된다. 제어신호(HACK1*)가 액티브레벨에 있을 때, 메모리(202)의 어드레스(HADR)의 내용이 하나가 더해지는 데이터로 다시 기록된다.
가산기(203) 내에서 필요한 처리 속도 및 메모리(202)의 억세스타임을 조절하기 위하여 후술하는 바와 같이, 상보위상을 가지는 기본 클럭(UNCK8 및 UNCK8*)과 지연장치(DELAY)가 설치되어 있다.
메모리 기록신호(HWE*)는 제어기(34b)에 관련하여 후술하겠지만, 데이터 카운터(34g) 자체에 포함되어 있는 게이트(205)에 의하여 생성되는 카운터 기록신호(HWE1*)에 근거하여 생성된다.
샘플링기(34a)로부터 카운터 인에이블 신호(HSAMP1*)가 게이트(205)의 개방을 허용하는 상태에 있을 때, 카운터 기록신호(HWE1*)는 기본 클럭(UNCK8*)과 지연장치(DELAY)에 의하여 지연된 기본 클럭(UNCK8d)의 논리적이다. 이들 신호사이의 위상 관계는 제18도에 도시되어 있다. 카운터 기록신호(HWE1*)는 지연장치(DELAY)의 지연량 d의 폭을 가지는 펄스이다.
기록신호(HWE1*) 및 제어신호(HACK1*)의 논리적은 제어기(34b)에서 얻어지게 되어서 메모리 기록신호(HWE*)를 발생한다. 제어신호(HACK1*)가 데이터 카운터(34g)로의 엑세스를 허용하는 한, 메모리(200)는 폭 d을 가지는 펄스에 의한 트리거에 응하여 다시 기록된다.
데이터 버스(DB)는 메모리(202)의 출력터미날(DO)에 접속되어 있다. 매트릭스(M)의 내용은 레벨차리의 도수가 생성된 후에는 데이터 버스(DB)상에 놓여진다.
(B-7) 메모리 판독/기록 버퍼
제19도는 메모리 판독/기록 버퍼(34d)의 회로도이다. 16비트 카운터(301)의 출력은 16비트 버퍼(302,303)로 입력된다. 버퍼(302)는 MPU(50)에 의하여 특정화된 어드레스를 시스템 입력버스(DTIN)로 출력하고, 버퍼(303)는 메모리 어드레스(HADR)를 데이터 카운터(34g)로 출력한다.
메모리의 제로 크리어에서의 동작은 다음과 같다. 제어신호(HACK2*)는 중개회로(400)내의 제로 크리어신호(ZCL*)에 의하여 활성화되며, 카운터(301)의 내용은 버퍼(303)를 통해서 메모리 어드레스(HADR)가 된다. 제로 크리어 신호(ZCL*)의 작동 완료시에, 제로 크리어 신호(ZCL*)에 의하여 제로로 크리어되어 있는 카운터(301)는 클럭 발생기(304)으로부터 출력되는 시스템 클럭(PCKM2)에 의해 카운트엎 한다. 시스템 클럭(PCKM2)은 클럭 발생기(304)로 입력되고, 시스템 클럭(PCKM2)의 출력은 클럭 발생기(304)로 또한 입력되는 제어신호(HACK2*)에 의하여 제어된다.
FFFFH의 최대치까지 카운트엎 하면, 카운터(301)는 리플 캐리아웃트 단자(RCO)로부터 종료신호(HSTOP)를 출력한다. 즉, 카운터(301)는 메모리의 제로 크리어를 위해 메모리의 모든 어드레스를 연속적으로 출력한다. 이때, 데이터 카운터(34g)에서 제17도의 가산기(203)는, B-6 섹션에서 설명한 바와같이, 연속적으로 제로를 출력한다. 그래서, 메모리(202)내의 모든 어드레스가 카운터(301)의 출력에 따라, 제로로 다시 기록되어서 메모리를 제로로 크리어시킨다. 이 구조에서 버퍼(34d)는 역시 메모리 제로 크리어(34f)와 같이 동작한다.
모든 화소에 대한 계조레벨 차이는 도수의 히스토그램을 나타내는 매트릭스(M)가 메모리(202)에 저장되도록 결정된 후, 매트릭스(M)가 MPU(50)로 읽어내진다.
제어신호(HACK3*)는 16비트 버퍼(303,305)를 동작시킨다. 카운터(30)의 내용은 메모리 어드레스 신호(HADR)의 형태로 버퍼(303)를 통하여 데이터 카운터(34g)로 보내진다. 메모리 판독신호(MEMR*)에 의하여 트리거진 카운터(301)가 카운트엎하므로, 메모리 어드레스 신호(HADR)에 의하여 특정화된 메모리(202)의 내용은 즉, 매트릭스(M)의 요소(도수)가 연속적으로 버퍼(305)로 전송된다. 메모리(202)나 또는 매트릭스(M)의 내용은 버퍼(305)를 경유하여 시스템 입력버스(DTIN)상에 놓여지고 MPU(50)에 의하여 수신된다.
또 한편으로, 메모리 판독/기록 버퍼(34d)는, 필요하다면, MPU(50)로부터의 지령에 따라 필요한 어드레스의 데이터만을 수신할 수 있다. MPU(50)는 특정화된 어드레스를 시스템 출력버스(DTOT)로 공급한다. 카운터 기록신호(W301*)가 액티브상태로 될때 카운터(301)의 로드 단자(LD)가 작동되어서 출력버스(DTOT)상의 특정화된 어드레스는 카운터(301)로 어드레스는 메모리 어드레스(HADR)의 형태로 버퍼(303)를 통하여 데이터 카운터(34g)로 전송된다.
카운터 판독신호(R301*)는 메모리 어드레스(HADR)가 버퍼(302)를 통하여 시스템 입력버스(DTIN)상에서 모니터되게 하여 준다.
(B-8) 모드 선택기
모드 선택기(34c)는 계조레벨 차이의 히스토그램의 생성이나 또는 종래의 반사율 히스토그램의 생성중 어느 하나를 선택하여 모드 선택신호(HMODE)(제15도)의 형태로 선택지령을 출력한다. B-5 섹션에서 설명한 바와 같이, 바람직한 실시예에서는 종래의 반사율 히스토그램을 생성하기 위한 회로에 제16도의 8비트 래치(102) 및 1비트 래치(104)로 부가되는 구조를 제공한다. 1비트 래치(104)는 모드 선택신호(HMODE)를 출력한다.
(B-9) 제어기
제20도는 제어기(34b)의 주요부의 중개회로(400)의 회로도이다. 중개회로(400)는 요구신호 발생기(401)와 MPU(50)으로부터 각각 카운트 요구, 제로 크리어 요구 및 엑세스 요구를 중개하는 3개의 1비트 래치(402,403,404)를 구비하고 있다. 중개는 선입력 선출력의 배타적 제어의 방식으로 실행된다. 중개회로(400)는 전원 리셋트 신호(RST*)에 의하여 초기화 된다.
엑세스 요구중 하나를 받아들일 수 있는 상태가 발생될때, 대응하는 래치는 액세스 인에이블 신호를 즉시 출력하도록 반전되고, 다른 래치는 후에 발생되는 엑세스 요구가 수신되지 않도록 리셋트 상태에 있게된다. 이 상태는 수신된 엑세스 요구가 철회될 때까지 유지된다. 철회되면, 반전된 래치는 리셋트되고, 다른 대치는 다시 수신될 수 있도록 래치가 리셋트 상태로부터 해제된다. 이때에 또 하나의 다른 엑세스 요구가 이미 발생되었다 하더라도 이 요구는 요구신호의 상승에지에서만 수신되기 때문에 허용되지 않는다.
중개회로(400)의 동작에 관련하여, 인덱스값의 실질적인 연산절차에 대하여 상술한 각 구성부의 동작에 대하여 설명한다.
화소데이터(제조레벨)를 수신하기 전에, 제17도의 메모리(202)의 내용은 제로로 크리어되어야 한다(제로크리어 요구).
제로 크리어 신호(ZCL*)가 제20도의 동작상태가 되면, 요구신호 발생기(401)는 요구신호(HREQ2)를 출력한다. 요구신호(HREQ2)가 래치(403)의 클럭단자(CK)로 입력되는 것에 의해 제어신호(HACK2)(HACK2*)가 출력된다.
B-7 섹션에서 설명한 바와 같이, 제어신호(HACK2*)가 활성화 될때, 제로 크리어 신호(ZCL*)가 비활성화되며, 따라서 제19도의 카운터(301)는 카운트엎한다.최대치까지 카운트엎하면, 카운터(301)는 종료신호(HSTOP)를 출력한다. 종료신호(HSTOT)를 제20도의 요구신호 발생기(401)로 입력되어, 제로 크리어 요구가 철회된다. 이 동작동안 제17도의 가산기(203)는 활성화된 제어신호(HACK2*)에 의하여 제로를 연속적으로 출력한다. 시스템 클럭(PCKM2) 및 메모리 기록신호(HWE*)가 서로 동기되어 있기 때문에 메모리(202)내에 있는 모든 데이터가 제로로 크리어되는 것은 제20도로부터 명백하게 된다.
화소데이터(계조레벨)의 검사와, 도수의 생성은 다음과 같다. 카운터 요구신호(UNEN)가 제20도의 동작 상태가 되면, 요구신호 발생기(401)는 요구신호(HREQ1)를 출력한다. 요구신호(HERQ1)는 래치(404)의 클럭단자(CK)로 입력되어, 제어신호(HACK1)(HACK1*)가 출력된다. 제어신호(HACK1*)와 카운터 기록신호(HWE1*)의 논리적은 메모리 기록신호(HWE*)를 형성한다.
메모리 기록신호(HWE*)가 제17도의 데이터 카운터(34g)에서 메모리(202)의 인에이블 단자(WE)로 입력되어서 메모리(202)의 재기록을 허용한다. 제어신호(HACK1*)가 버퍼(201)를 동작시키기 때문에 메모리 어드레스(HADR)의 데이터가 재기록된다.
원화상 신호(GS)가 상술한 바와 같이 검사된다. 하나의 주사라인 동안 원화상 신호(GS)가 검사될 때(제7도의 처리단계 S140) 블랙홀드 펄스(BHP)가 요구신호 발생기(401)로 입력되는 것에 의하여 카운트 요구가 일단 철회된다. 카운트 요구신호(UNEN)가 다시 입력될 때, 다음 주사라인의 주사가 시작된다(처리단계 S150).
모든 화소의 주사의 완료와 도수의 발생시에 매트릭스(M)의 요소인 도수는 MPU(50)로 보내져서 적응드레싱홀딩 방법을 통하여 최적 드레시홀드 레벨을 결정하기 위하여 사용된다(제8도의 처리단계 S160에서 S190까지). MPU(50)으로부터 엑세스 요구신호(MEMR*)가 요구신호 발생기(401)로 입력되어 요구신호(HREQ3)가 형성된다. 이 요구신호(HREQ3)는 래치(402)의 클럭단자 CK로 입력되어 제어신호(HACK3)(HACK3*)가 출력된다. 제어신호(HACK3*)가 제19도의 버퍼(305)를 동작시키는 것에 의하여 매트릭스 M의 내용이 시스템 입력버스(DTIN)상으로 입력되어 MPU(50)로 보내진다.
상술한 바와같이, 제15도에 도시된 드레시홀드 레벨 설정회로(34)는 이들의 각 구성부의 연계된 동작에 의해 제7도의 처리단계 S100에서 S150까지를 실행한다. 처리단계 S160에서 S190까지는 소프트웨어로 MPU(50)에 의하여 실행되지만, 가산기 등을 가지는 하드웨어로 실행될 수 있다.
(C) 다른 응용
B 섹션 프린트 회로기판의 패턴검사장치에 본 발명의 응용에 대하여 설명하였다. 그러나, 본 발명은 프린트 회로기판의 패턴검사장치 이외에 다른 장치에도 응용할 수 있다.
제21도는 본 발명에 의한 2치화 드레시홀드 레벨을 결정하기 위한 드레시홀드 레벨 결정유니트(534)를 포함하는 대규모 도면 판독장치(500)의 블럭도이다. 대규모 도면 판독장치(500)는 대규모의 종이시트상에 그려져 있는 도면라인의 화상을 판독하고, 각 화소에 대하여 백 또는 흑을 나타내는 2치화 디지탈 신호를 생성하여 외부의 CAD 시스템이나 처리장치로 그 신호를 보낸다.
제22도는 판독유니트(501) 및 신호처리장치(502)를 구비한 대규모 도면 판독장치(500) 구조의 단면을 나타낸 것이다. 원본(511)인 디아조 프린트의 대규모 도면이 캐리어 유니트(510)를 구성하는 공급로울러(503)에 의하여 화살표(504) 방향으로 공급된다. 원본(511)이 공급되는 동안 원본(511)의 화상은 광원(522), CCD(524) 및 렌즈(525)를 포함하고 있는 화상 판독기(520)에 의하여 연속적으로 판독된다. 판독되는 화상의 내용은 신호처리 유니트(502)에 포함되어 있는 2치화 회로(521) 및 드레시홀드 레벨 결정유니트(534)로 전송된다.
드레시홀드 레벨 결정유니트(534)는 B 섹션에서 설명된 바의 동일한 방법으로 2치화 드레시홀드 레벨을 결정하고, 이 정보는 2치화 회로(521)로 전송된다. 2치화 회로(521)는 원화상을 드레시홀드값으로 2치화하여, 그의 결과를 제어기(551)로 보낸다. 제어기(551)는 2치화 화상을 출력장치(580)로 전송한다. 제어기(551)는 드레시홀드 결정유니트(534) 및 2치화 회로(521) 뿐만아니라 캐리어 유니트(510)를 구동하는 캐리어 유니트 구동시스템(552)을 제어한다.
출력장치(580)는 2치화 화상을 출력한다. 원본(511)이 디아조 프린트 도면일때, 출력되는 2치화 화상은 흑 또는 백 사이에서 뚜렷한 대조를 가지는 도면이다. 이들 동작은 제어기(551)에 접속된 CRT(560) 및 키보드(570)에 의하여 처리되어서 확정된다.
상술한 바와 같이, 본 발명은 화상주사 및 팩시밀리 등과 같이 화상 2치화를 포함하는 화상 처리를 실행하는 모든 장치에 적용할 수 있다.
본 발명이 상세히 도시되고 설명되었지만, 상술한 설명은 모든 형태의 예시일 뿐 거기에 제한되지 않는다. 따라서, 본 발명의 범위를 이탈하지 않는 한 여러가지의 수정이나 변형이 가능함은 물론이다.

Claims (14)

  1. 각각의 화소밀도레벨이 계조레벨의 형태로 나타난 원화상으로부터 2치화 화상을 얻는 방법에 있어서,
    (a) 상기 원화상내의 인접화소의 각 쌍을 나타내는 계조레벨쌍을 얻는 단계와,
    (b) 서로 값이 같은 상기 각 계조레벨쌍의 수를 카운트하고, 각각의 카운트는 유일한 쌍의 값에 대응하는 상기 카운트에 의해 행해지는 단계와,
    (c) 잠정 드레시홀드 레벨을 결정하는 단계와,
    (d) 인덱스값을 얻기 위해 상기 잠정 드레시홀드 레벨이 상기 2개의 계조레벨에 의하여 정의된 영역내에 포함되는 2개의 계조레벨로 각각 구성되는 인접화소쌍의 수를 얻는 단계와,
    (e) 복수의 인덱스값을 얻기 위해 모든 계조레벨중에서 상기 잠정 드레시홀드값을 갱신하는 동안 상기 (c) 및 (d) 단계를 반복하는 단계와,
    (f) 드레시홀드값을 결정하기 위해 상기 복수의 인덱스값을 서로 비교하는 단계 및,
    (g) 2치화된 화상을 얻기 위해 상기 원화상내의 화소의 상기 각 계조레벨을 상기 드레시홀드값과 비교하는 단계를 구비하는 2치화 화상을 얻는 방법.
  2. 제1항에 있어서, 상기 (d)단계는,
    (d-1) 상기 계조레벨의 제1쌍에 의하여 정의되는 제1영역내에 상기 잠정 드레시홀드 레벨이 포함된 계조레벨의 제1쌍을 선택하는 단계,
    (d-2) 상기 계조레벨의 제2쌍 사이에서 정의되는 제2영역내에 상기 잠정 드레시홀드 레벨이 포함된 계조레벨의 제2쌍을 선택하는 단계 및,
    (d-3) 상기 인덱스값을 얻기 위해 상기 계조레벨의 제1 및 제2쌍을 가지는 인접화소 제1 및 제2쌍의 수를 각각 합산하는 단계를 구비하는 2치화 화상을 얻는 방법.
  3. 제1항에 있어서, 상기 (b)단계는,
    (b-1) 계조레벨의 각각의 쌍에 할당된 복수개의 저장영역을 가지는 메모리를 준비하는 단계와,
    (b-2) 상기 메모리의 대응하는 저장영역내에서 각 쌍의 값에 대한 상기 계조레벨의 쌍의 수를 저장하는 단계를 구비하는 2치화 화상을 얻는 방법.
  4. 제3항에 있어서, 상기 (b-2)단계는,
    (b-2-1) 상기 복수의 저장영역내에서 상기 계조레벨의 쌍의 히스토그램을 얻는 단계를 구비하는 2치화 화상을 얻는 방법.
  5. 제1항에 있어서, 상기 (f) 단계는,
    (f-1) 상기 복수의 인덱스값의 최소치를 얻는 단계와,
    (f-2) 상기 드레시홀드값을 결정하기 위해 상기 복수의 잠정 드레시홀드값중에서 상기 최소치에 대응하는 하나의 잠정 드레시홀드값 을 선택하는 단계를 구비하는 2치화 화상을 얻는 방법.
  6. 각각의 화소밀도레벨이 계조레벨의 형태로 나타난 원화상으로부터 2치화 화상을 얻기 위한 장치에 있어서,
    (a) 상기 원화상에서 인접화소의 각 쌍을 나타내는 계조레벨의 쌍을 얻기 위한 수단과,
    (b) 서로 값이 같은 상기 각 계조레벨쌍의 수를 카운트하고, 각각의 카운트는 유일한 쌍의 값에 대응하는 상기 카운트에 의해 행해지는 수단과,
    (c) 잠정 드레시홀드 레벨을 제공하기 위한 수단과,
    (d) 인덱스값을 얻기 위해 상기 2개의 계조레벨에 의하여 정의되는 영역내에 상기 잠정 드레시홀드 레벨이 포함된 2개의 계조레벨로 각각 구성되는 인접화소의 쌍의 수를 얻기 위한 수단과,
    (e) 복수의 인덱스값을 얻기 위해 모든 계조레벨중에서 상기 잠정 드레시홀드값을 갱신하는 동안 상기 (c) 및 (d) 수단의 연산을 각각 반복하기 위한 수단과,
    (f) 드레시홀드값을 결정하기 위해 상기 복수의 인덱스값을 서로 비교하기 위한 수단 및,
    (g) 2치화된 화상을 얻기 위해 상기 원화상내의 화소의 상기 각각의 계조레벨을 상기 드레시홀드값과 비교하기 위한 수단을 구비하는 2치화 화상을 얻기 위한 장치.
  7. 제6항에 있어서, 상기 (d) 단계는,
    (d-1) 계조레벨의 제1쌍에 의하여 정의되는 제1영역내에 상기 잠정 드레시홀드 레벨이 포함되는 계조레벨의 제1쌍을 선택하기 위한 수단과,
    (d-2) 계조레벨이 계조레벨의 제2쌍에 의하여 정의되는 제2영역내에 상기 잠정 드레시홀드 레벨이 포함되는 상기 계조레벨의 제2쌍을 선택하기 위한 수단 및,
    (d-3) 상기 인덱스값을 얻기 위해 계조레벨의 상기 제1 및 제2쌍을 가지는 제1 및 제2의 인접화소쌍의 수를 합산하기 위한 수단을 구비하는 2치화 화상을 얻기 위한 장치.
  8. 제7항에 있어서, 상기 (b) 수단은,
    (b-1) 계조레벨의 각 쌍에 할당된 복수의 저장영역을 가지는 메모리수단과,
    (b-2) 상기 메모리수단의 대응하는 저장영역에서 각 쌍의 값에 대하여 계조레벨의 쌍의 수를 저장하기 위한 수단을 구비하는 2치화 화상을 얻기 위한 장치.
  9. 제8항에 있어서, 상기 (b-2) 수단은,
    (b-2-1) 상기 복수의 저장영역에서 상기 계조레벨의 쌍의 히스토그램을 얻기 위한 수단을 구비하는 2치화 화상을 얻기 위한 장치.
  10. 제6항에 있어서, 상기 (f) 수단은,
    (f-1) 상기 복수의 인덱스값이 최소값을 얻기 위한 수단과,
    (f-2) 상기 드레시홀드값을 결정하기 위해 상기 복수의 잠정 드레시홀드값중 상기 최소값에 대응하는 하나의 잠정 드레시홀드의 값을 선택하기 위한 수단을 구비한 2치화 화상을 얻기 위한 장치.
  11. 프린트 회로기판상의 패턴검사방법에 있어서,
    (a) 각각의 화소밀도레벨이 계조레벨의 형태로 나타난 상기 패턴을 나타내는 원화상을 얻기 위해 상기 패턴의 화상을 광전자적으로 판독하는 단계와,
    (b) 상기 원화상내에서 인접화소의 각 쌍을 나타내는 계조레벨의 쌍을 얻는 단계와,
    (c) 서로 값이 같은 상기 각 계조레벨쌍의 수를 카운트하고, 각각의 카운트는 유일한 쌍의 값에 대응하는 상기 카운트에 의해 행해지는 단계와,
    (d) 잠정 드레시홀드 레벨을 결정하는 단계와,
    (e) 인덱스값을 얻기 위해 2개의 계조레벨에 의하여 정의된 영역내에 상기 잠정 드레시홀드 레벨이 포함되는 상기 2개의 계조레벨로 각각 구성된 인접화소쌍의 수를 얻는 단계와,
    (f) 복수의 인덱스값을 얻기 위해 모든 계조레벨중에서 상기 잠정 드레시홀드값을 갱신하는 동안 상기 (d) 및 (e)단계를 반복하는 단계와,
    (g) 드레시홀드값을 결정하기 위해 상기 복수의 인덱스값을 비교하는 단계와,
    (h) 2치화된 화상을 얻기 위해 상기 원화상내의 각 화소밀도레벨을 상기 드레시홀드값과 비교하는 단계 및,
    (j) 상기 2치화 화상에 근거하여 상기 패턴을 검사하는 단계를 구비하는 프린트 회로기판상의 패턴검사방법.
  12. 프린트 회로기판상의 패턴검사장치에 있어서,
    (a) 각각의 화소밀도레벨이 계조레벨의 형태로 나타난 상기 패턴을 나타내는 원화상을 얻기 위해 상기 패턴의 화상을 광전자적으로 판독하기 위한 수단과,
    (b) 상기 원화상내에서 인접화소의 각 쌍을 나타내는 계조레벨의 쌍을 얻기 위한 수단과,
    (c) 서로 값이 같은 상기 각 계조레벨쌍의 수를 카운트하고, 각각의 카운트는 유일한 쌍의 값에 대응하는 상기 카운트에 의해 행해지는 수단과,
    (d) 잠정 드레시홀드 레벨을 결정하기 위한 수단과,
    (e) 인덱스값을 얻기 위해 2개의 계조레벨에 의하여 정의된 영역에서 상기 잠정 드레시홀드 레벨이 포함되는 상기 2개의 계조레벨로 각각 구성되는 인접화소쌍의 수를 얻기 위한 수단과,
    (f) 복수의 인덱스값을 얻기 위해 모든 계조레벨중에서 상기 잠정 드레시홀드값을 갱신하는 동안 상기 (d) 및 (e)수단은 동작을 각각 반복시켜서 복수의 인덱스값을 얻는 수단과,
    (g) 드레시홀드값을 결정하기 위해 상기 복수의 인덱스값을 서로 비교하기 위한 수단과,
    (h) 2치화된 화상을 얻기 위해 상기 원화상내의 상기 화소의 각각의 계조레벨을 상기 드레시홀드값과 비교하기 위한 수단 및,
    (j) 상기 2치화 화상에 근거하여 상기 패턴을 검사하기 위한 수단을 구비하는 프린트 회로기판상의 패턴검사장치.
  13. 라인이 2치화 화상으로 도시된 도면화상의 변환방법에 있어서,
    (a) 각각의 화소밀도레벨이 계조레벨의 형태로 나타나 상기 라인을 나타내는 원화상을 얻기 위해 상기 도면의 화상을 광전자적으로 판독하는 단계와,
    (b) 상기 원화상내에서 인접화소의 각 쌍을 나타내는 계조레벨의 쌍을 얻는 단계와,
    (c) 서로 값이 같은 상기 각 계조레벨쌍의수를 카운트하고, 각각의 카운트는 유일한 쌍의 값에 대응하는 상기 카운트에 의해 행해지는 단계와,
    (d) 잠정 드레시홀드 레벨을 결정하는 단계와,
    (e) 인덱스값을 얻기 위해 2개의 계조레벨에 의하여 정의되는 영역에서 상기 잠정 드레시홀드 레벨이 포함되는 상기 2개의 계조레벨로 각각 구성되는 인접화소쌍의 수를 얻는 단계와,
    (f) 복수의 인덱스값을 얻기 위해 모든 계조레벨중에서 상기 잠정 드레시홀드값을 갱신하는 동안 상기 (d) 및 (e) 단계를 반복하는 단계와,
    (g) 드레시홀드값을 결정하기 위해 상기 복수의 인덱스값을 서로 비교하는 단계와,
    (h) 2치화된 화상을 얻기 위해 상기 원화상내 화소의 상기 각 계조레벨을 상기 드레시홀드값과 비교하는 단계 및,
    (j) 상기 2치화 화상을 출력시키는 단계를 구비하는 라인이 2치화 화상으로 도시된 도면화상의 변화방법.
  14. (a) 각각의 화소밀도레벨이 계조레벨의 형태로 나타나 상기 라인을 나타내는 원화상을 얻기 위해 상기 도면의 화상을 광전적으로 판독하기 위한 수단과,
    (b) 상기 원화상내에서 인접화소의 각각의 쌍을 나타내는 계조레벨의 쌍을 얻기 위한 수단과,
    (c) 서로 값이 같은 상기 각 계조레벨쌍의 수를 카운트하고, 각각의 카운트는 유일한 쌍의 값에 대응하는 상기 카운트에 의해 행해지는 수단과,
    (d) 잠정 드레시홀드 레벨을 결정하기 위한 수단과,
    (e) 인덱스값을 얻기 위해 2개의 계조레벨에 의하여 정의되는 영역내에 상기 잠정 드레시홀드 레벨이 포함되는 상기 2개의 계조레벨로 각각 구성되는 인접화소쌍의 수를 얻기 위한 수단과,
    (f) 복수의 인덱스값을 얻기 위해 모든 계조레벨중에서 상기 잠정 드레시홀드값을 갱신시키는 동안 상기 (d) 및 (e)수단의 각각의 동작을 반복하기 위한 수단과,
    (g) 드레시홀드값을 결정하기 위해 상기 복수의 인덱스값을 서로 비교하기 위한 수단과,
    (h) 2치화된 화상을 상기 원화상내 화소의 상기 각 계조레벨을 상기 드레시홀드값과 비교하기 위한 수단과,
    (j) 상기 2치화 화상을 출력시키기 위한 수단을 구비하는 라인이 2치화 화상으로 도시된 도면화상의 변환장치.
KR1019920002423A 1991-02-19 1992-02-19 2치화 화상을 얻는 방법 및 장치 KR960010425B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-47522 1991-02-19
JP3047522A JP2750226B2 (ja) 1991-02-19 1991-02-19 二値化閾値の設定方法

Publications (2)

Publication Number Publication Date
KR920017532A KR920017532A (ko) 1992-09-26
KR960010425B1 true KR960010425B1 (ko) 1996-07-31

Family

ID=12777452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920002423A KR960010425B1 (ko) 1991-02-19 1992-02-19 2치화 화상을 얻는 방법 및 장치

Country Status (5)

Country Link
US (1) US5315409A (ko)
EP (1) EP0499875B1 (ko)
JP (1) JP2750226B2 (ko)
KR (1) KR960010425B1 (ko)
DE (1) DE69215400T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689623A (en) * 1995-03-27 1997-11-18 Optronics International Corporation Spread spectrum digital screening
US6707503B1 (en) * 1995-07-27 2004-03-16 Hitachi, Ltd. Video signal processing device for automatically adjusting phase of sampling clocks
US5887079A (en) * 1996-01-31 1999-03-23 Sumitomo Metal Industries Limited Image processing apparatus
US6587585B1 (en) * 2000-05-23 2003-07-01 Ncr Corporation Method of parameterizing a threshold curve for a binarization program and an apparatus therefor
US7088857B2 (en) 2002-01-31 2006-08-08 Hewlett-Packard Development Company, L.P. Dynamic bilevel thresholding of digital images
JP2004240583A (ja) * 2003-02-04 2004-08-26 Brother Ind Ltd 画像処理装置およびそれを備えた画像読み取り装置
US7349575B2 (en) * 2003-06-27 2008-03-25 Nippon Avionics Co., Ltd. Pattern inspection method and apparatus, and pattern alignment method
US8571798B2 (en) * 2009-03-03 2013-10-29 Baker Hughes Incorporated System and method for monitoring fluid flow through an electrical submersible pump
JP2016178037A (ja) * 2015-03-20 2016-10-06 株式会社日立ハイテクノロジーズ 荷電粒子ビーム装置及び荷電粒子ビーム装置を用いた画像の生成方法並びに画像処理装置
EP3315903B1 (en) * 2015-06-24 2019-12-18 FUJI Corporation Board inspection apparatus
JP6631360B2 (ja) * 2016-03-29 2020-01-15 ブラザー工業株式会社 画像処理装置および画像処理方法
US10033918B2 (en) 2016-03-29 2018-07-24 Sony Corporation Method and system for image processing to detect salient objects in image
CN106529543B (zh) * 2016-11-02 2018-09-11 徐庆 一种动态计算多色级二值化自适应阈值的方法及其系统
JP6783739B2 (ja) 2017-10-31 2020-11-11 株式会社東芝 検査システムおよび検査方法
JP7147067B2 (ja) * 2019-07-23 2022-10-04 株式会社Fuji データ管理装置
US11545100B2 (en) * 2021-03-09 2023-01-03 Sharp Kabushiki Kaisha Liquid crystal display apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157378A (en) * 1981-03-25 1982-09-28 Hitachi Ltd Setting method of binary-coded threshold level
JPS57188177A (en) * 1981-05-15 1982-11-19 Fuji Xerox Co Ltd Picture signal processing device
FR2604582B1 (fr) * 1986-09-30 1989-01-06 Bertin & Cie Procede pour transformer une image initiale de type video a multiples niveaux de gris en une image binaire
DE3838032A1 (de) * 1987-11-09 1989-05-24 Hitachi Ltd Verfahren und einrichtung zur strukturpruefung
JP2520443B2 (ja) 1988-03-19 1996-07-31 富士通株式会社 ２値化のいき値決定方式
JPH0668763B2 (ja) * 1988-04-11 1994-08-31 株式会社イーゼル 画像処理方法

Also Published As

Publication number Publication date
EP0499875B1 (en) 1996-11-27
JP2750226B2 (ja) 1998-05-13
EP0499875A1 (en) 1992-08-26
DE69215400T2 (de) 1997-03-27
KR920017532A (ko) 1992-09-26
JPH04264681A (ja) 1992-09-21
US5315409A (en) 1994-05-24
DE69215400D1 (de) 1997-01-09

Similar Documents

Publication Publication Date Title
KR960010425B1 (ko) 2치화 화상을 얻는 방법 및 장치
US5073953A (en) System and method for automatic document segmentation
US4403257A (en) Halftone detection and delineation
US4692943A (en) Method of and system for opto-electronic inspection of a two-dimensional pattern on an object
KR100280132B1 (ko) 참조 화상 작성 방법 및 패턴 검사 장치
EP0493657B1 (en) Method and apparatus for identifying manufacturing defects in solid state devices
EP0206713A2 (en) Coarse flaw detector for printed circuit board inspection
JPH0526136B2 (ko)
EP0488031B1 (en) Method of and apparatus for inspecting a printed circuit board
JP2981434B2 (ja) パターン欠陥検出方法とその装置
JP2710527B2 (ja) 周期性パターンの検査装置
JP2911274B2 (ja) 異物検出方法及び装置
EP0209252A2 (en) Fine flaw detector for PC boards
US6995802B2 (en) Image binarization method and binary image creation method
JPH0332723B2 (ko)
JP2523989B2 (ja) 配線パタ―ン検査装置
JP2753427B2 (ja) ２値化閾値設定装置
JP2009124332A (ja) 画像処理装置、画像処理方法及びプログラム
JPS5816837B2 (ja) パタ−ン検出装置
JP3278515B2 (ja) 物体の構造の欠陥を検出する方法および装置
JP3144067B2 (ja) プリント配線基板の検査装置
JPH0371263B2 (ko)
JP2011082779A (ja) 画像処理装置及び画像処理方法
JPH04120448A (ja) 配線パターン検査装置
JPH07245708A (ja) 黒孤立点除去装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010725

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee