KR960009672B1 - 채널 유니트의 데이타 손실 방지 장치(apparatus for preventing data loss of channel unit) - Google Patents

채널 유니트의 데이타 손실 방지 장치(apparatus for preventing data loss of channel unit) Download PDF

Info

Publication number
KR960009672B1
KR960009672B1 KR1019940011545A KR19940011545A KR960009672B1 KR 960009672 B1 KR960009672 B1 KR 960009672B1 KR 1019940011545 A KR1019940011545 A KR 1019940011545A KR 19940011545 A KR19940011545 A KR 19940011545A KR 960009672 B1 KR960009672 B1 KR 960009672B1
Authority
KR
South Korea
Prior art keywords
channel
board
channel unit
data
unit
Prior art date
Application number
KR1019940011545A
Other languages
English (en)
Other versions
KR950033850A (ko
Inventor
김선재
Original Assignee
대우통신 주식회사
박성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우통신 주식회사, 박성규 filed Critical 대우통신 주식회사
Priority to KR1019940011545A priority Critical patent/KR960009672B1/ko
Publication of KR950033850A publication Critical patent/KR950033850A/ko
Application granted granted Critical
Publication of KR960009672B1 publication Critical patent/KR960009672B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding  
    • H01R13/652—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding   with earth pin, blade or socket

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Noise Elimination (AREA)
  • Communication Control (AREA)

Abstract

요약없음.

Description

채널 유니트의 데이타 손실 방지 장치
제1도는 종래 기술의 보드 접속 장치를 나타낸 상세 구성도.
제2도는 본 발명의 실시예를 나타내는 상세 구성도.
* 도면의 주요부분에 대한 부호의 설명
11 : 채널 유니트,12 : 채널 보드,
13 : 지연부,14 : 메인 보드,
15 : 커넥터
본 발명은 단국 장치에 있어서, 특히 채널 유니트(channel unit)의 보드(board)실, 탈장시 인접 채널 유니트의 데이타 간섭을 방지하는 데이타 손실 방지 장치에 관한 것이다.
종래에는 제1도에 나타난 바와 같이 채널 유니트를 보드에 실장할 경우 채널 보드와 메인 보드를 연결하는 전원, 접지 및 데이타 버스(data bus)는 커넥터(connector, 1)로 연결되어 있는데 상기 커넥터(1)의 전원핀(2), 접지핀(3) 및 데이타 버스핀(4)의 길이가 모두 같게 구성되어 있다.
또한 채널 보드와 메인 보드를 접속하는데 있어서, 전원, 접지가 인가되자 마자 상기 데이타 버스핀(4)을 통해 채널 유니트의 데이타가 메인 유니트로 출력되도록 구성되어 있다.
따라서 종래에는 채널 유니트 실장시 채널 보드의 전원, 접지, 데이타 버스가 동시에 메인 보드와 연결되어 각 채널 유니트에 인가되는 주전원 전압의 갑작스런 변동으로 인접 채널 유니트에 영향을 주게 되고, 전원 인가 및 접지와 동시에 데이타가 출력됨으로 채널 유니트가 안정화되기 전에 데이타가 출력되어 데이타 전송이 불안정하게 되는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 안출한 것으로 채널 보드 실장시 인접 채널 유니트에 영향을 주지 않도록 하고 안정된 데이타가 출력되도록 하는 채널 유니트의 데이타 손실 방지 장치를 제공함에 그 목적이 있다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명의 실시예를 나타내는 상세 구성도로서, 데이타를 출력하는 채널 유니트(11)를 구비하여 실장 및 탈장되는 채널보드(12), 상기 채널 유니트(11)에 전원이 인가되면 채널 유니트(11)의 최초 출력 데이타를 일정 프레임 지연시켜 출력하는 지연부(13), 상기 채널 보드(12)가 실장 및 탈장 되는 메인 보드(14), 상기 채널 보드(12)를 상기 메인 보드(14)에 실장시 채널 보드(12)와 상기 메인 보드(14)를 접속하는 접지핀(15a), 전원핀(15b) 및 데이타 버스핀(15c)의 길이가 각각 다르게 구성되고 가장 먼저 접지핀(15a)이 접속되고 전원핀(15b)과 데이타 버스핀(15c)이 순차적으로 접속될 수 있도록 구성된 커넥터(15)로 구성한다.
이때 상기 지연부(13)는 상기 채널 유니트(11)의 출력 데이타를 입력하고 출력하는 플립 플롭(21), 상기 채널 유니트(11)에 전원이 인가되면 발생되는 동기 클럭을 검출하여 일정 프레임 지연후 상기 플립 플롭(21)을 인에이블 시키는 전원은 검출부(22)로 구성된다.
상기와 같이 구성된 본 발명의 실시예에 대한 동작 설명은 다음과 같다.
먼저, 상기 채널 보드(12)를 상기 메인 보드(14)에 실장하게 되면 상기 커넥터(15)에 의해 두 보드(12, 14)는 접속되는데 접지핀(15a)이 가장 먼저 접속되고 전원핀(15b)이 그 다음으로 접속되며 상기 데이타 버스핀(15c)이 마지막으로 접속되므로 접지가 안정되고 전원이 안정된후 데이타가 상기 메인 보드(14)로 전송되게 된다.
따라서 두 보드(12, 14)의 접속이 안정되게 순차적으로 이루어짐으로 인접 채널 유니트에 주는 영향을 최소화 할 수 있게 된다.
또한 실장하고자 하는 채널 유니트(11)에 전원이 인가되면 상기 채널 유니트(11)는 동기 클럭을 발생하는 한편 데이타를 곧바로 출력하게 되는데 상기 전원은 검출부(22)는 상기 동기 클럭을 카운트하여 데이타의 출력 상태를 검출한후 데이타가 2 내지 3 프레임 지연되면 상기 프립 프롭(21)을 인에이블 시킨다.
따라서 상기 플립 플롭(21)은 상기 채널 유니트(11)의 출력 데이타를 2 내지 3 프레임 지연되도록 한후 상기 커넥터(15)의 데이타 버스핀(15c)를 통해 메인 보드(14)로 전송되도록 함으로써 충분히 안정화된 데이타가 메인 보드(14)로 전송된다.
상기한 바와 같이 본 발명은 채널 보드의 실, 탈장실 인접 채널 유니트에 주는 영향을 최소화 하고 보다 안정화된 데이타를 전송할 수 있게 되어 고품질의 데이타 전송을 할 수 있는 효과가 있다.

Claims (2)

  1. 데이타를 출력하는 채널 유니트(11)를 구비하여 실장 및 탈장되는 채널 보드(12), 상기 채널 유니트(11)에 전원이 인가되면 채널 유니트(11)의 최초 출력 데이타를 일정 프레임 지연시켜 출력하는 지연부(13), 상기 채널 보드(12)가 실장 및 탈장 되는 메인 보드(14), 상기 채널 보드(12)를 상기 메인 보드(14)에 실장시 채널 보드(12)와 상기 메인 보드(14)를 접속하는 접지핀(15a), 전원핀(15b) 및 데이타 버스 핀(15c)의 길이가 각각 다르게 구성되고 가장 먼저 접지핀(15a)이 접속되고 전원핀(15b)과 데이타 버스핀(15c)이 순차적으로 접속될 수 있도록 구성된 커넥터(15)로 구성함을 특징으로 하는 채널 유니트의 데이타 손실 방지 장치.
  2. 제1항에 있어서, 상기 지연부(13)는 상기 채널 유니트(11)의 출력 데이타를 입력하고 출력하는 플립 플롭(21), 상기 채널 유니트(11)에 전원이 인가되면 발생되는 동기 클럭을 검출하여 일정 프레임 지연후 상기 플립 플롭(21)을 인에이블 시키는 전원은 검출부(22)로 구성됨을 특징으로 하는 채널 유니트의 데이타 손실 방지 장치.
KR1019940011545A 1994-05-26 1994-05-26 채널 유니트의 데이타 손실 방지 장치(apparatus for preventing data loss of channel unit) KR960009672B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940011545A KR960009672B1 (ko) 1994-05-26 1994-05-26 채널 유니트의 데이타 손실 방지 장치(apparatus for preventing data loss of channel unit)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940011545A KR960009672B1 (ko) 1994-05-26 1994-05-26 채널 유니트의 데이타 손실 방지 장치(apparatus for preventing data loss of channel unit)

Publications (2)

Publication Number Publication Date
KR950033850A KR950033850A (ko) 1995-12-26
KR960009672B1 true KR960009672B1 (ko) 1996-07-23

Family

ID=19383846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940011545A KR960009672B1 (ko) 1994-05-26 1994-05-26 채널 유니트의 데이타 손실 방지 장치(apparatus for preventing data loss of channel unit)

Country Status (1)

Country Link
KR (1) KR960009672B1 (ko)

Also Published As

Publication number Publication date
KR950033850A (ko) 1995-12-26

Similar Documents

Publication Publication Date Title
KR970029839A (ko) 반도체 메모리 장치
CN108920401B (zh) 多主多从的i2c通信方法、系统及节点设备
MY118231A (en) Multi-protocol data bus system
KR860008498A (ko) 기기내 버스이용 시스템(機器內 bus 利用 system)
KR960009672B1 (ko) 채널 유니트의 데이타 손실 방지 장치(apparatus for preventing data loss of channel unit)
KR100208292B1 (ko) Ipc의 이중화 버스 클럭 감시 회로
US6937953B2 (en) Circuit configuration for receiving at least two digital signals
KR19980060882A (ko) 저전력형 반도체 메모리 소자
CA2043555A1 (en) Method for modifying a fault-tolerant processing system
KR100242591B1 (ko) 스큐 보상회로를 가지는 장치 및 그 제어방법
KR100310848B1 (ko) 동기식 전송 시스템의 클럭 공급장치_
KR0135006B1 (ko) 펄스속도가 다른 두 프로세서 간에 제어신호조절장치
KR0135007B1 (ko) 펄스속도가 다른 두 프로세서 간에 제어신호조절장치
KR0135009B1 (ko) 펄스속도가 다른 두 프로세서 간에 제어신호조절장치
KR100214052B1 (ko) 직렬 접속 데이타 링크 처리장치
KR100241765B1 (ko) Atm방식의 통신에서 고유번호 생성장치
KR970031527A (ko) 다수의 디지탈 국선을 수용하는 교환기에서 클럭 동기화 시스템
KR920005877B1 (ko) 시스템 프레임 신호 동기회로 및 제어방법
KR200319358Y1 (ko) 클럭신호발생장치
KR200178427Y1 (ko) 스테이트 머신 버스 제어장치
KR930007014B1 (ko) 동기 및 비동기 혼용방식의 메모리 액세스에서 대기상태 처리회로
JPS63208109A (ja) 電子回路基板
KR0184197B1 (ko) 브이엠이 버스 시스템의 버스 그랜트 통합 핸들링 장치
KR950006826Y1 (ko) 직렬 데이타 전송회로
KR20010036202A (ko) 전력 노이즈 방지용 메모리 모듈

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee