KR100310848B1 - 동기식 전송 시스템의 클럭 공급장치_ - Google Patents

동기식 전송 시스템의 클럭 공급장치_ Download PDF

Info

Publication number
KR100310848B1
KR100310848B1 KR1019980057849A KR19980057849A KR100310848B1 KR 100310848 B1 KR100310848 B1 KR 100310848B1 KR 1019980057849 A KR1019980057849 A KR 1019980057849A KR 19980057849 A KR19980057849 A KR 19980057849A KR 100310848 B1 KR100310848 B1 KR 100310848B1
Authority
KR
South Korea
Prior art keywords
unit
clock
output
clk
system timing
Prior art date
Application number
KR1019980057849A
Other languages
English (en)
Other versions
KR20000041839A (ko
Inventor
최민선
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980057849A priority Critical patent/KR100310848B1/ko
Publication of KR20000041839A publication Critical patent/KR20000041839A/ko
Application granted granted Critical
Publication of KR100310848B1 publication Critical patent/KR100310848B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 동기식 전송시스템의 클럭 공급장치에 관한 것이다.
나. 발명이 해결하고자 하는 기술적 과제
프로텍션 유니트의 실탈장으로 인하여 워킹 유니트에 전송되는 시스템 클럭 등이 영향을 받지 않도록 한다.
다. 발명의 해결방법의 요지
클럭을 생성하며, 자신이 워킹 유니트로 정해질 경우에 그 클럭을 다른 유니트의 워킹 유니트에 제공할 클럭과 프로텍션 유니트에 제공할 클럭으로서 분리하여 출력하고, 그렇지 않을 때에는 그 클럭을 출력하지 않는 제1시스템 타이밍 생성 유니트와, 클럭을 생성하며, 자신이 워킹 유니트로 정해질 경우에 그 클럭을 상기 다른 유니트의 워킹 유니트에 제공할 클럭과 프로텍션 유니트에 제공할 클럭으로서 분리하여 출력하고, 그렇지 않을 때에는 그 클럭을 출력하지 않는 제2시스템 타이밍 생성 유니트와, 상기 제1시스템 타이밍 생성 유니트에서 상기 다른 유니트의 워킹 유니트에 제공할 클럭의 출력단자와, 상기 제2시스템 타이밍 생성 유니트에서 상기 다른 유니트의 워킹 유니트에 제공할 클럭의 출력단자와, 상기 다른 유니트의 워킹 유니트에서 클럭의 입력단자간을 연결하는 메인라인과, 상기 제1시스템 타이밍 생성 유니트에서 상기 다른 유니트의 프로텍션 유니트에 제공할 클럭의 출력단자와, 상기 제2시스템 타이밍 생성 유니트에서 상기 다른 유니트의 프로텍션 유니트에 제공할 클럭의 출력단자와, 상기 다른 유니트의 프로텍션 유니트에서 클럭의 입력단자간을 연결하는 서브라인을 구비하는 것을 특징으로 한다.
라. 발명의 중요한 용도
본 발명은 동기식 전송시스템에 적용된다.

Description

동기식 전송 시스템의 클럭공급장치
본 발명은 동기식 전송 시스템에 관한 것으로, 특히 시스템 클럭을 제공하는 장치에 관한 것이다.
동기식 전송 시스템중 10G(Giga) 전송장비는 크게 고속부와 중계부와 종속부로 구성된다. 상기 고속부는 시스템 클럭 등을 생성하여 고속부의 각 유니트와 종속부의 각 유니트에 제공하는 시스템 타이밍 생성 유니트(system timing generation unit)를 구비한다. 상기 시스템 타이밍 생성 유니트는 고속부의 각 유니트와 PCB(Printed circuit Board) 패턴으로 연결되어 P-ECL(Pseud Emitter Coupled Logic) 레벨의 시스템 클럭 등을 고속부의 각 유니트에 제공한다. 그리고, 상기 시스템 타이밍 생성 유니트는 종속부의 각 유니트와 케이블로 연결되어 TTL(Transistor Transistor Logic) 레벨의 시스템 클럭 등을 종속부의 각 유니트에 제공한다.
통상적으로 동기식 전송 시스템은 시스템의 안정을 위하여 각 유니트를 이중화하고, 그 두 유니트 중 상태가 더 좋은 유니트를 워킹(Working) 유니트로 정하고, 다른 유니트를 프로텍션(Protection) 유니트로 정하여, 워킹 유니트로 정해진 유니트를 인에이블시켜 시스템을 구동하였다. 따라서, 상기 시스템 타이밍 생성 유니트 및 고속부의 각 유니트와 종속부의 각 유니트 역시 이중으로 구성된다. 상기 이중화된 시스템 타이밍 생성 유니트중 워킹 유니트로 정해진 시스템 타이밍 생성 유니트만의 출력이 인에이블되어 고속부의 각 이중화된 유니트와 종속부의 각 이중화된 유니트에 시스템 클럭 및 프레임 싱크 등을 제공하였다.
이하, 시스템 타이밍 생성 유니트가 고속부의 각 이중화된 유니트와 종속부의 각 이중화된 유니트에 제공하는 것을 예로 들어 설명한다. 우선, 시스템 타이밍 생성 유니트가 고속부의 이중화된 유니트중 고속전송 유니트에 시스템 클럭과 프레임 싱크를 제공하는 것을 도 1을 참조하여 설명한다.
상기 시스템 타이밍 생성 유니트는 도 1에 도시한 바와 같이 시스템 타이밍 생성 유니트A와 시스템 타이밍 생성 유니트B로서 이중화되어 있다. 또한 고속전송 유니트도 고속전송 유니트A와 고속전송 유니트B로서 이중화되어 있다. 여기서, 상기 시스템 타이밍 생성 유니트A 및 고속전송 유니트A가 워킹 유니트로 정해지고, 상기 시스템 타이밍 생성 유니트B 및 고속전송 유니트B가 프로텍션 유니트로 정해졌다고 가정한다.
상기 시스템 타이밍 생성 유니트A는 고속전송 유니트A와 고속전송 유니트B에 제공할 P_ECL 레벨의 시스템 클럭 과 CLK_A1 및 프레임 싱크 와 FS_A를 생성한다. 상기 시스템 클럭 과 CLK_A1은 제1출력버퍼(100)에 입력되며, 상기 와 FS_A는 제2출력버퍼(102)에 입력된다. 상기 제1출력버퍼(100)는 인에이블 신호 ENB_A1에 따라 상기 과 CLK_A1을 출력한다. 상기 제2출력버퍼(102)는 인에이블 신호 ENB_A2에 따라 상기 와 FS_A를 출력한다. 상기 시스템 타이밍 생성 유니트A는 자신이 워킹 유니트로 정해질 때에만 상기 제1,제2출력버퍼(100,102)가 인에이블되도록 인에이블 신호 ENB_A1, ENB_A2를 제공한다. 따라서 상기 제1출력버퍼(100) 및 제2출력버퍼(102)의 출력단으로는 시스템 클럭 과 CLK_A1 및 프레임 싱크 와 FS_A가 출력된다.
상기 제1출력버퍼(100)의 출력단은 PCB 패턴인 제1라인쌍을 통하여 고속전송 유니트A의 제1입력버퍼(108)의 입력단과 연결된다. 그리고 제2출력버퍼(102)의 출력단은 PCB 패턴인 제2라인쌍을 통하여 고속전송 유니트A의 제2입력버퍼(110)의 입력단과 연결된다. 상기 고속전송 유니트A의 제1,제2입력버퍼(108,110)는 제1,제2라인쌍을 통하여 제공된 제1,제2출력버퍼(100,102)의 출력, 즉 시스템 클럭 과 CLK_A1, 프레임 싱크 와 FS_A를 시스템 클럭 과 CLK_1, 프레임 싱크 와 FS로서 입력받아 TTL 레벨로 변환(Conversion)하여 고속전송 유니트A의 내부의 시스템 클럭으로서 사용한다.
그리고 상기 제1출력버퍼(100)의 출력단은 PCB 패턴인 제1라인쌍을 통하여 고속전송 유니트B의 제3입력버퍼(112)의 입력단과 연결된다. 그리고 제2출력버퍼(102)의 출력단은 PCB 패턴인 제2라인쌍을 통하여 고속전송 유니트B의 제4입력버퍼(114)의 입력단과 연결된다. 상기 고속전송 유니트B의 제3,제4입력버퍼(112,114)는 제1,제2라인쌍을 통하여 제공된 제1,제2출력버퍼(100,102)의 출력, 즉 시스템 클럭 과 CLK_A1, 프레임 싱크 와 FS_A를 시스템 클럭 과 CLK_1, 프레임 싱크 와 FS로서 입력받아 TTL 레벨로 변환하여 고속전송 유니트B의 내부의 프레임 싱크로서 사용한다.
그리고 시스템 타이밍 생성 유니트B 역시 시스템 클럭 과 CLK_B1 및 프레임 싱크 와 FS_B를 생성한다. 상기 시스템 클럭 과 CLK_B1은 제3출력버퍼(104)에 입력되며, 상기 프레임 싱크 와 FS_B는 제4출력버퍼(106)에 입력된다. 상기 제3출력버퍼(104)는 인에이블 신호 ENB_B1에 따라 상기 시스템 클럭 과 CLK_B1을 출력한다. 상기 제4출력버퍼(106)는 인에이블 신호 ENB_B2에 따라 상기 프레임 싱크 와 FS_B를 출력한다. 상기 시스템 타이밍 생성 유니트B는 자신이 워킹 유니트로 정해질 때에만 상기 제3 및 제4출력버퍼(104,106)가 인에이블되도록 인에이블 신호 ENB_B1, ENB_B2를 제공한다. 그러나 상기 시스템 타이밍 생성 유니트B가 프로텍션 유니트이므로, 상기 제3,제4출력버퍼(104,106)는 디스에이블되어 어떠한 신호도 출력하지 않는다. 이에따라 상기 제3,제4출력버퍼(104,106)가 상기 제1,제2라인쌍과 각각 연결되었음에도 불구하고, 제1,제2라인쌍으로는 제1,제2출력버퍼(100,102)의 출력만이 제공된다. 그리고, 상기 제1,제2라인쌍의 각 라인에는 터미네이션(Termination) 저항(R)이 연결된다.
상술한 바와 같이 종래 이중화된 시스템 타이밍 생성 유니트중 워킹 유니트로부터의 시스템 클럭 등은 한 경로를 통하여 이중화된 유니트에 제공되었다. 즉, 도 1과 같이 시스템 타이밍 생성 유니트가 제공하는 시스템 클럭 및 프레임 싱크는 제1라인쌍과 제2라인쌍을 통하여 워킹 유니트인 고속전송 유니트A와 프로텍션 유니트인 고속전송 유니트B에 제공되었다.
이제, 시스템 타이밍 생성 유니트가 종속부의 이중화된 유니트중 ISTU(Inter Shelf Transmit Unit)에 시스템 클럭을 제공하는 것을 도시한 도 2를 참조하여 설명한다. 상기 시스템 타이밍 생성 유니트는 도 2에 도시한 바와 같이 시스템 타이밍 생성 유니트A와 시스템 타이밍 생성 유니트B로서 이중화되어 있다. 또한 ISTU도 ISTUA와 ISTUB로서 이중화되어 있다. 여기서, 상기 시스템 타이밍 생성 유니트A 및 ISTUA가 워킹 유니트로 정해지고, 시스템 타이밍 생성 유니트B 및 ISTUB가 프로텍션 유니트로 정해진 것으로 가정한다.
상기 시스템 타이밍 생성 유니트A는 ISTUA와 ISTUB에 제공할 TTL 레벨의 시스템 클럭 CLK_A2 및 CLK_A3을 생성한다. 상기 시스템 클럭 CLK_A2는 제5출력버퍼(200)에 입력되고, 상기 시스템 클럭 CLK_A3은 제6출력버퍼(202)에 입력된다. 상기 제5출력버퍼(200)는 인에이블 신호 ENB_A3에 따라 상기 시스템 클럭 CLK_A2를 출력한다. 상기 제6출력버퍼(202)는 인에이블 신호 ENB_A4에 따라 상기 시스템 클럭 CLK_A3을 출력한다. 상기 시스템 타이밍 생성 유니트A는 자신이 워킹 유니트로 정해질 때에만 상기 제5,제6출력버퍼(200,202)가 인에이블되도록 인에이블 신호 ENB_A3, ENB_A4를 제공한다. 상기 시스템 타이밍 생성 유니트A가 워킹 유니트로 정해졌으므로, 상기 제5,제6출력버퍼(200,202)가 인에이블되어 제5,제6출력버퍼(200,202)는 시스템 클럭 CLK_A2 및 CLK_A3을 출력한다.
상기 제5출력버퍼(200)의 출력단은 케이블인 제3라인을 통하여 ISTUA의 제5입력버퍼(208)의 입력단과 연결된다. 그리고 제6출력버퍼(202)의 출력단은 케이블인 제4라인을 통하여 ISTUA의 제6입력버퍼(210)의 입력단과 연결된다. 상기 ISTUA의 제5,제6입력버퍼(208,210)는 제3,제4라인을 통하여 제공된 제5,제6출력버퍼(200,202)의 출력, 즉 시스템 클럭 CLK_A2,CLK_A3을 시스템 클럭 CLK_2,CLK_3으로서 입력받으며, 상기 ISTUA는 상기 시스템 클럭 CLK_2,CLK_3을 내부에서 필요로 하는 시스템 클럭들로 분주하여 사용하였다.
그리고, 상기 제5출력버퍼(200)의 출력단은 케이블인 제3라인을 통하여 ISTUB의 제7입력버퍼(212)의 입력단과 연결된다. 그리고 제6출력버퍼(202)의 출력단은 케이블인 제4라인을 통하여 ISTUB의 제8입력버퍼(214)의 입력단과 연결된다. 상기 ISTUB의 제7,제8입력버퍼(212,214)는 제3,제4라인을 통하여 제공된 제5,제6출력버퍼(200,202)의 출력, 즉 시스템 클럭 CLK_A2,CLK_A3을 시스템 CLK_2,CLK_3으로서 입력받으며, 상기 ISTUB는 상기 시스템 클럭 CLK_2,CLK_3을 내부에서 필요로 하는 시스템 클럭들로 분주하여 사용하였다.
그리고 상기 시스템 타이밍 생성 유니트B는 ISTUA와 ISTUB에 제공할 TTL 레벨의 시스템 클럭 CLK_B2 및 CLK_B3을 생성한다. 상기 CLK_B2는 제7출력버퍼(204)에 입력되고, 상기 CLK_B3은 제8출력버퍼(206)에 입력된다. 상기 제7출력버퍼(204)는 인에이블 신호 ENB_B3에 따라 상기 CLK_B2를 출력한다. 상기 제8출력버퍼(206)는 인에이블 신호 ENB_B4에 따라 상기 CLK_B3을 출력한다. 상기 시스템 타이밍 생성 유니트B는 자신이 워킹 유니트로 정해질 때에만 상기 제7,제8출력버퍼(204,206)가 인에이블되도록 인에이블 신호 ENB_B3, ENB_B4를 제공한다. 상기 시스템 타이밍 생성 유니트B는 프로텍션 유니트로 정해졌으므로, 상기 제7,제8출력버퍼(204,206)는 디스에이블되어 출력단으로 어떠한 신호도 출력하지 않는다. 이에따라 상기 제7,제8출력버퍼(204,206)가 상기 제3,제4라인과 연결되었음에도 불구하고, 제5,제6출력버퍼(200,202)가 출력하는 신호에 영향을 끼치지 않는다.
상술한 바와 같이 종래 이중화된 시스템 타이밍 생성 유니트중 워킹 유니트로부터의 시스템 클럭 등은 한 경로를 통하여 다른 셀프에 존재하는 이중화된 유니트에 제공되었다. 즉, 도 2와 같이 시스템 타이밍 생성 유니트A가 제공하는 시스템 클럭은 제3,제4라인을 통하여 다른 쉘프에 존재하는 ISTUA와 ISTUB에 제공되었다.
상술한 바와 같이 종래 시스템 타이밍 생성 유니트는 자신이 속하는 쉘프에 존재하는 유니트이건, 다른 쉘프에 존재하는 유니트이건 간에, 워킹 유니트와 프로텍션 유니트에 같은 경로를 통하여 시스템 클럭 등을 제공하였다.
이에따라 워킹 유니트는 그대로 둔채 프로텍션 유니트를 실탈장하는 경우에, 그 프로텍션 유니트의 실탈장에 의하여 해당 라인의 부하가 변동되었다. 이와 같은 부하의 변동은 시스템 타이밍 생성 유니트가 워킹 유니트에 제공하던 시스템 클럭 등에 영향을 끼쳐, 그 시스템 클럭 등이 흔들렸다.
이와같이 시스템 클럭 등이 흔들리면, 그 시스템 클럭 등을 제공받아 각종 기능을 수행하는 유니트의 동작이 불안정해졌다. 예를들어 시스템 클럭에 따라 데이타를 처리하는 유니트에서 시스템 클럭이 흔들리면 데이타 처리과정에 영향을 끼쳐 에러가 유발되었다.
이와같은 현상은 다른 쉘프에 시스템 클럭을 제공하는 경우, 즉 케이블을 통하여 시스템 클럭 등을 제공하는 경우에 더 많은 에러를 유발할 수 있었다.
상술한 바와 같이 종래 전송시스템에서 시스템 타이밍 생성 유니트는 자신이 속하는 쉘프에 존재하는 유니트이건, 다른 쉘프에 존재하는 유니트이건 간에, 워킹 유니트와 프로텍션 유니트에 같은 라인을 통하여 시스템 클럭 등을 제공하였다. 이에따라 프로텍션 유니트를 실탈장함에 따라 그 라인의 부하가 변동하여 워킹 유니트에 제공되던 시스템 클럭 등이 흔들리는 곤란한 점이 있었다.
따라서 본 발명의 목적은 프로텍션 유니트의 실탈장으로 인하여 워킹 유니트에 제공되던 시스템 클럭 등이 흔들리지 않도록 하는 동기식 전송시스템의 클럭 공급장치를 제공함에 있다.
도 1은 종래 동기식 전송 시스템의 시스템 타이밍 생성 유니트가 고속전송 유니트에 시스템 클럭을 제공하는 것을 도시한 도면,
도 2는 종래 동기식 전송 시스템의 시스템 타이밍 생성 유니트가 ISTU에 시스템 클럭을 제공하는 것을 도시한 도면,
도 3은 본 발명의 바람직한 실시예에 따라 동기식 전송 시스템의 시스템 타이밍 생성 유니트가 고속전송 유니트에 시스템 클럭을 제공하는 것을 도시한 도면,
도 4는 본 발명의 바람직한 실시예에 따라 동기식 전송 시스템의 시스템 타이밍 생성 유니트가 ISTU에 시스템 클럭을 제공하는 것을 도시한 도면.
상술한 목적을 달성하기 위한 본 발명은 클럭을 생성하며, 자신이 워킹 유니트로 정해질 경우에 그 클럭을 다른 유니트의 워킹 유니트에 제공할 클럭과 프로텍션 유니트에 제공할 클럭으로서 분리하여 출력하고, 그렇지 않을 때에는 그 클럭을 출력하지 않는 제1시스템 타이밍 생성 유니트와, 클럭을 생성하며, 자신이 워킹 유니트로 정해질 경우에 그 클럭을 상기 다른 유니트의 워킹 유니트에 제공할 클럭과 프로텍션 유니트에 제공할 클럭으로서 분리하여 출력하고, 그렇지 않을 때에는 그 클럭을 출력하지 않는 제2시스템 타이밍 생성 유니트와, 상기 제1시스템 타이밍 생성 유니트에서 상기 다른 유니트의 워킹 유니트에 제공할 클럭의 출력단자와, 상기 제2시스템 타이밍 생성 유니트에서 상기 다른 유니트의 워킹 유니트에 제공할 클럭의 출력단자와, 상기 다른 유니트의 워킹 유니트에서 클럭의 입력단자간을 연결하는 메인라인과, 상기 제1시스템 타이밍 생성 유니트에서 상기 다른 유니트의 프로텍션 유니트에 제공할 클럭의 출력단자와, 상기 제2시스템 타이밍 생성 유니트에서 상기 다른 유니트의 프로텍션 유니트에 제공할 클럭의 출력단자와, 상기 다른 유니트의 프로텍션 유니트에서 클럭의 입력단자간을 연결하는 서브라인을 구비하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있으나, 이들 특정 상세들은 본 발명의 설명을 위해 예시한 것으로 본 발명이 그들에 한정됨을 의미하는 것은 아니다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
본 발명은 시스템 타이밍 생성 유니트가 생성한 시스템 클럭 및 프레임 싱크를 별도의 라인으로 통하여 워킹 유니트와 프로텍션 유니트에 제공하여 프로텍션 유니트의 실탈장에 의하여 워킹 유니트에 공급되는 시스템 클럭 및 프레임 싱크 등이 영향받지 않도록 한다.
이를 시스템 타이밍 생성 유니트가 자신이 속해있는 쉘프, 즉 고속부에 존재하는 고속전송 유니트에 시스템 클럭을 제공하는 것을 도시한 도 3을 참조하여 설명한다. 우선, 시스템 타이밍 생성 유니트A 및 고속전송 유니트A가 워킹 유니트이고, 시스템 타이밍 생성 유니트B 및 고속전송 유니트B가 프로텍션 유니트인 것으로 정한다. 상기 시스템 타이밍 생성 유니트A 및 시스템 타이밍 생성 유니트B와 고속전송 유니트A간을 연결하는 라인을 메인라인이라 하고, 상기 시스템 타이밍 생성 유니트A 및 시스템 타이밍 생성 유니트B와 고속전송 유니트B간을 연결하는 라인을 서브라인이라 한다. 상기 도 3에서 메인라인은 굵은 실선으로 표시하였고, 상기 서브라인은 굵은 점선으로 표시되어 있다.
상기 워킹 유니트인 시스템 타이밍 생성 유니트A는 상기 메인라인을 통하여 워킹 유니트인 고속전송 유니트A에 시스템 클럭과 프레임 싱크를 제공한다. 그리고 상기 워킹 유니트인 시스템 타이밍 생성 유니트A는 상기 서브라인을 통하여 프로텍션 유니트인 고속전송 유니트B에 시스템 클럭과 프레임 싱크를 제공한다. 이와같이 시스템 타이밍 생성 유니트A는 각기 다른 라인으로 워킹 유니트인 고속전송 유니트A 및 프로텍션 유니트인 고속전송 유니트B에 시스템 클럭 및 프레임 싱크를 제공하므로, 프로텍션 유니트인 고속전송 유니트B가 실탈장되더라도 워킹 유니트인 고속전송 유니트A에 공급되는 시스템 클럭 및 프레임 싱크가 영향받지 않는다.
이를 더 상세히 설명하면, 시스템 타이밍 생성 유니트A는 고속전송 유니트A와 고속전송 유니트B에 제공할 시스템 클럭 과 CLK_A1 및 프레임 싱크 와 FS_A를 생성한다. 상기 시스템 클럭 과 CLK_A1은 제9 및 제10출력버퍼(300,302)에 입력된다. 상기 제9 및 제10출력버퍼(300,302)는 인에이블 신호 ENB_A1에 따라 과 CLK_A1을 출력한다. 상기 시스템 타이밍 생성 유니트A는 자신이 워킹 유니트로 정해졌을 때에 제9 및 제10출력버퍼(300,302)를 인에이블시키는 인에이블 신호 ENB_A1을 제공한다. 상기 시스템 타이밍 생성 유니트A가 워킹 유니트로 정해졌으므로 제9 및 제10출력버퍼(300,302)는 인에이블되어 입력된 과 CLK_A1을 출력된다. 상기 제9출력버퍼(300)의 출력단은 과 CLK_A1을 고속전송 유니트A에 제공하기 위한 제1메인라인쌍과 연결되어 있다. 상기 제1메인라인쌍은 고속전송 유니트A의 제9입력버퍼(316)의 입력단과 연결된다. 이에따라 상기 과 CLK_A1은 제1메인라인쌍을 통해 고속전송 유니트A의 제9입력버퍼(316)에 입력된다. 상기 고속전송 유니트A는 제9입력버퍼(316)를 통해 과 CLK_A1을 과 CLK_1로서 입력받아 필요로 하는 시스템 클럭으로 분주하여 사용한다. 그리고 상기 제10출력버퍼(302)의 출력단은 과 CLK_A1을 고속전송 유니트B에 제공하기 위한 제1서브라인쌍과 연결되어 있다. 상기 제1서브라인쌍은 고속전송 유니트B의 제11입력버퍼(320)의 입력단과 연결된다. 이에따라 상기 과 CLK_A1은 제1서브라인쌍을 통해 고속전송 유니트B의 제11입력버퍼(320)에 입력된다. 상기 고속전송 유니트B는 제11입력버퍼(320)를 통해 과 CLK_A1을 과 CLK_1로서 입력받아 필요로 하는 시스템 클럭으로 분주하여 사용한다.
이와같이 시스템 타이밍 생성 유니트A에서 생성된 과 CLK_A1은 각각 제1메인라인쌍과 제1서브라인쌍을 통하여 고속전송 유니트A와 고속전송 유니트B에 제공된다. 따라서 고속전송 유니트B가 실탈장되더라도 고속전송 유니트A에 제공되는 과 CLK_A1에 영향을 끼치지 않는다.
그리고 프레임 싱크 와 FS_A는 제11 및 제12출력버퍼(304,306)에 입력된다. 상기 제11 및 제12출력버퍼(304,306)는 인에이블 신호 ENB_A2에 따라 프레임 싱크 와 FS_A를 출력한다. 상기 시스템 타이밍 생성 유니트A는 자신이 워킹 유니트로 정해졌을 때에 제11 및 제12출력버퍼(304,306)를 인에이블시키는 인에이블 신호 ENB_A2를 제공한다. 상기 시스템 타이밍 생성 유니트A가 워킹 유니트로 정해졌으므로, 상기 제11 및 제12출력버퍼(304,306)는 인에이블되어 프레임 싱크 와 FS_A를 출력한다. 상기 제11출력버퍼(304)의 출력단은 프레임 싱크 와 FS_A를 고속전송 유니트A에 제공하기 위한 PCB 패턴인 제2메인라인쌍과 연결되어 있다. 상기 제2메인라인쌍은 고속전송 유니트A의 제10입력버퍼(318)의 입력단과 연결된다. 이에따라 상기 와 FS_A는 제2메인라인쌍을 통해 고속전송 유니트A의 제10입력버퍼(318)에 입력된다. 상기 고속전송 유니트A는 제10입력버퍼(318)를 통해 와 FS_A를 와 FS로서 입력받아 변환하여 내부의 프레임 싱크 신호로서 사용한다. 그리고 상기 제12출력버퍼(306)의 출력단은 프레임 싱크 와 FS_A를 고속전송 유니트B에 제공하기 위한 PCB 패턴인 제2서브라인쌍과 연결되어 있다. 상기 제2서브라인쌍은 고속전송 유니트B의 제12입력버퍼(322)의 입력단과 연결된다. 이에따라 상기 와 FS_A는 제2서브라인쌍을 통해 고속전송 유니트B의 제12입력버퍼(322)에 입력된다. 상기 고속전송 유니트B는 제12입력버퍼(322)를 통해 와 FS_A를 와 FS로서 입력받아 변환하여 내부의 프레임 싱크 신호로서 사용한다.
이와같이 시스템 타이밍 생성 유니트A에서 생성된 프레임 싱크 와 FS_A는 각각 제2메인라인쌍과 제2서브라인쌍을 통하여 고속전송 유니트A와 고속전송 유니트B에 제공된다. 따라서 고속전송 유니트B가 실탈장되더라도 고속전송 유니트A에 제공되는 프레임 싱크 와 FS_A에 영향을 끼치지 않는다.
그리고 시스템 타이밍 생성 유니트B는 고속전송 유니트A와 고속전송 유니트B에 제공할 시스템 클럭 과 CLK_B1 및 프레임 싱크 와 FS_B를 생성한다. 상기 시스템 클럭 과 CLK_B1은 제13 및 제14출력버퍼(308,310)에 입력된다. 상기 제13 및 제14출력버퍼(308,310)는 인에이블 신호 ENB_B1에 따라 시스템 클럭 과 CLK_B1을 출력한다. 상기 시스템 타이밍 생성 유니트A는 자신이 워킹 유니트로 정해졌을 때에 제13,제14출력버퍼(308,310)를 인에이블시키는 인에이블 신호 ENB_B1을 제공한다. 상기 시스템 타이밍 생성 유니트A는 프로텍션 유니트로 정해져 있으므로, 상기 제13 및 제14출력버퍼(308,310)는 디스에이블되어 상기 시스템 클럭 과 CLK_B1을 출력하지 않는다. 상기 제13출력버퍼(308)의 출력단은 상기 제1메인라인쌍과 연결되어 있으나, 그 출력단으로는 어떠한 신호도 출력되지 않는다. 그리고 상기 제14출력버퍼(310)의 출력단은 상기 제1서브라인쌍과 연결되어 있으나, 그 출력단으로는 어떠한 신호도 출력되지 않는다. 이에따라 제1메인라인쌍과 제1서브라인쌍의 신호에 영향을 주지 않는다.
그리고 프레임 싱크 와 FS_B는 제15 및 제16출력버퍼(312,314)에 입력된다. 상기 제15 및 제16출력버퍼(312,314)는 인에이블 신호 ENB_B2에 따라 프레임 싱크 와 FS_B를 출력한다. 상기 시스템 타이밍 생성 유니트B는 자신이 워킹 유니트로 정해졌을 때에 제15 및 제16출력버퍼(312,314)를 인에이블시키는 인에이블 신호 ENB_B2를 제공한다. 그러나 상기 시스템 타이밍 생성 유니트B는 프로텍션 유니트로 정해져 있으므로, 상기 제15 및 제16출력버퍼(312,314)는 디스에이블되어 상기 프레임 싱크 와 FS_B를 출력하지 않는다. 상기 제15출력버퍼(312)의 출력단은 상기 제2메인라인쌍과 연결되어 있으나, 그 출력단으로는 어떠한 신호도 출력되지 않는다. 그리고 상기 제16출력버퍼(314)의 출력단은 상기 제2서브라인쌍과 연결되어 있으나, 그 출력단으로는 어떠한 신호도 출력되지 않는다. 이에따라 제2메인라인쌍과 제2서브라인쌍의 신호에 영향을 주지 않는다. 그리고 상기 도 3의 각 메인라인과 서브라인은 일측이 접지된 터미네이션 저항의 타측과 연결되어 있다.
상기와 다르게 시스템 타이밍 생성 유니트가 다른 쉘프, 즉 종속부에 존재하는 ISTU에 시스템 클럭을 제공하는 경우를 도시한 도 4를 참조하여 설명한다. 여기서, 시스템 타이밍 생성 유니트A 및 ISTUA가 워킹 유니트이고, 시스템 타이밍 생성 유니트B 및 ISTUB가 프로텍션 유니트인 것으로 정한다. 상기 시스템 타이밍 생성 유니트A 및 시스템 타이밍 생성 유니트B와 ISTUA간을 연결하는 라인을 메인라인이라 하고, 상기 시스템 타이밍 생성 유니트A 및 시스템 타이밍 생성 유니트B와 ISTUB간을 연결하는 라인을 서브라인이라 한다. 상기 도 4에서 메인라인은 굵은 실선으로 표시하였고, 상기 서브라인은 굵은 점선으로 표시되어 있다.
상기 시스템 타이밍 생성 유니트A는 ISTUA와 ISTUB에 제공할 시스템 클럭 CLK_B2,CLK_B3을 생성한다. 상기 시스템 클럭 CLK_B2는 제17 및 제18출력버퍼(400,402)에 입력된다. 상기 제17 및 제18출력버퍼(400,402)는 인에이블 신호 ENB_A3에 따라 CLK_A2를 출력한다. 상기 시스템 타이밍 생성 유니트A는 자신이 워킹 유니트로 정해졌을 때에 제17 및 제18출력버퍼(400,402)를 인에이블시키는 인에이블 신호 ENB_A3을 제공한다. 상기 시스템 타이밍 생성 유니트A가 워킹 유니트로 정해졌으므로, 상기 제17 및 제18출력버퍼(400,402)는 인에이블되어 상기 CLK_A2를 출력한다. 상기 제17출력버퍼(400)의 출력단은 CLK_A2를 ISTUA에 제공하기 위한 케이블인 제1메인라인과 연결되어 있다. 상기 제1메인라인은 ISAUA의 제13입력버퍼(416)의 입력단과 연결되어 있다. 이에따라 상기 제17출력버퍼(400)가 출력하는 CLK_A2는 제1메인라인을 통하여 제13입력버퍼(416)에 입력된다. 상기 ISAUA는 상기 제13입력버퍼(416)에 입력된 CLK_A2를 필요로 하는 시스템 클럭으로 분주하여 사용한다. 그리고 상기 제18출력버퍼(402)의 출력단은 CLK_B2를 ISTUB에 제공하기 위한 케이블인 제1서브라인과 연결되어 있다. 상기 제1서브라인은 ISAUB의 제15입력버퍼(420)와 연결되어 있다. 이에따라 상기 제18출력버퍼(402)가 출력하는 CLK_A2는 제1서브라인을 통하여 제15입력버퍼(420)에 입력된다. 상기 ISAUB는 상기 제15버퍼(420)에 입력된 CLK_A2를 필요로 하는 시스템 클럭으로 분주하여 사용한다.
그리고, 상기 시스템 클럭 CLK_A3은 제19 및 제20출력버퍼(404,406)에 입력된다. 상기 제19 및 제20출력버퍼(404,406)는 인에이블 신호 ENB_A4에 따라 CLK_A3을 출력한다. 상기 시스템 타이밍 생성 유니트A는 자신이 워킹 유니트로 정해졌을 때에 제19 및 제20출력버퍼(404,406)를 인에이블시키는 인에이블 신호 ENB_A4를 제공한다. 상기 시스템 타이밍 생성 유니트A가 워킹 유니트로 정해졌으므로, 상기 제19 및 제20출력버퍼(404,406)는 인에이블되어 상기 CLK_A3을 출력한다. 상기 제19출력버퍼(404)의 출력단은 CLK_A3을 ISTUA에 제공하기 위한 케이블인 제2메인라인과 연결되어 있다. 상기 제2메인라인은 ISAUA의 제14입력버퍼(418)의 입력단과 연결되어 있다. 이에따라 상기 제19출력버퍼(404)가 출력하는 CLK_A3은 제2메인라인을 통하여 제14입력버퍼(418)에 입력된다. 상기 ISAUA는 상기 제14버퍼(418)에 입력된 CLK_A3을 필요로 하는 시스템 클럭으로 분주하여 사용한다. 그리고 상기 제20출력버퍼(406)의 출력단은 CLK_A3을 ISAUB에 제공하기 위한 케이블인 제2서브라인과 연결되어 있다. 상기 제2서브라인은 ISAUB의 제16입력버퍼(422)의 입력단과 연결되어 있다. 이에따라 상기 제20출력버퍼(406)가 출력하는 CLK_A3은 제2서브라인을 통하여 제16입력버퍼(422)로 입력된다. 상기 ISAUB는 상기 제16입력버퍼(422)에 입력된 CLK_A3을 CLK_3로서 입력받아 필요로 하는 시스템 클럭으로 분주하여 사용한다.
그리고, 시스템 타이밍 생성 유니트B는 ISTUA와 ISTUB에 제공할 시스템 클럭 CLK_B2,CLK_B3을 생성한다. 상기 시스템 클럭 CLK_B2는 제21 및 제22출력버퍼(408,410)에 입력된다. 상기 제21 및 제22출력버퍼(408,410)는 인에이블 신호 ENB_B3에 따라 CLK_B2를 출력한다. 상기 시스템 타이밍 생성 유니트B는 자신이 워킹 유니트로 정해졌을 때에 제21 및 제22출력버퍼(408,410)를 인에이블시키는 인에이블 신호 ENB_B3을 제공한다. 상기 시스템 타이밍 생성 유니트B는 프로텍션 유니트로 정해져 있으므로, 상기 제21 및 제22출력버퍼(408,410)는 디스에이블되어 상기 CLK_B1을 출력하지 않는다. 상기 제21출력버퍼(408)의 출력단은 CLK_B2를 ISTUA에 제공하기 위한 제1메인라인과 연결되어 있으나, 그 출력단으로는 어떠한 신호도 출력되지 않으므로 제1메인라인의 신호에는 영향을 끼치지 않는다. 그리고 상기 제22출력버퍼(410)의 출력단은 CLK_B2를 ISTUB에 제공하기 위한 제1서브라인과 연결되어 있으나, 그 출력단으로는 어떠한 신호도 출력되지 않으므로 제1서브라인의 신호에는 영향을 끼치지 않는다.
그리고 상기 시스템 클럭 CLK_B3은 제23 및 제24출력버퍼(412,414)에 입력된다. 상기 제23 및 제24출력버퍼(412,414)는 인에이블 신호 ENB_B4에 따라 CLK_B3을 출력한다. 상기 시스템 타이밍 생성 유니트B는 자신이 워킹 유니트로 정해졌을 때에 제23 및 제24출력버퍼(412,414)를 인에이블시키는 인에이블 신호 ENB_B4를 제공한다. 상기 시스템 타이밍 생성 유니트B는 프로텍션 유니트로 정해져 있으므로, 상기 제23 및 제24출력버퍼(412,414)는 상기 CLK_B3을 출력하지 않는다. 상기 제23출력버퍼(412)의 출력단은 CLK_B3을 ISTUA에 제공하기 위한 제2메인라인과 연결되어 있으나, 그 출력단으로는 어떠한 신호도 출력되지 않으므로 제2메인라인의 신호에는 영향을 끼치지 않는다. 그리고 상기 제24출력버퍼(414)의 출력단은 CLK_B3을 ISTUB에 제공하기 위한 제2서브라인과 연결되어 있으나, 그 출력단으로는 어떠한 신호도 출력되지 않으므로 제2서브라인에는 영향을 끼치지 않는다.
상술한 바와 같이 본 발명은 시스템 타이밍 생성 유니트가 생성한 시스템 클럭 및 프레임 싱크를 별도의 라인으로 통하여 워킹 유니트와 프로텍션 유니트에 제공하여 프로텍션 유니트의 실탈장에 의하여 워킹 유니트에 공급되는 시스템 클럭 및 프레임 싱크 등이 영향받지 않도록 한다.

Claims (1)

  1. 동기식 전송시스템의 클럭 공급장치에 있어서,
    클럭을 생성하며, 자신이 워킹 유니트로 정해질 경우에 그 클럭을 다른 유니트의 워킹 유니트에 제공할 클럭과 프로텍션 유니트에 제공할 클럭으로서 분리하여 출력하고, 그렇지 않을 때에는 그 클럭을 출력하지 않는 제1시스템 타이밍 생성 유니트와,
    클럭을 생성하며, 자신이 워킹 유니트로 정해질 경우에 그 클럭을 상기 다른 유니트의 워킹 유니트에 제공할 클럭과 프로텍션 유니트에 제공할 클럭으로서 분리하여 출력하고, 그렇지 않을 때에는 그 클럭을 출력하지 않는 제2시스템 타이밍 생성 유니트와,
    상기 제1시스템 타이밍 생성 유니트에서 상기 다른 유니트의 워킹 유니트에 제공할 클럭의 출력단자와, 상기 제2시스템 타이밍 생성 유니트에서 상기 다른 유니트의 워킹 유니트에 제공할 클럭의 출력단자와, 상기 다른 유니트의 워킹 유니트에서 클럭의 입력단자간을 연결하는 메인라인과,
    상기 제1시스템 타이밍 생성 유니트에서 상기 다른 유니트의 프로텍션 유니트에 제공할 클럭의 출력단자와, 상기 제2시스템 타이밍 생성 유니트에서 상기 다른 유니트의 프로텍션 유니트에 제공할 클럭의 출력단자와, 상기 다른 유니트의 프로텍션 유니트에서 클럭의 입력단자간을 연결하는 서브라인을 구비하는 것을 특징으로 하는 동기식 전송시스템의 클럭 공급장치.
KR1019980057849A 1998-12-23 1998-12-23 동기식 전송 시스템의 클럭 공급장치_ KR100310848B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057849A KR100310848B1 (ko) 1998-12-23 1998-12-23 동기식 전송 시스템의 클럭 공급장치_

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057849A KR100310848B1 (ko) 1998-12-23 1998-12-23 동기식 전송 시스템의 클럭 공급장치_

Publications (2)

Publication Number Publication Date
KR20000041839A KR20000041839A (ko) 2000-07-15
KR100310848B1 true KR100310848B1 (ko) 2001-12-17

Family

ID=19565081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057849A KR100310848B1 (ko) 1998-12-23 1998-12-23 동기식 전송 시스템의 클럭 공급장치_

Country Status (1)

Country Link
KR (1) KR100310848B1 (ko)

Also Published As

Publication number Publication date
KR20000041839A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US5781747A (en) Method and apparatus for extending the signal path of a peripheral component interconnect bus to a remote location
KR930001922B1 (ko) 데이터 처리장치
KR100659159B1 (ko) 메모리 모듈
KR100310848B1 (ko) 동기식 전송 시스템의 클럭 공급장치_
US6665762B2 (en) Computer having a plurality of plug-in cards
KR100242591B1 (ko) 스큐 보상회로를 가지는 장치 및 그 제어방법
US7453909B2 (en) Method for reducing the bus load in a synchronous data bus system
CN217484868U (zh) 时间同步信号传输元件
KR100564570B1 (ko) 고속 데이터를 전송하는 경로와 저속 데이터를 전송하는경로를 구비하는 메모리 모듈 및 이를 구비하는 메모리시스템
KR960009672B1 (ko) 채널 유니트의 데이타 손실 방지 장치(apparatus for preventing data loss of channel unit)
KR100278982B1 (ko) 데이타 입출력 제어회로
KR100241765B1 (ko) Atm방식의 통신에서 고유번호 생성장치
KR840000385B1 (ko) 버스 접촉 시스템
KR960043068A (ko) 테스트 회로를 내장한 집적회로
EP0543542A2 (en) High speed clock circuit for multiple clock receivers with minimum skew
KR950004509B1 (ko) 장거리 인터페이스 장치의 버스 중계 회로
KR970006410B1 (ko) 핸드 쉐이킹방법을 이용한 어레이 프로세서간의 데이타 통신회로
KR950014995B1 (ko) 데이타 버퍼 인에이블 회로
KR100195069B1 (ko) 고속 중형 컴퓨터에서 입출력버스 접속장치
KR100369685B1 (ko) 교환기의 기준클럭 동기 장치 및 그 방법
IES980711A2 (en) Clocking in electronic circuits
KR0126860B1 (ko) 대용량 비동기 송수신기 정합(g-taxi) 수신 장치
KR0153914B1 (ko) 기준 클럭을 이용한 위상 정렬기의 위상 변화 상태 감지기
AU7433898A (en) Method and arrangement for connecting processor to asic
CN112788271A (zh) 图像处理芯片

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070810

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee