KR960009148A - 반도체 소자의 파우어-업 제어회로 - Google Patents
반도체 소자의 파우어-업 제어회로 Download PDFInfo
- Publication number
- KR960009148A KR960009148A KR1019940019687A KR19940019687A KR960009148A KR 960009148 A KR960009148 A KR 960009148A KR 1019940019687 A KR1019940019687 A KR 1019940019687A KR 19940019687 A KR19940019687 A KR 19940019687A KR 960009148 A KR960009148 A KR 960009148A
- Authority
- KR
- South Korea
- Prior art keywords
- power
- signal
- node
- gate
- external
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
Abstract
본 발명은 반도체 소자에 전원이 인가되고 외부 카스신호가 스탠바이 상태로 천이하기 이전에 내부 카스신호를 디스에이블시켜 디램의 데이타 출력버퍼에서 시스템의 입출력 버퍼로의 단락 전류 패스를 제거함으로써 소자의 래치-업을 방지하기 위하여, 소자에 전원이 인가되고 외부 제어신호가 스탠바이 상태로 천이하는 것을 감지하여 파우어-업 감지신호를 출력하는 파우어-업 감지신호 발생회로와, 상기 파우어-업 감지신호 발생회로의 출력에 의해 제어되며 외부 카스신호를 입력으로 하여 내부 카스신호를 출력하는 내부 카스신호 발생회로로 구현한 파우어-업 제어회로에 관한 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도(a) 내지 (b)는 본 발명에 의한 파우어-업 제어회로도.
제4도는 본 발명에 의한 파우어-업 제어회로의 출력파형도.
Claims (3)
- 반도체 소자에 전원이 인가된 초기에 소자 외부로부터 입력된 제어신호가 스탠바이 상태로 천이하는 것을 감지하여 인에이블된 파우어-업 감지신호를 출력하는 파우어-업 감지신호 발생부와, 상기 파우어-업 감지신호 발생부의 출력에 의해 동작이 제어되며, 외부 카스신호를 입력으로 하여 내부 카스신호를 출력하는 내부 카스신호 발생부를 포함하는 것을 특징으로 하는 파우어-업 제어회로.
- 제1항에 있어서, 상기 파우어-업 감지신호 발생부는, 전원전압과 제1 노드 사이에 접속되며 게이트가 제2 노드에 연결된 피모스(PMOS)형 트랜지스터와, 상기 제1 노드와 접지전압 사이에 접속되며 게이트로 외부 제어신호가 인가되는 제1 엔모스(NMOS)형 트랜지스터와, 전원전압과 제1 노드 사이에 접속된 캐패시터 성분과, 상기 제1 노드와 접지전압 사이에 접속되며 게이트가 제2 노드에 연결된 제2 엔모스형 트랜지스터와, 상기 제1 노드의 신호를 반전시켜 제2 노드로 출력하는 제1 반전 게이트와, 상기 제2 노드의 신호를 반전시켜 파우어-업 감지신호를 출력하는 제2 반전 게이트를 포함하는 것을 특징으로 하는 파우어-업 제어회로.
- 제1항에 있어서, 상기 내부 카스신호 발생부는, 전원전압과 제1 노드 사이에 접속되며 게이트로 상기 파우어-업 감지신호 발생부의 출력이 인가되는 제1 피모스형 트랜지스터와, 상기 제1 노드와 제2 노드 사이에 접속되며 게이트로 외부 카스신호가 인가되는 제2 피모스형 트랜지스터와, 상기 제2 노드와 접지전압 사이에 접속되며 게이트로 외부 카스신호가 인가되는 제1 엔모스형 트랜지스터와, 상기 제2 노드와 접지전압 사이에 접속되며 게이트로 파우어-업 감지신호 발생부의 출력이 인가되는 제2 엔모스형 트랜지스터와, 상기 제2 노드의 신호를 입력으로 하여 내부 카스신호를 출력하는 출력 구동단을 포함하는 것을 특징으로 하는 파우어-업 제어회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019687A KR0132748B1 (ko) | 1994-08-10 | 1994-08-10 | 반도체 소자의 파우어-업 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019687A KR0132748B1 (ko) | 1994-08-10 | 1994-08-10 | 반도체 소자의 파우어-업 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960009148A true KR960009148A (ko) | 1996-03-22 |
| KR0132748B1 KR0132748B1 (ko) | 1998-04-16 |
Family
ID=19390098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940019687A KR0132748B1 (ko) | 1994-08-10 | 1994-08-10 | 반도체 소자의 파우어-업 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0132748B1 (ko) |
-
1994
- 1994-08-10 KR KR1019940019687A patent/KR0132748B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0132748B1 (ko) | 1998-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950004272A (ko) | 반도체 메모리 장치의 칩 초기화 신호 발생장치 | |
| KR970051206A (ko) | 저전력용 센스앰프회로 | |
| KR920022293A (ko) | 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치 | |
| KR19980058192A (ko) | 반도체 메모리 소자의 기판 전압 발생 회로 | |
| KR970013732A (ko) | 멀티파워를 사용하는 데이타 출력버퍼 | |
| KR970051213A (ko) | 메모리의 컬럼스위치 인에이블신호 발생회로 | |
| KR970051107A (ko) | 내부전원전압 공급장치 | |
| KR20090002385A (ko) | 링 오실레이터와 이를 이용한 내부전압 생성장치 | |
| KR960009148A (ko) | 반도체 소자의 파우어-업 제어회로 | |
| KR960043523A (ko) | 클램프기능을 가지는 데이타 출력버퍼 | |
| KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
| KR980004938A (ko) | 반도체 메모리 장치의 스탠바이 모드 전압 발생 회로 | |
| KR940019073A (ko) | 플로우팅 감지 회로 | |
| KR0158477B1 (ko) | 반도체 메모리장치의 전원 공급시 오동작방지회로 | |
| KR19990015676A (ko) | 센스앰프 구동회로 | |
| KR930007005B1 (ko) | 마이콤의 리세트 회로 | |
| KR940012089A (ko) | 데이타 출력버퍼 | |
| KR100319641B1 (ko) | 정전압 발생 회로 | |
| KR940027313A (ko) | 고전압 발생회로 | |
| KR970051078A (ko) | 반도체 메모리 장치내의 외부입력신호 검출회로 | |
| KR20030047026A (ko) | 파워-업 신호 발생 장치 | |
| KR970012688A (ko) | 래치업 방지를 위한 반도체 메모리 장치의 전원전압 제어회로 | |
| KR970076799A (ko) | 전압감시회로 | |
| KR940010093A (ko) | 레벨-세팅회로를 가지는 반도체 메모리 장치 | |
| KR980005044A (ko) | 반도체 메모리 장치의 리던던시 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |