KR960008857A - 반도체기억회로장치 - Google Patents
반도체기억회로장치 Download PDFInfo
- Publication number
- KR960008857A KR960008857A KR1019950023930A KR19950023930A KR960008857A KR 960008857 A KR960008857 A KR 960008857A KR 1019950023930 A KR1019950023930 A KR 1019950023930A KR 19950023930 A KR19950023930 A KR 19950023930A KR 960008857 A KR960008857 A KR 960008857A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- signals
- defect information
- memory arrays
- outputting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
Landscapes
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
반도체기억회로장치에 관한 것으로서, 용장퓨즈에 의한 칩면적증대를 억제하고 소비전력의 증대를 억제한 반도체기억회로장치를 제공하기 위하여, 데이타선과 워드선 및 메모리셀을 포함하는 메모리어레이, 메모리어레이 중 결합을 갖는 메모리어레이를 지시하기 위한 결함정보를 유지하기 위한 수단, 결함정보에 따라서 전환신호를 출력하기 위한 전환신호발생회로, 메모리어레이 중 인접하는 2개의 메모리어레이에 대응해서 각각 마련되고 전환신호에 따라서 인접하는 2개의 메모리어레이 중 한쪽에 전기적으로 결합되는 선택회렝 의해서 반도체기억회로장치를 구성하고, 결함정보는 다수의 2진정보로 되고 결함정보는 다수의 2진정보로 되고 전환신호의 수는 2진정보의 수보다 큰 것으로 된다. 이러한 반도체기억회로장치를 이용하는 것에 의해 결함정보를 유지하기 위한 수단을 구성하는 소자의 점유면적을 줄일 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 디지탈스위치집적회로의 1실시예의 칩을 개략적으로 도시한 블럭도.
제5도는 제1의 반도체집적회로장치에 포함되는 메모리매크로RAM1 및 제4도의 메모리블럭의 상세한 구조도.
제6도는 제5도의 메모리어레이MEMORY-ARRAY1의 상세한 회로도;
제7도는 제5도의 메모리블록BLKI의 입력데이타 및 출력데이타의 전송경로를 설명하기 위한 블럭회로도.
Claims (7)
1개의 데이타선과 다수의 워드선 및 그 각각의 상기 1개의 데이타선과 상기 다수의 워드선 중 대응하는 1개에 결합된 다수의 메모리셀을 각각 포함하는 다수의 메모리어레이, 상기 다수의 메모리어레이 중에서 결함을 갖는 메모리어레이를 지시하기 위한 결합정보를 유지하기 위한 수단, 상기 결함정보를 받고 상기 결함정보에 따라서 다수의 전환신호를 출력하기 위한 전환신호발생회로 및 상기 다수의 메모리어레이 중 인접하는 2개의 메모리어레이에 대응해서 각각 마련되고, 상기 다수의 전환신호 중 적어도 1개에 따라서 대응하는 인접하는 2개의 메모리어레이 중 한쪽에 전기적으로 결합되는 다수의 선택회로를 갖는 1개의 반도체기판상에 형성된 반도체기억회로장치로서, 상기 결함정보를 다수의 2진정보로 되고, 상기 다수의 전화신호의 수는 상기 다수의 2진정보의 수보다 큰 것을 특징으로 하는 반도체기억회로장치.
제1항에 있어서, 상기 다수의 메모리어레이에 포함되는 상기 다수의 메모리셀은 스테이틱형이고, 제1전원전압과 상기 제1전원전압보다 작은 제2전원전압이 공급되고, 상기 다수의 메모리어레이 중 적어도 1개에 포함되는 상기 다수의 메모리셀은 상기 다수의 전환신호 중 적어도 1개에 따라서 상기 제1전원전압과 상기 제2전원전압 중 적어도 1개에서 분리되는 반도체기억회로장치.
제1항에 있어서, 상기 전환신호발생회로는 상기 결함정보를 받고 다수의 디코드신호를 출력하기 위한 디코드회로, 상기 다수의 디코드신호를 받아 상기 다수의 전환신호를 출력하기 위한 데이타기억회로를 포함하고 상기 데이타기억회로는 상기 다수의 디코드신호의 각각에 대응해서 마련된 다수의 데이타기억군을 포함하고, 상기 데이타기억군의 각각은 상기 다수의 디코드신호 중 대응하는 1개에 따라서 그 각각에 기억된 데이타를 출력하기 위한 다수의 단위데이타기억회로와 상기 다수의 전환신호를 전송하기 위한 다수의 전환신호선을 포함하고, 상기 단위데이타기억회로의 각각은 제1전압과 상기 다수의 전환신호선 중 대응하는 1개 사이에 결합된 소오스드레인경로, 상기 다수의 디코드신호 중 대응하는 1개에 따른 신호를 받기 위한 게이트를 갖는 P채널 MOSFET, 상기 제1전압보다 작은 제2전압과 상기 다수의 전환신호선 중 대응하는 1개사이에 결합된 소오스드레인경로와 상기 다수의 디코드신호중 대응하는 1개에 따른 신호를 받기 위한 게이트를 갖는 N채널 MOSFET를 포함하는 반도체기억회로장치.
1개의 데이타선과 다수의 워드선 및 그 각각이 상기 1개의 데이타선과 상기 다수의 워드선 중 대응하는 1개에 결합된 다수의 메머리셀을 각각 포함하는 다수의 메모리어레이, 상기 다수의 메모리어레이 중에서 결함을 갖는 메모리어레이를 지시하기 위한 결함정보를 유지하기 위한 수단, 상기 결함정보를 받고 상기 결함정보에 따라서 다수의 전환신호를 출력하기 위한 전환신호발생회로, 상기 다수의 메모리어레이 중 인접하는 2개의 메모리어레이에 대응해서 각각 마련되고, 상기 다수의 메모리어레이 중 인접하는 2개의 메모리어레이로부터의 리드신호를 각각 받기 위한 2개의 입력단자, 상기 다수의 전환신호 중 적어도 1개에 따라서 상기 2개의 입력단자에 입력된 상기 리드신호 중 한쪽에 따른 신호를 출력하기 위한 출력단자를 갖는 다수의 선택회로를 갖는 1개의 반도체기판상에 형성된 반도체기억회로장치로서, 상기 결함정보는 다수의 2진정보로 되고, 상기 다수의 전환신호의 수는 상기 다수의 2진정보의 수보다 큰 것을 특징으로 하는 반도체기억회로장치.
1개의 데이타선과 다수의 워드선 및 그 각각이 상기 1개의 데이타선과 상기 다수의 워드선 중 대응하는 1개에 결합된 다수의 메모리셀을 포함하는 다수의 메모리어레이, 상기 다수의 메모리어레이에 대응해서 각각 마련되고, 대응하는 메모리어레이에 포함되는 상기 다수의 메모리셀 중 1개에서 리드된 신호에 다른 신호를 출력하기 위한 출력단자를 포함하는 다수의 센스앰프, 상기 다수의 메모리어레이 중에서 결함을 갖는 메모리어레이를 지시하기 위한 결함정보를 유지하기 위한 수단, 상기 결함정보를 받고 상기 결함정보에 따라서 다수의 전환신호를 출력하기 위한 전환신호발생회로, 상기 다수의 센스앰프 중 인접하는 2개의 센스앰프에 대응해서 각각 마련되고, 상기 다수의 센스앰프 중 인접하는 2개의 센스앰프의 출력단자에 각각 결합된 2개의 입력단자, 상기 다수의 전환신호중 적어도 1개에 따라서 상기 2개의 입력단자에 입력된 신호 중 한쪽에 따른 신호를 출력하기 위한 출력단자를 갖는 다수의 선택회로를 갖는 1개의 반도제기판상에 형성된 반도체기억회로장치로서, 상기 결함정보는 다수의 2진정보로 되고, 상기 다수의 전환신호의 수는 상기 다수의 2진정보의 수보다 큰 것을 특징으로 하는 반도체기억회로장치.
제3항에 있어서, 상기 다수의 센스앰프는 제1전원전압과 상기 제1전원전압보다 작은 제2전원전압이 공급되도록 결합되고, 상기 다수의 센스앰프 중 적어도 1개는 상기 다수의 전환신호중 적어도 1개에 따라서 상기 제1전원전압과 상기 제2전원전압중 적어도 1개에서 분리되는 반도체기억회로장치.
1개의 데이타선과 다수의 워드선 및 그 각각이 상기 1개의 데이타선과 상기 다수의 워드선 중 대응하는 1개에 결합된 다수의 메모리셀을 각각 포함하는 다수의 메모리어레이, 상기 다수의 메모리어레이 중에서 결함을 갖는 메모리어레이를 지시하기 위한 결함정보를 유지하기 위한 수단, 상기 결함정보를 받고 상기 결함정보에 따라서 다수의 전환신호를 출력하기 위한 전환신호발생회로, 상기 다수의 메모리어레이 중 인접하는 2개의 메모리어레이에 대응해서 각각 마련되고, 상기 다수의 메모리어레이 중 인접하는 2개의 메모리어레이로부터의 리드신호를 각각 받기 위한 2개의 입력단자, 상기 다수의 전환신호 중 적어도 1개에 따라서 상기 2개의 입력단자에 입력된 상기 리드신호 중 한쪽에 따른 신호를 출력하기 위한 출력단자를 갖는 다수의 제1선택회로, 상기 다수의 메모리어레이 중 인접하는 2개의 메모리어레이에 대응해서 각각 마련되고, 다수의 라이트신호 중 1개를 각각 받기 위한 입력단자와상기 다수의 전환신호 중 적어도 1개에 따라서 상기 입력단자에 입력된 상기 라이트 신호에 따른 신호를 대응하는 2개의 메모리 중 한쪽에 출력하기 위한 출력단자를 갖는 다수의 제2선택회로를 갖는 1개의 반도체기판상에 형성된 반도체기억회로장치로서, 상기 결함정보는 다수의 2진정보로 되고, 상기 다수의 전환신호의 수는 상기 다수의 2진정보의 수보다 큰 것을 특징으로 하는 반도체기억회로장치.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6187016A JPH0850798A (ja) | 1994-08-09 | 1994-08-09 | 半導体集積回路装置 |
| JP94-187016 | 1994-08-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960008857A true KR960008857A (ko) | 1996-03-22 |
Family
ID=16198728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950023930A KR960008857A (ko) | 1994-08-09 | 1995-08-03 | 반도체기억회로장치 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0850798A (ko) |
| KR (1) | KR960008857A (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09282900A (ja) * | 1996-04-11 | 1997-10-31 | Oki Electric Ind Co Ltd | メモリモジュール |
| US6219286B1 (en) | 1999-06-04 | 2001-04-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory having reduced time for writing defective information |
| JP2007287223A (ja) * | 2006-04-14 | 2007-11-01 | Phison Electronics Corp | フラッシュメモリー及びその使用方法 |
-
1994
- 1994-08-09 JP JP6187016A patent/JPH0850798A/ja not_active Withdrawn
-
1995
- 1995-08-03 KR KR1019950023930A patent/KR960008857A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0850798A (ja) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6560144B2 (en) | Nonvolatile semiconductor memory device | |
| US5282175A (en) | Semiconductor memory device of divided word line | |
| KR100246311B1 (ko) | 반도체 메모리소자 | |
| KR950006850A (ko) | 선택기 회로 | |
| KR910006996A (ko) | 비휘발성 메모리 어레이 | |
| RU2089943C1 (ru) | Постоянное запоминающее устройство | |
| KR880011797A (ko) | 반도체 기억장치 | |
| KR0173946B1 (ko) | 동기형 반도체 메모리 장치의 컬럼 리던던시 회로 | |
| KR880009373A (ko) | 반도체 기억장치 | |
| KR910008424A (ko) | 검사회로를 갖는 반도체 집적회로 장치 | |
| KR880011812A (ko) | 반도체 기억장치내로 데이타를 병렬 입력시키기 위한 방법 및 이 방법을 수행하기 위한 회로 | |
| KR890015270A (ko) | 반도체메모리장치 | |
| KR970063278A (ko) | 반도체 메모리 | |
| KR950020704A (ko) | 반도체 메모리 장치 | |
| KR910006997A (ko) | 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로 | |
| KR970016535A (ko) | 어드레스 디코더 | |
| KR960008857A (ko) | 반도체기억회로장치 | |
| KR920005164A (ko) | 반도체 기억장치의 테스트 회로 | |
| KR100304690B1 (ko) | 복합데이터테스트가간단한반도체메모리장치 | |
| US5848019A (en) | Pass gate decoder for a multiport memory dEvice that uses a single ported memory cell array structure | |
| US5012451A (en) | ROM circuit | |
| KR100332010B1 (ko) | 디코드회로및반도체메모리디바이스 | |
| KR100624285B1 (ko) | 플래시 메모리의 리페어 회로 | |
| KR970060212A (ko) | 반도체 메모리 장치 | |
| KR100221024B1 (ko) | 불휘발성 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |