KR960006374B1 - 반도체 소자의 외부전압 검색회로 - Google Patents
반도체 소자의 외부전압 검색회로 Download PDFInfo
- Publication number
- KR960006374B1 KR960006374B1 KR1019930017584A KR930017584A KR960006374B1 KR 960006374 B1 KR960006374 B1 KR 960006374B1 KR 1019930017584 A KR1019930017584 A KR 1019930017584A KR 930017584 A KR930017584 A KR 930017584A KR 960006374 B1 KR960006374 B1 KR 960006374B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- voltage
- source
- drain
- external voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음.
Description
제1도면은 본 발명의 외부전압 검색회로의 실시예를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : 전압분배기단 12 : 출력신호 발생기단
본 발명은 반도체 소자 내부로 인가되는 외부전압을 검색하는 회로에 관한 것으로, 특히 제조공정상의 변화로 인해 외부전압 검색회로를 구성하는 각 트랜지스터의 문턱전압(threshold voltage)이 변화함에 따라 회로의 로직 문턱전압(logic threshold voltage)이 변화하여 적정전위 이상의 외부전압에서 예정된 출력을 얻지 못하는 것을 방지하기 위하여, 퓨즈(fuse)를 이용하여 회로를 구성하는 트랜지스터의 크기를 조절함으로써 로직 문턱전압을 재조정할 수 있도록 구현한 외부전압 검색회로에 관한 것이다.
본 발명의 외부전압 검색회로는 외부로부터 인가되는 전압의 레벨을 검색할 필요가 있는 모든 집적회로(IC:Integrated Circuit)제품에 적용하는 것이 가능하다.
전자회로의 아날로그 특성을 이용한 외부전압 검색회로는 반도체 소자 내부로 인가되는 외부전압의 레벨이 적정전위 이상으로 높아지면 로직하이 또는 로직로우로 전이되는 신호를 출력하여 내부회로 중의 특정회로를 동작시키거나 동작을 중지시킴으로써, 반도체 소자의 내부회로가 고전위의 외부전압에 의해 파괴되거나 오동작되는 것을 방지하는데에 사용된다.
그러나, 종래의 외부전압 검색회로는 제조공정에 의해 그 동작이 매우 불안정하며, 약간의 공정상의 변화로 인해 외부전압 검색회로를 구성하는 트랜지스터들의 문턱전압이 변화하게 되어 외부전압의 레벨을 제대로 검색하지 못하게 되는 문제점이 있다.
따라서, 본 발명에서는 제조공정상의 약간의 변화로 인해 회로가 오동작하는 것을 방지할 수 있도록 하기 위하여, 제조공정이 완료된 후에도 회로의 동적에 관여하는 트랜지스터의 크기를 조절하여 회로의 로직 문턱전압을 재조정할 수 있도록 퓨즈를 포함하는 외부전압 검색회로를 구현하는데에 그 목적이 있다.
제1도는 본 발명의 외부전압 검색회로의 실시예를 도시한 회로도로서, 본 발명은 외부전원과 접지전원 사이에 구현되며, 전압 분배기단(11)과 상기 전압 분배기단(11)의 출력에 의해 제어되는 출력신호 발생기단(12)으로 구성되어 있다.
우선, 인가되는 외부전압을 적정전위로 전환시키는 전압 분배기단(11)은, 제1소오스/드레인이 외부전원에 접속되며 게이트는 접지전압이나 상기 외부전압 검색회로의 동작 제어신호에 의해 제어되어 회로동작시에는 항상 턴-온(mm-on)되어 있는 PMOS 트랜지스터 MP11과, 상기 트랜지스터 MP11의 제2소오스/드레인에 다이오드 구조로 직렬접속되어 있어서 외부전압의 전위를 낮추어 주는 PMOS 트랜지스터 MP12, MP13, MP14와, 상기 트랜지스터 MP14의 제2소오스/드레인과 게이트가 접속된 노드 N11에 제1소오스/드레인이 접속되며, 게이트와 제2소오스/드레인이 접지전압에 연결된 다이오드 구조의 PMOS트랜지스터 MP15로 구성되어 있다.
상기 전압 분배기단(11)의 노드 N11의 전압레벨은 외부전원전압 Vcc에서 상기 PMOS 트랜지스터 MP12, MP13, MP14에 의해 각각의 문턱전압 Vtp만큼씩 강하된 Vcc-3Vtp를 유지하게된다.
상기 전압 분배기단(11)의 출력인 노드 N11의 의 전압레벨에 따라 동작이 제어되며, 외부전압이 적정전위보다 높아지면 로직레벨이 전이된 출력신호를 발생시키는 출력신호 발생기단(12)은, 제1소오스/드레인이 외부전원에 접속되며 게이트는 상기 PMOS 트랜지스터 MP11과 마찬가지로 접지전원이나 상기 외부 전압검색회로의 동작 제어신호에 의해 제어되어 회로 동작시에는 항상 턴-온(turn-on)되어 있는 PMOS 트랜지스터 MP16과, 제1소오스/드레인은 상기 트랜지스터 MP16의 제2소오스/드레인에 접속되고 게이트는 상기 전압 분배기단(11)의 출력인 노드 N11에 연결되어 있으며, 제2소오스/드레인은 노드 N12에 접속되어 있어서 상기 노드 N11의 전압레벨에 따라 노드 N12로 흐르는 전류의 양을 조절하는 PMOS트랜지스트 M17과, 제1소오스/드레인은 상기 트랜지스터 MP16의 제2소오스/드레인에 접속되고 게이트는 상기 전압 분배기단(11)의 출력인 노드 N11에 연결되어 있으며, 제2소오스/드레인은 한쪽 노드가 노드 N12에 연결되어 있는 퓨즈A의 다른 한쪽 노드에 접속되어 있어서, 퓨즈가 연결되어 있으면 상기 노드 N11의 전압레벨에 따라 노드 N12로 흐르는 전류의 양을 조절하고 퓨즈가 끊어져 있으면 동작하지 않는 PMOS 트랜지스터M18과, 제1소오스/드레인은 상기 노드 N12에 접속되고 게이트는 상기 PMOS 트랜지스터 MP17, MP18의 게이트와 동일하게 노드 N1에 의해 제어되며, 제2소오스/드레인은 접지전원에 접속되어 있어서, 노드 N11의 전압레벨에 따라 노드 N12의 전하를 접지전원으로 방전시키도록 하는 NMOS 트랜지스터 MN11과, 제1소오스/드레인은 한쪽 노드가 각각 노드 N12에 접속되어 있는 퓨즈 B, C의 다른 한쪽 노드에 접속되고 게이트는 노드 N11에 의해 제어되며, 제2소오스/드레인은 접지전원에 접속되어 있어서, 퓨즈 B, C가 연결된 상태에서는 노드 N1의 전압레벨에 따라 노드 N12의 전하를 접지전원로 방전시키도록 하고 퓨즈 B, C가 끊어져 있는 상태에서는 동작하지 않는 NMOS트랜지스터 MN12, MN13와 입력노드는 상기 노드 N12에접속되고 출력노드는 출력단 OUT되며, 입력노드의 전압레벨에 따라 로직레벨이 결정되는, 즉 외부전압의 전위에 따라 그 출력노드의 전위가 결정되는 인버터 INV1로 구성되어 있다.
상기 출력신호 발생기단(12)에 포함되어 있는 퓨즈 A, B, C는 반도체 소자제조공정이 완료된 이후라도 필요에 따라 잇거나 끊어줄 수 있으며, 상기 PMOS 트랜지스터 MP17, MP18과 NMOS트랜지스터 MN11, MN12, MN13은 회로동작시에는 노드 N11을 입력노드로 하고 노드 N12를 출력노드로 하는 인버터로 동작하게 되며, 상기 전압 분배기단(11)과 출력신호 발생기단(12)을 구성하는 트랜지스터의 수는 필요에 따라조정 될 수 있다.
상기 제1도에서 PMOS 트랜지스터 MP16를 사용하지 않고 PMOS 트랜지스터 MP17, MP18의 제1소오스/드레인을 외부전원에 접속시켜 회로를 구성하는 것도 가능하다.
상기 제1도의 동작을 살펴보면, 노드 N11의 전위가 상기 트랜지스터 MP17 내지 MN13으로 이루어진 인버터의 로직 문턱전압보다 높아지면, 즉 상기 Vcc-3Vtp가 상기 열거한 인버터의 로직 문턱전압을 넘어서면 인버터 INV1의 입력노드인 노드 N12의 전압레벨이 전이하고 결국 인버터 INV1의 출력노드인 출력단 OUT에 로직레벨이 전이된 신호를 출력하게 된다.
즉, 외부전원전압 Vcc의전위가 적정레벨 이상이 되면 상기 외부전압 검색회로는 이를 감지하여 로직레벨이 전이된 신호를 출력하게 되는데, 제조공정상의 문제로 인해 트랜지스터들의 문턱전압이 변화하여 적정레벨 이상에서 로직레벨이 전이된 출력신호를 출력하지 못할 경우에는 상기 출력신호 발생기단(12)에 포함된 퓨즈의 상태를 조절하여 회로 설계시의 스위칭 포인트로 재조정할 수 있도록 한 것이다.
상기 제1도에서 설명한 바와같이, 본 발명의 외부전압 검색회로를 사용하계 되면 제조공정상의 불안정으로 인해 외부전압 검색회로의 스위칭 포인트가 설계시와 상이할 경우, 회로 내부에 포함되어 있는 퓨즈의 연결상태를 조정하여 출력신호를 발생시키는 회로의 스위칭 포인트를 재조정하므로써, 회로가 오동작하는것을 방지하는 효과를 얻게 된다.
Claims (6)
- 전압 분배기단과 상기 전압 분배기단의 출력에 의해 제어되는 출력신호 발생기단으로 구성되어 있는 반도체 소자의 외부전압 검색회로에 있어서, 상기 전압 분배기단의 출력에 의해 게이트가 제어되는 인버터구조의 제1 PMOS 트랜지스터와 제1 NMOS 트랜지스터를 포함하는 출력신호 발생기단에서, 상기 제1PMOS 트랜지스터와 제1 NMOS 트랜지스터에 상기 인버터 구조의 출력 노드에 각각 직렬로 연결된 퓨즈를 포함하는 트랜지스터들을 병렬접속시켜, 퓨즈가 연결된 상태에서는 상기 전압 분배기단의 출력에 따라동작이 제어되고, 퓨즈가 단락된 상태에서는 회로동작에 관여하지 못하도록 함으로써, 상기 출력신호 발생기단의 로직 문턱전압(logic threshold voltage)을 회로 제조공정 후에도 재조정할 수 있도록 구현한 것을 특징으로 하는 외부전압 검색회로.
- 제1항에 있어서, 상기 출력신호 발생기단은, 제1소오스/드레인은 각각 외부전원에 접속되고 게이트는 각각 상기 전압분배단의 출력노드에 연결되어 있으며, 제2소오스/드레인은 각각 노드 N12와 한쪽 노드가 상기 노드 N12에 연결되어 있는 퓨즈 A의 다른 한쪽 노드에 접속되어 있어 상호 병렬접속 구조를 이루고있는 제1, 제2 PMOS 트랜지스터와 제1소오스/드레인은 각각 상기 노드 N12와 한쪽 노드가 각각 노드N12에 접속되어 있는 퓨즈 B, C의 다른 한쪽 노드에 접속되고, 게이트는 각각 상기 전압 분배기단의 출력노드에 의해 제어되며, 제2소오스/드레인은 각각 접지전원에 접속되어 있어서, 상호 병렬접속 구조를 이루고 있는 제1, 제2, 제3 NMOS 트랜지스터와, 입력노드는 상기 노드 N12에 접속되고 출력노드는 출력단이되어, 외부전압레벨에 따라 그 출력단의 전위가 결정되는 인버터로 구성되어 있는 것을 특징으로 하는 외부전압 검색회로.
- 제2항에 있어서, 상기 퓨즈를 포함하는 PMOS 트랜지스터가 하나 이상이 병렬로 접속되는 것을 특징으로 하는 외부전압 검색회로.
- 제2항에 있어서, 상기 퓨즈를 포함하는 NMOS 트랜지스터가 하나 이상이 병렬로 접속되는 것을 특징으로 하는 외부전압 검색회로.
- 제2항에 있어서, 상기 인버터는 하나 이상이 직렬로 연결되는 것을 특징으로 하는 외부전압 검색회로.
- 제2항에 있어서, 상기 제1, 제2 PMOS 트랜지스터의 제1소오스/드레인은 제1소오스/드레인이 외부전원에 접속되며 게이트는 접지전원이나 외부전압 검색회로의 동작제어신호에 의해 제어되어 회로 동작시에는 항상 턴-온(turn-on)되어 있는 제3 PMOS 트랜지스터의 제2소오스/드레인에 공통으로 접속되는 것을 특징으로 하는 외부전압 검색회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930017584A KR960006374B1 (ko) | 1993-09-03 | 1993-09-03 | 반도체 소자의 외부전압 검색회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930017584A KR960006374B1 (ko) | 1993-09-03 | 1993-09-03 | 반도체 소자의 외부전압 검색회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950009715A KR950009715A (ko) | 1995-04-24 |
| KR960006374B1 true KR960006374B1 (ko) | 1996-05-15 |
Family
ID=19362796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930017584A KR960006374B1 (ko) | 1993-09-03 | 1993-09-03 | 반도체 소자의 외부전압 검색회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960006374B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102211953B1 (ko) * | 2019-07-31 | 2021-02-04 | 국도피엔텍(주) | 차량용 연료탱크 커버 제조방법 |
-
1993
- 1993-09-03 KR KR1019930017584A patent/KR960006374B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950009715A (ko) | 1995-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100476927B1 (ko) | 파워-온 리셋 회로 및 파워-온 리셋 방법 | |
| US6064227A (en) | Output buffer circuit having low breakdown voltage | |
| KR970005824B1 (ko) | 반도체 소자의 모스(mos) 발진기 | |
| KR0132641B1 (ko) | 기판 바이어스 회로 | |
| US5041738A (en) | CMOS clock generator having an adjustable overlap voltage | |
| KR0153603B1 (ko) | 반도체 장치의 파워-업 리세트신호 발생회로 | |
| KR100735752B1 (ko) | 스윙 리미터 | |
| KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
| KR900005455A (ko) | 레벨 변환 기능을 갖는 출력버퍼회로 | |
| US20230370060A1 (en) | Semiconductor integrated circuit device and semiconductor system including the same | |
| KR19990044240A (ko) | 공유 중간 노드를 내장한 출력버퍼 | |
| KR100211758B1 (ko) | 멀티 파워를 사용하는 데이터 출력버퍼 | |
| KR0145851B1 (ko) | 반도체 메모리 장치의 전압 변환회로 | |
| KR960006374B1 (ko) | 반도체 소자의 외부전압 검색회로 | |
| US20010046165A1 (en) | Low-consumption charge pump for a nonvolatile memory | |
| KR960003531B1 (ko) | 고속 전류 감지 증폭기 | |
| EP0361792B1 (en) | Semiconductor device having a reverse bias voltage generator | |
| US6459327B1 (en) | Feedback controlled substrate bias generator | |
| TW201830863A (zh) | 電源啟動控制電路以及輸入／出控制電路 | |
| KR970067354A (ko) | 어드레스 천이 검출 회로 | |
| US11424745B2 (en) | Oscillation circuit and clock generation circuit | |
| US11855636B2 (en) | Oscillator and clock generation circuit | |
| KR100546180B1 (ko) | 타이밍 튜닝 장치 | |
| KR100399595B1 (ko) | 신호 지연회로 및 이 회로를 이용한 반도체 메모리 장치 | |
| KR20010081707A (ko) | 파워온 리셋 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100423 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |