KR960000220B1 - Cob type package and manufacture method - Google Patents

Cob type package and manufacture method Download PDF

Info

Publication number
KR960000220B1
KR960000220B1 KR1019930011671A KR930011671A KR960000220B1 KR 960000220 B1 KR960000220 B1 KR 960000220B1 KR 1019930011671 A KR1019930011671 A KR 1019930011671A KR 930011671 A KR930011671 A KR 930011671A KR 960000220 B1 KR960000220 B1 KR 960000220B1
Authority
KR
South Korea
Prior art keywords
resin layer
contact pads
dam
semiconductor chip
chip
Prior art date
Application number
KR1019930011671A
Other languages
Korean (ko)
Other versions
KR950001999A (en
Inventor
권영신
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019930011671A priority Critical patent/KR960000220B1/en
Publication of KR950001999A publication Critical patent/KR950001999A/en
Application granted granted Critical
Publication of KR960000220B1 publication Critical patent/KR960000220B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

The package includes a dam whose surface is formulated as a rough oxide copper film on a PCB for involving a contacting pads to the inner and the package prevents the separating of a resin layer due to the adhesion of the resin layer and the oxide copper film as the boundary of the resin layer is formulated to cover the dam.

Description

칩-온-보드형 반도체 패키지 및 그 제조 방법Chip-on-board semiconductor package and manufacturing method thereof

제1도는 종래 기술에 따른 칩-온-보드형 반도체 패키지의 일 실시예의 평면도.1 is a plan view of one embodiment of a chip-on-board semiconductor package according to the prior art.

제2도는 제1도에서의 선 Ⅱ-Ⅱ에 따른 단면도.2 is a cross-sectional view taken along the line II-II in FIG.

제3도는 종래 기술에 따른 칩-온-보드형 반도체 패키지의 다른 실시예의 단면도.3 is a cross-sectional view of another embodiment of a chip-on-board semiconductor package according to the prior art.

제4도는 이 발명에 따른 칩-온-보드형 반도체 패키지의 일 실시예의 평면도.4 is a plan view of one embodiment of a chip-on-board semiconductor package according to the present invention.

제5도는 제4도에서의 선 Ⅴ-Ⅴ에 따른 단면도.FIG. 5 is a cross sectional view along line V-V in FIG. 4; FIG.

제6도는 이 발명에 따른 칩-온-보드형 반도체 패키지의 다른 실시예의 평면도.6 is a plan view of another embodiment of a chip-on-board semiconductor package according to the present invention.

제7도는 제6도에서의 선 Ⅶ-Ⅶ에 따른 단면도이다.FIG. 7 is a cross-sectional view taken along the line VIII-VIII in FIG.

이 발명은 반도체 칩이 인쇄회로기판(printed circuit board ; 이하 PCB라 칭함)상에 직접 실장되는 칩-온-보드(chip on board ; 이하 COB라 칭함)형 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩이 실장되어 있는 PCB의 주변에 표면이 거친 산화구리막으로 된 댐을 형성하여 상기 반도체 칩을 감싸 보호하는 수지층의 접착력을 높여 신뢰성을 향상시킬 수 있는 COB형 반도체 패키지 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip on board (hereinafter referred to as COB) type semiconductor package in which a semiconductor chip is directly mounted on a printed circuit board (hereinafter referred to as a PCB), and a method of manufacturing the same. More specifically, a COB type semiconductor package capable of improving reliability by forming a dam of a coarse copper oxide film around the PCB on which the semiconductor chip is mounted to increase the adhesive strength of the resin layer surrounding and protecting the semiconductor chip; The manufacturing method is related.

일반적으로 집적회로(integrated circuit ; 이하 IC라 칭함), 대규모 IC등의 반도체 칩은 다이패드 및 리드들을 구비하는 금속 리드 프레임상에 실장되어 수지 봉지된 반도체 패키지 상태로 PCB상에 장착된다.Generally, semiconductor chips such as integrated circuits (hereinafter referred to as ICs) and large scale ICs are mounted on a PCB in a state of resin-sealed semiconductor packages mounted on a metal lead frame having a die pad and leads.

도시되어 있지는 않으나, 상기 일반형 반도체 패키지 및 그 제조 방법을 살펴보면 다음과 같다.Although not shown, the general semiconductor package and a manufacturing method thereof will be described below.

먼저, 열방출용 히트 싱크(heat sink)의 역할을 하는 직사각 형상의 다이패드상에 반도체 칩을 실장하는 다이 어태치 공정과, 상기 다이패드의 주변에 일정간격으로 형성되어 있는 리드들의 일측을 상기 반도체 칩의 본딩패드들과 와이어로 연결하는 와이어 본딩 공정과, 상기 반도체 칩과 와이어를 감싸 보호하는 패키지 몸체를 에폭시 몰딩 컴파운드(epoxy moulding compound ; 이하 EMC라 칭함)로 형성하는 몰딩 공정과, 상기 패키지 몸체의 안정화를 위한 열처리 공정과, 리드 프레임의 불필요한 부분들을 제거하여 각각의 반도체 패키지로 분리하는 트림 공정과, 상기 패키지 몸체의 외부로 돌출되어 있는 외부 리드들을 실장에 적합한 형상으로 절곡하는 절곡 공정등과 같은 다단계 패키지 공정을 거쳐 완성된다.First, a die attach process of mounting a semiconductor chip on a rectangular die pad serving as a heat sink for heat dissipation, and one side of leads formed at a predetermined interval around the die pad A wire bonding process for connecting the bonding pads of the semiconductor chip with a wire, a molding process for forming a package body surrounding and protecting the semiconductor chip and the wire with an epoxy molding compound (hereinafter referred to as EMC), and the package A heat treatment process for stabilizing the body, a trim process for removing unnecessary parts of the lead frame to separate semiconductor packages, and a bending process for bending external leads protruding out of the package body into shapes suitable for mounting Completed through a multi-step package process such as.

상기 다이 어태치 방법은 첫째, 전도성 또는 비전도성의 접착제를 사용하는 방법. 둘째, 양면에 접착력을 갖는 폴리이미드 테이프를 사용하는 방법. 세째, 상기 반도체 칩과 다이패드의 계면에 형성되어 있는 금속박막을 열로 융착시키는 열압착 방법등이 선택 사용되고 있다. 또한 상기 와이어 본딩 방법은 첫째, 와이어가 장착되어 있는 캐필러리에 초음파를 인가하여 와이어를 접착시키는 초음과 본딩 방법. 둘째, 전기 스파크 및 열을 이용하는 열압착 본딩 방법이 있으며, 와이어의 단선 및 반도체 칩의 손상등과 같은 불량발생이 적은 열압착 본딩 방법이 널리 사용된다.The die attach method first uses a conductive or nonconductive adhesive. Secondly, a method using a polyimide tape having adhesion to both sides. Third, a thermocompression bonding method for fusion bonding the metal thin film formed at the interface between the semiconductor chip and the die pad with heat is selectively used. In addition, the wire bonding method is, first, and the bonding method for bonding the wire by applying ultrasonic waves to the capillary on which the wire is mounted. Second, there is a thermocompression bonding method using an electric spark and heat, and a thermocompression bonding method having a low occurrence of defects such as disconnection of a wire and damage to a semiconductor chip is widely used.

최근 반도체 장치들의 고집적화 추세에 따라 반도체 칩의 크기는 증가되지만, 고밀도 실장의 요구로 반도체 패키지의 크기가 감소되고 있어 상기와 같은 일반적인 반도체 패키지들로는 실장밀도의 향상에 한계가 있다.Recently, the size of a semiconductor chip is increased according to the trend of higher integration of semiconductor devices. However, the size of a semiconductor package is reduced due to the demand for high-density mounting, and thus, the general semiconductor packages as described above have a limitation in improving the mounting density.

따라서 다이패드를 제거하고 반도체 칩들을 리드들 상에 실장한 리드-온-칩 (lead on chip)형이나, 다수개의 반도체 칩을 하나의 패키지 몸체내에서 적층한 적층 패키지형 및 반도체 칩을 PCB상에 직접 실장한 COB형등의 새로운 반도체 패키지가 꾸준히 개발되어 왔다.Therefore, a lead-on-chip (lead on chip) type in which a die pad is removed and semiconductor chips are mounted on the leads, or a stacked package type and a semiconductor chip in which a plurality of semiconductor chips are stacked in one package body are mounted on a PCB. New semiconductor packages, such as COB-type mounted directly on tops, have been steadily developed.

상기 COB형은 반도체 칩을 직접 PCB상에 실장하므로 고밀도 실장을 실현할 수 있어 경박단소화가 요구되는 반도에 제품에 널리 사용되고 있다. 상기 COB형 반도체 패키지는 반도체 칩의 배면을 금속배선들이 형성되어 있는 PCB상에 실장한 후, 반도체 칩의 본딩패드들과 금속배선을 와이어 본딩 공정에 의해 와이어로 연결하는 방법과, 상기 반도체 칩의 본딩패드들 상에 소정 높이의 금속범프들을 형성한 후, PCB에 형성되어 있는 금속배선들 상에 플립 칩(flip chip)으로 실장하는 방법이 있다. 상기 금속범프들을 이용한 플립 칩 방법은 전기도금법에 의해 형성되는 금속범프들의 제조 공정이 복잡하고, 제조 단가가 높으며, 고집적화된 반도체 칩의 경우 상기 범프들의 간격이 좁아 플립 칩 접착시 상기 범프들이 상호 단락되는 등의 문제점이 있어 경박단소화가 요구되는 액정표시장치용 소자등에는 사용이 제한된다. 따라서 그보다는 제조공정이 간단한 와이어를 이용한 COB형이 통상의 반도체 패키지에 많이 사용된다.Since the COB type directly mounts a semiconductor chip on a PCB, high-density mounting can be realized, and thus, the COB type is widely used in products on the peninsula where thin and light reduction is required. The COB type semiconductor package may include mounting a back surface of a semiconductor chip on a PCB on which metal wires are formed, and then connecting bonding pads and metal wires of the semiconductor chip with a wire by a wire bonding process. After forming metal bumps of a predetermined height on the bonding pads, there is a method of mounting a flip chip on the metal wires formed on the PCB. In the flip chip method using the metal bumps, the manufacturing process of the metal bumps formed by the electroplating method is complicated, and the manufacturing cost is high. There is such a problem that the use of the liquid crystal display device or the like which requires light and short reduction is limited. Therefore, a COB type using a simple wire manufacturing process is often used in a conventional semiconductor package.

제1도 및 제2도는 종래 기술에 따른 COB형 반도체 패키지(10)의 일 실시예를 설명하기 위한 도면들로서, 서로 연관시켜 설명한다.1 and 2 are diagrams for explaining an embodiment of a COB type semiconductor package 10 according to the prior art, which will be described in association with each other.

금속배선(17)들이 단층 또는 다층으로 형성되어 있는 PCB(12)의 일측에 직사각 형상의 다이 어태치 패드(11)가 형성되어 있으며, 상기 다이 어태치 패드(11) 상에 반도체 칩(14)이 접착제로 실장되어 있다. 상기 PCB(12)의 다이 어태치 패드(11)들의 주변에 상기 금속배선(17)들과 연결되어 있는 접촉패드(13)들이 형성되어 있으며, 상기 접촉패드(13)들은 상기 반도체 칩(14)의 본딩패드(15)들과 와이어(16)로 열압착 본딩 방법으로 연결되어 있다. 또한 상기 반도체 칩(14)과 와이어(16)를 감싸 보호하는 수지층(18)이 통상의 EMC 또는 실리콘 수지로 트랜스퍼 몰딩이나 도팅 방법에 의해 형성되어 있다.A rectangular die attach pad 11 is formed on one side of the PCB 12 in which the metal wires 17 are formed in a single layer or multiple layers, and the semiconductor chip 14 is formed on the die attach pad 11. It is mounted with this adhesive. Contact pads 13 connected to the metal wires 17 are formed around the die attach pads 11 of the PCB 12, and the contact pads 13 are formed of the semiconductor chip 14. The bonding pads 15 and the wire 16 are connected by a thermocompression bonding method. In addition, the resin layer 18 which wraps and protects the said semiconductor chip 14 and the wire 16 is formed with the conventional EMC or silicone resin by the transfer molding or the dotting method.

상술한 종래의 COB형 반도체 패키지는 몰딩이나 도팅에 의해 형성되어 있는 수지층과 PCB 표면의 접착력이 반도체 패키지의 신뢰성에 중요한 요인이 된다. 고집적화된 반도체 칩에서는 다량의 열이 발생되며, 반도체 패키지의 제조 공정중에도 열처리 공정이 있으므로 이러한 열에 의해 반도체 패키지는 열팽창을 하게 된다. 따라서 상기 수지층과 PCB의 알팽창 계수의 차에 의해 상기 수지층과 PCB가 떨어지는 박리현상이 상기 수지층의 테두리 부분에서 주로 발생되며, 상기 박리현상에 의해 수분침투 및 와이어의 단선등과 같은 불량이 발생하여 반도체 패키지의 신뢰성이 떨어지는 문제점이 있다. 상기의 박리현상은 상기 PCB의 뒤틀림에 의해서도 발생된다.In the above-described conventional COB type semiconductor package, the adhesive force between the resin layer and the surface of the PCB formed by molding or dotting is an important factor for the reliability of the semiconductor package. In the highly integrated semiconductor chip, a large amount of heat is generated, and since the heat treatment is performed during the manufacturing process of the semiconductor package, the semiconductor package is thermally expanded by this heat. Therefore, the peeling phenomenon in which the resin layer and the PCB fall due to the difference in the coefficient of expansion of the resin layer and the PCB is mainly generated at the edge of the resin layer, and the defects such as moisture penetration and wire breakage due to the peeling phenomenon. This causes a problem that the reliability of the semiconductor package is inferior. The peeling phenomenon is also caused by the distortion of the PCB.

이와 같은 문제점을 해결하기 위한 것으로서, 일본국 특개소 평1-165495호에 개시되어 있는 반도체 패키지(20)는, 제3도에 도시되어 있는 바와 같이, 전체적으로 두께가 얇아 상기 COB형이 주로 사용되는 IC 카드용 반도체 패키지(20)의 예이다.In order to solve such a problem, the semiconductor package 20 disclosed in Japanese Patent Application Laid-Open No. 1-165495 has a small overall thickness, as shown in FIG. 3, whereby the COB type is mainly used. It is an example of the semiconductor package 20 for IC cards.

먼저 상기 IC 카드에 대해 개략적으로 살펴보면, 상기 IC 카드는 신용카드나 아이.디(identification ; 이하 ID라 칭함)카드등과 카드내에 IC칩을 내장하고, 암호번호나 프로그램 및 본인이라는 것을 증명하는 ID 코드등과 같은 주로 개인에 관한 데이타를 제공할 수 있는 카드이다. 상기 IC 카드는 종래 자계를 이용하는 마그네틱 카드에 비해 제조 단가가 높은 단점이 있으나, IC에 인가되는 전압에 의해 많은 량의 정보를 간단 신속하게 입출력할 수 있으며, 무엇보다도 동작의 신뢰성이 높은 이점이 있어 널리 사용된다. 도시되어 있지는 않으나, 상기 IC 카드는 직사각형상의 카드 본체(도시되지 않음)가 플라스틱 재질로 형성되어 있으며, 상기 카드 본체의 일측에는 요홈(도시되지 않음)이 형성되어 있다. 상기 요홈상에는 반도체 칩(24)이 실장되어 있는 COB형 반도체 패키지(20)가 상기 요홈의 개구를 막도록 실장되어 있다.First, the IC card will be described in brief. The IC card includes an IC chip in a credit card, ID card, etc. It is a card which can provide mainly personal data such as a code. The IC card has a disadvantage in that the manufacturing cost is higher than that of a magnetic card using a conventional magnetic field, but a large amount of information can be input and output quickly and easily by a voltage applied to the IC, and above all, there is an advantage of high reliability of operation. Widely used. Although not shown, the IC card has a rectangular card body (not shown) formed of a plastic material, and a recess (not shown) is formed at one side of the card body. On the groove, a COB type semiconductor package 20 in which the semiconductor chip 24 is mounted is mounted to block the opening of the groove.

상기 반도체 패키지(20)는 일측면에 다이 어태치 패드(21)가 형성되어 있는 PCB(22)와, 상기 PCB(22)의 상·하측면에 형성되어 있는 상측 및 하측패드(23a), (23b)들과, 상기 PCB(22)의 다이 어태치 패드(21)상에 접착 수단에 의해 실장되어 있는 반도체 칩(24)과, 상기 반도체 칩(24)의 본딩패드(25)들을 상측패드(23a)들에 연결하는 와이어(26)들과, 상기 와이어(26)와 반도체 칩(24)을 감싸 보호하도록 몰딩 성형되어 있는 수지층(28)으로 구성되어 있다.The semiconductor package 20 includes a PCB 22 having a die attach pad 21 formed on one side thereof, and upper and lower pads 23a formed on upper and lower surfaces of the PCB 22. 23b), the semiconductor chip 24 mounted by the adhesive means on the die attach pad 21 of the PCB 22, and the bonding pads 25 of the semiconductor chip 24 are formed on an upper pad ( Wires 26 connected to the 23a and a resin layer 28 molded and molded to surround and protect the wires 26 and the semiconductor chip 24.

IC 카드의 외부로 노출되는 상기 하측패드(23b)들은 니켈(Ni) 및 금(Au)이 순차적으로 도포되어 있는 것으로써, 상기 카드 본체에서 외기에 노출되며, 데이타 판독장치와 연결되어 데이타의 입출력 통로가 된다. 상기 상측패드(23a)들과 하측패드(23b)들은 상기 PCB(22)를 관통하는 관통 도전층(23c)에 의해 전기적으로 연결되어 있다.The lower pads 23b exposed to the outside of the IC card are coated with nickel (Ni) and gold (Au) in sequence, and are exposed to the outside air from the card body, and are connected to a data reading device to input / output data. It is a passage. The upper pads 23a and the lower pads 23b are electrically connected by a through conductive layer 23c penetrating the PCB 22.

이때 상기 상측패드(23a)들의 표면이 화학 식각법에 의해 불규칙하게 식각되어 거칠게 가공되어 있으며, 상기 거칠게 가공된 상측패드(23a)들은 표면적이 넓어지므로 상기 수지층(28)과의 접착력이 향상된다.At this time, the surface of the upper pads (23a) is irregularly etched by the chemical etching method is roughly processed, and the roughened upper pads (23a) is because the surface area is widened, the adhesion to the resin layer 28 is improved .

상기 수지층과 접하는 접촉패드들의 표면을 거칠게 가공하여 수지층과의 접착력을 향상시킨 종래의 IC 카드용 COB형 반도체 패키지는 수지층의 접착력이 향상되어 박리현상이 방지되므로 반도체 괘키지의 신뢰성은 향상되지만, 상기 접촉패드들의 표면을 가공하기 위한 화학 식각 공정이 추가되어 반도체 패키지의 제조 공정이 복잡해지는 문제점이 있다.The conventional COB type semiconductor package for IC cards, which roughly processes the contact pads in contact with the resin layer to improve adhesion to the resin layer, improves adhesion of the resin layer and prevents peeling, thereby improving reliability of the semiconductor package. However, there is a problem in that the manufacturing process of the semiconductor package is complicated by adding a chemical etching process for processing the surface of the contact pads.

이 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 PCB상에 실장되어 있는 반도체 칩의 주변에 수지층과의 접착력이 우수한 산화 구리막을 형성하여 수지층의 박리에 의한 불량이 방지되어 신뢰성을 향상시킬 수 있는 COB형 반도체 패키지를 제공함에 있다.The present invention has been made to solve the above problems, and an object of the present invention is to form a copper oxide film having excellent adhesion with a resin layer around a semiconductor chip mounted on a PCB to prevent defects caused by peeling of the resin layer. To provide a COB type semiconductor package that can improve the reliability.

이 발명의 다른 목적은 반도체 칩의 주변에 구리박막을 PCB의 금속배선 형성 공정시에 형성한 후, 상기 구리박막을 산화시켜 수지층과의 접착력이 우수한 산화구리막으로 된 댐을 형성하여 수지층의 박리에 의한 불량을 방지함과 동시에 제조 공정이 간단한 COB형 반도체 패키지의 제조 방법을 제공함에 있다.Another object of the present invention is to form a copper thin film around the semiconductor chip during the metal wiring formation process of the PCB, and then oxidize the copper thin film to form a dam of a copper oxide film having excellent adhesion to the resin layer to form a resin layer. The present invention provides a method for manufacturing a COB type semiconductor package which prevents defects caused by peeling off and at the same time has a simple manufacturing process.

상기와 같은 목적을 달성하기 위한 이 발명에 따른 COB형 반도체 패키지의 특징은, 금속배선 및 다이어태치 패드가 형성되어 있는 PCB와, 상기 PCB 일측의 다이 어태치 패드상에 실장되어 있는 반도체 칩과, 상기 다이 어태치 패드들 주변의 PCB상에 형성되어 있는 접촉패드들과, 상기 접촉패드들과 반도체 칩의 본딩패드들을 연결하는 와이어들과, 상기 와이어와 반도체 칩 및 접촉패드들을 감싸 보호하는 수지층을 구비하는 COB형 반도체 패키지에 있어서; 상기 접촉패드들을 내부에 포함하도록 표면이 거친 산화구리막으로 PCB상에 형성되어 있는 댐과, 상기 수지층의 테두리 부분이 상기 댐을 덮도록 형성되어 있어 상기 수지층과 산화구리막의 접착력에 의해 상기 수지층의 박리를 방지할 수 있는 COB형 반도체 패키지에 있다.Features of the COB type semiconductor package according to the present invention for achieving the above object is a PCB on which metal wiring and die attach pads are formed, a semiconductor chip mounted on the die attach pad on one side of the PCB, Contact pads formed on the PCB around the die attach pads, wires connecting the contact pads and bonding pads of the semiconductor chip, and a resin layer surrounding and protecting the wires, the semiconductor chip, and the contact pads. In the COB type semiconductor package having a; The dam is formed on the PCB with a coarse copper oxide film so as to include the contact pads therein, and an edge portion of the resin layer is formed to cover the dam. It exists in the COB type semiconductor package which can prevent peeling of a resin layer.

다른 목적을 달성하기 위한 이 발명에 따른 COB형 반도체 패키지의 제조 방법의 특징은, PCB상에 금속배선들과 접촉패드들을 형성하는 공정과, 상기 PCB의 다이 어태치 패드상에 반도체 칩을 실장하는 공정과, 상기 반도체 칩의 본딩패드들과 상기 접촉패드들을 와이어로 연결하는 공정과, 상기 반도체 칩과 와이어 및 접촉패드들을 감싸 보호하는 수지층을 형성하는 공정을 구비하는 COB형 반도체 패키지의 제조 방법에 있어서; 상기 PCB상에 접촉패드들을 형성하는 공정시, 상기 접촉패드들 및 반도체 칩을 내부에 포함하며, PCB의 금속배선들과는 단락되어 있는 댐을 PCB상에 구리박막으로 형성하는 공정과; 상기 댐을 산화시켜 산화구리로 된 댐을 형성한 후, 상기 수지층이 댐을 덮도록 형성하는 공정을 구비하여 됨에 있다.A feature of the method for manufacturing a COB type semiconductor package according to the present invention for achieving another object is a process of forming metal wires and contact pads on a PCB, and mounting a semiconductor chip on a die attach pad of the PCB. And a step of connecting the bonding pads and the contact pads of the semiconductor chip with a wire, and forming a resin layer surrounding and protecting the semiconductor chip, the wire, and the contact pads. To; During the process of forming contact pads on the PCB, forming a dam including a contact pad and a semiconductor chip therein and having a short circuit with the metal wires of the PCB as a copper thin film on the PCB; Oxidizing the dam to form a copper oxide dam, and then forming the resin layer to cover the dam.

이하, 이 발명에 따른 COB형 반도체 패키지 및 그 제조 방법의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, preferred embodiments of a COB type semiconductor package and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

제4도 및 제5도는 이 발명에 따른 COB형 반도체 패키지(30)의 일 실시예를 설명하기 위한 도면들로서, IC 카드용의 예이며, 서로 연관시켜 설명한다.4 and 5 are diagrams for explaining an embodiment of the COB type semiconductor package 30 according to the present invention, which is an example for an IC card and will be described in association with each other.

PCB(32)의 일측에 다이 어태치 패드(31)가 형성되어 있으며, 상기 다이 어태치 패드(31)상에 반도체 칩(34)이 실장되어 있다. 상기 다이 어태치 패드(31) 주변의 PCB(32)상에 상기 반도체 칩(34)과 연결되는 상측패드(33a)들이 형성되어 있으며, 상기 PCB(32)의 배면에 상기 상측패드(33a)와는 관통공을 매운 도전물질층(33c)으로 연결되어 있는 하측패드(33b)가 형성되어 있다. 상기 반도체 칩(34)의 본딩패드 (35)들과 상측패드(33a)들이 와이어(36)로 연결되어 있으며, 상기 하측패드(33b)들은 니켈(Ni) 및 금(Au)이 순차적으로 도포되어 있는 것으로서, 외기에 노출되어 판독장치(도시되지 않음)와 연결되는 입출력 단자가 된다.The die attach pad 31 is formed on one side of the PCB 32, and the semiconductor chip 34 is mounted on the die attach pad 31. Upper pads 33a connected to the semiconductor chip 34 are formed on the PCB 32 around the die attach pad 31, and the upper pads 33a are formed on the rear surface of the PCB 32. A lower pad 33b is formed which is connected to the through hole filled with a conductive material layer 33c. Bonding pads 35 and upper pads 33a of the semiconductor chip 34 are connected by wires 36, and the lower pads 33b are sequentially coated with nickel (Ni) and gold (Au). It is an input / output terminal which is exposed to the outside air and is connected to a reading device (not shown).

상기 와이어(36)는 금(Au) 또는 알루미늄(Al) 세선을 사용하며, 금세선을 사용할 경우 상기 상측패드(33a)들과의 접착력 향상을 위하여 상기 상측패드(33a)상에 0.5㎛ 이상의 두께로 금박막을 도금한다. 또한 상기 반도체 칩(34) 및 상측패드(33a)들을 내부에 포함하도륵 산화구리로 된 직사각형상의 댐(39)이 형성되어 있으며, 상기 댐(39)과 상측패드(33a)와 와이어(36) 및 반도체 칩(34)을 감싸 보호하는 수지층 (38)이 통상의 몰딩 방법이나 도팅 방법으로 EMC나 신축성을 갖는 실리콘 수지로 형성되어 있다. 이때 상기 PCB(32)가 IC 카드용 탭 패키지에 주로 쓰이는 에폭시 재질인 경우 상기 수지층(38)을 120℃ 이하의 온도에서 경화되는 재료를 사용한다.The wire 36 uses gold (Au) or aluminum (Al) thin wire, and when the gold wire is used, a thickness of 0.5 μm or more on the upper pad 33a to improve adhesion to the upper pads 33a. Plate the gold thin film with. In addition, a rectangular dam 39 made of copper oxide is formed to include the semiconductor chip 34 and the upper pad 33a therein. The dam 39, the upper pad 33a, and the wire 36 are formed. And the resin layer 38 which covers and protects the semiconductor chip 34 is formed of a silicone resin having EMC or elasticity by a usual molding method or a dotting method. In this case, when the PCB 32 is an epoxy material mainly used for a tab package for an IC card, a material for curing the resin layer 38 at a temperature of 120 ° C. or less is used.

이때 상기 댐(39)의 제조 공정을 상세히 살펴보면 다음과 같다.In this case, the manufacturing process of the dam 39 will be described in detail as follows.

직사각형상의 PCB(32) 상에 상기 상측 및 하측패드(33a), (33b)들을 연결하기 위한 관통공들을 형성한 후, 상기 관통공을 납등으로 채워 도전물질층(33c)으로 채운다. 그다음 상기 PCB(32)의 양 표면에 도전성이 우수한 구리박막을 집착시킨 후, 통상의 습식식각 방법으로 상측 및 하측패드(33a), (33b)들과, 댐(39)이 될 구리박막을 패턴잉한 다음 상기 댐(39)이 될 부분의 구리박막을 습식산화시켜 산화구리로 된 댐(39)을 형성한다. 상기 산화구리막은 산화과정에서 표면에 미세한 돌기들이 돌출되어 거칠어지는 특성이 있어 표면적이 구리박막보다 크다. 따라서 상기 수지층(38)과의 접촉면적이 넓어 상기 수지층(38)의 테두리 부분에서의 접착력이 높아진다. 구리박막을 사용한 이유는 통상 PCB(32)의 금속배선들은 도전성이 우수한 구리박막이 사용되기 때문이다.After forming through holes for connecting the upper and lower pads 33a and 33b on the rectangular PCB 32, the through holes are filled with lead or the like to fill the conductive material layer 33c. Then, the copper thin film having excellent conductivity is adhered to both surfaces of the PCB 32, and then the upper and lower pads 33a and 33b and the copper thin film to be the dam 39 are patterned by a conventional wet etching method. Then, the copper thin film of the portion to be the dam 39 is wet oxidized to form a dam 39 made of copper oxide. The copper oxide film has a property that fine protrusions are protruded and roughened on the surface during oxidation, so that the surface area is larger than that of the copper thin film. Therefore, the contact area with the said resin layer 38 is large, and the adhesive force in the edge part of the said resin layer 38 becomes high. The reason why the copper thin film is used is that the metal wires of the PCB 32 usually use a copper thin film having excellent conductivity.

제6도 및 제7도는 이 발명에 따른 COB형 반도체 패키지(40)의 다른 실시예를 설명하기 위한 도면들로서, 메모리 모듈등과 같은 반도체 장치에 적용한 예이며, 서로 연관시켜 설명한다.6 and 7 are diagrams for explaining another embodiment of the COB type semiconductor package 40 according to the present invention, which is an example applied to a semiconductor device such as a memory module and the like.

단층 또는 다층으로 형성되어 있는 금속배선(47)들을 구비하는 PCB(42)의 일측에 다이패드의 역할을 하는 다이 어태치 패드(41)가 형성되어 있으며, 상기 다이 어태치 패드(41)상에 반도체 칩(44)이 실장되어 있다. 상기 다이 어태치 패드(41)의 주위에 제1 및 제2접촉좨드(43), (43b)들이 서로 대응되도륵 형성되어 있으며, 상기 제1 및 제2접촉패드(43a), (43b)들은 상기 PCB(42)를 관통하는 관통공을 메꾼 도전물질층(43c) 및 상기 PCB(42)의 배면에 상기 도전물질(43c)들이 연결되도록 연결배선 (43d)에 의해 연결되어 있다. 이때 상기 제1 및 제2접촉패드(43a), (43b)들은 연결하는 연결배선(43d)이 상기 PCB(42)의 내부에 형성되어 외부로는 노출되지 않을 수도 있다. 상기 제 1접촉패드(43a)들은 상기 반도체 칩(44)의 본딩패드(45)들과 와이어 (46)로 연결되어 있으며, 상기 제2접촉패드(43b)들은 상기 금속배선(47)들과 연결되어 있다.A die attach pad 41 serving as a die pad is formed on one side of the PCB 42 having the metal wires 47 formed in a single layer or multiple layers, and is formed on the die attach pad 41. The semiconductor chip 44 is mounted. First and second contact pads 43 and 43b are formed around the die attach pad 41 so as to correspond to each other, and the first and second contact pads 43a and 43b are formed to correspond to each other. The conductive material layer 43c filling the through hole passing through the PCB 42 and the conductive material 43c are connected to the rear surface of the PCB 42 by a connection wiring 43d. In this case, the first and second contact pads 43a and 43b may be connected to each other by a connection wiring 43d formed in the PCB 42 and not exposed to the outside. The first contact pads 43a are connected to the bonding pads 45 of the semiconductor chip 44 by wires 46, and the second contact pads 43b are connected to the metal wires 47. It is.

또한 상기 PCB(42)의 제1접촉패드(43a)와 제2접촉패드(43b)의 사이에는 상기 다이 어태치 패드(41) 및 제1접촉패드(43a)들을 내부에 포함되는 직사각형상의 댐(49)이 산화구리막으로 형성되어 있다. 또한 상기 제2접촉패드(43b)들, 댐(49), 제1접촉패드(43a)들, 와이어(46) 및 반도체 칩(44)을 감싸 보호하도록 수지층(48)이 형성되어 있다.In addition, between the first contact pad 43a and the second contact pad 43b of the PCB 42, the die attach pad 41 and the first contact pad 43a may include a rectangular dam ( 49) is formed of a copper oxide film. In addition, the resin layer 48 is formed to surround and protect the second contact pads 43b, the dam 49, the first contact pads 43a, the wire 46, and the semiconductor chip 44.

상기 댐(49)은 상기 PCB(42)의 금속배선(47)을 형성하는 공정시에 동시에 형성되는 구리박막을 습식 산화시켜 형성되는 것으로서, 상기 수지층(48)의 테두리 부분의 접착력을 향상시킨다.The dam 49 is formed by wet oxidation of a copper thin film formed at the same time in the process of forming the metal wiring 47 of the PCB 42, thereby improving the adhesion of the edge portion of the resin layer 48. .

이상에서와 같이 이 발명에 따른 COB형 반도체 패키지 및 그 제조 방법에 의하면, PCB의 금속배선 형성시에 반도체 칩 및 접촉패드들이 내부에 포함되도록 구리박막으로 댐을 형성하고 상기 댐을 습식산화시켜 표면이 거친 산화구리로 된 댐을 형성한다. 그 다음 상기 반도체 칩을 감싸 보호하는 수지층을 상기 댐과 접촉되도록 형성하여 상기 수지층의 테두리 부분의 접착력을 향상시켰다. 따라서 상기 COB형 반도체 패키지의 반도체 칩을 보호하는 수지층의 박리에 의한 불량을 방지하여 신뢰성을 향상시킬 수 있으며, 상기 댐은 PCB상에 금속배선등을 형성할때 동시에 형성되므로 제조 공정이 간단해지는 효과가 있다.As described above, according to the COB type semiconductor package and a method of manufacturing the same, a dam is formed of a copper thin film so that the semiconductor chip and the contact pads are included in the formation of the metal wiring of the PCB, and the surface is wet-oxidized. It forms a dam of coarse copper oxide. Then, a resin layer covering and protecting the semiconductor chip was formed to be in contact with the dam, thereby improving adhesion of the edge portion of the resin layer. Accordingly, reliability can be improved by preventing defects caused by peeling of the resin layer protecting the semiconductor chip of the COB type semiconductor package, and the dam is formed at the same time as forming metal wiring on the PCB, thereby simplifying the manufacturing process. It works.

Claims (5)

금속배선 및 다이 어태치 패드가 형성되어 있는 인쇄회로기관과, 상기 인쇄회로기판 일측의 다이 어태치 패드상에 실장되어 있는 반도체 칩과, 상기 다이 어태치 패드들 주변의 인쇄회로기판상에 형성되어 있는 접촉패드들과, 상기 접촉패드들과 상기 반도체 칩의 본딩패드들을 연결하는 와이어들과, 상기 와이어와 반도체 칩 및 접촉패드들을 감싸 보호하는 수지층을 구비하는 칩-온-보드형 반도체 패키지에 있어서; 상기 접촉패드들을 내부에 포함하도륵 표면이 거친 산화구리막으로 PCB상에 형성되어 있는 댐과; 상기 수지층의 테두리 부분이 상기 댐을 덮도록 형성되어 있어 상기 수지층과 산화구리막의 접착력에 의해 상기 수지층의 박리를 방지할 수 있는 칩-온-보드형 반도체 패키지.A printed circuit engine on which metal wiring and die attach pads are formed, a semiconductor chip mounted on a die attach pad on one side of the printed circuit board, and a printed circuit board around the die attach pads. A chip-on-board semiconductor package including contact pads, wires connecting the contact pads and bonding pads of the semiconductor chip, and a resin layer surrounding and protecting the wires, the semiconductor chip, and the contact pads. In; A dam formed on the PCB with a coarse copper oxide film containing the contact pads therein; The edge portion of the resin layer is formed so as to cover the dam, the chip-on-board type semiconductor package that can prevent the peeling of the resin layer by the adhesive force of the resin layer and the copper oxide film. 제1항에 있어서, 상기 수지층이 신축성이 있는 실리콘 수지로 형성되어 있는 칩-온-보드형 반도체 패키지.The chip-on-board semiconductor package according to claim 1, wherein the resin layer is formed of an elastic silicone resin. 제1항 또는 제2항에 있어서, 상기 인쇄회로기판의 타측에 상기 접촉패드와 연결되는 별도의 접촉패드들을 구비하는 IC 카드용으로 사용되는 칩-온-보드형 반도체 패키지.The chip-on-board semiconductor package according to claim 1 or 2, further comprising separate contact pads connected to the contact pads on the other side of the printed circuit board. 인쇄회로기판상에 금속배선들과 접촉패드들을 형성하는 공정과, 상기 인쇄회로기관의 다이 어태치 패드상에 반도채 칩을 실장하는 공정과, 상기 반도체 칩의 본딩패드들과 상기 접촉패드들을 와이어로 연결하는 공정과, 상기 반도체 칩과 와이어 및 접촉패드들을 감싸 보호하는 수지층을 형성하는 공정을 구비하는 칩-온-보드형 반도체 패키지의 제조 방법에 있어서, 상기 인쇄회로기판상에 접촉패드들을 형성하는 공정시, 상기 접촉패드들 및 반도체 칩을 내부에 포함하며, 상기 인쇄회로기판의 금속배선들과는 단락되어 있는 댐을 구리박막으로 형성하는 공정과; 상기 댐을 산화시켜 산화구리로 된 댐을 형성한 후, 상기 수지층이 댐을 덮도록 형성하는 공정을 구비하여 상기 수지층의 박리를 방지할 수 있는 칩-온-보드형 반도체 패키지의 제조 방법.Forming metal wires and contact pads on a printed circuit board, mounting a semiconductor chip on a die attach pad of the printed circuit engine, wire bonding pads and contact pads of the semiconductor chip A method of manufacturing a chip-on-board semiconductor package comprising the steps of: connecting a circuit board to a circuit board, and forming a resin layer surrounding and protecting the semiconductor chip, wires, and contact pads, the contact pads on the printed circuit board. Forming a dam in which the contact pads and the semiconductor chip are formed therein, the dam being short-circuited with the metal wires of the printed circuit board, using a copper thin film; Forming a dam made of copper oxide by oxidizing the dam, and then forming the resin layer so as to cover the dam to prevent peeling of the resin layer. . 제4항에 있어서, 상기 댐을 형성하는 산화구리층을 습식식각 방법으로 형성하는 칩-온-보드형 반도체 패키지의 제조방법.The method of claim 4, wherein the copper oxide layer forming the dam is formed by a wet etching method.
KR1019930011671A 1993-06-25 1993-06-25 Cob type package and manufacture method KR960000220B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930011671A KR960000220B1 (en) 1993-06-25 1993-06-25 Cob type package and manufacture method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930011671A KR960000220B1 (en) 1993-06-25 1993-06-25 Cob type package and manufacture method

Publications (2)

Publication Number Publication Date
KR950001999A KR950001999A (en) 1995-01-04
KR960000220B1 true KR960000220B1 (en) 1996-01-03

Family

ID=19358008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011671A KR960000220B1 (en) 1993-06-25 1993-06-25 Cob type package and manufacture method

Country Status (1)

Country Link
KR (1) KR960000220B1 (en)

Also Published As

Publication number Publication date
KR950001999A (en) 1995-01-04

Similar Documents

Publication Publication Date Title
US5245215A (en) Multichip packaged semiconductor device and method for manufacturing the same
US7061077B2 (en) Substrate based unmolded package including lead frame structure and semiconductor die
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US6091137A (en) Semiconductor device substrate and method of manufacturing the same
US20070155247A1 (en) Rounded contact fingers on substrate/PCB for crack prevention
JP3449796B2 (en) Method for manufacturing resin-encapsulated semiconductor device
US9209159B2 (en) Hidden plating traces
US6894904B2 (en) Tab package
US20060001816A1 (en) IPS-LCD device having optical compensation films
JP2893522B2 (en) BGA semiconductor package and manufacturing method thereof
KR960000220B1 (en) Cob type package and manufacture method
JP2002536733A (en) Integrated circuit device, electronic unit for smart card using the device, and method of manufacturing the device
KR100195510B1 (en) Chip card
KR100207902B1 (en) Multi chip package using lead frame
JPH0262297A (en) Integrated circuit device and ic card using same
JP3976984B2 (en) Semiconductor device and manufacturing method thereof
JP3485736B2 (en) Semiconductor device and manufacturing method thereof
KR960000215B1 (en) Ic cad type package
KR0145767B1 (en) Thin film semiconductor package and the manufacturing method
KR100195514B1 (en) Chip on board package and ic card using the same
KR19990000701A (en) Printed circuit boards for chip-on-board (COB) packages and chip-on-board packages using the same
KR950003906B1 (en) Tap package
JPH07326690A (en) Package for semiconductor device and semiconductor device
KR100193139B1 (en) Semiconductor ceramic package
KR19980022527A (en) Chip Scale Package with Clip Leads

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011207

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee