JP3485736B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3485736B2
JP3485736B2 JP28662196A JP28662196A JP3485736B2 JP 3485736 B2 JP3485736 B2 JP 3485736B2 JP 28662196 A JP28662196 A JP 28662196A JP 28662196 A JP28662196 A JP 28662196A JP 3485736 B2 JP3485736 B2 JP 3485736B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
anisotropic conductive
conductive sheet
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28662196A
Other languages
Japanese (ja)
Other versions
JPH10135271A (en
Inventor
忠士 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP28662196A priority Critical patent/JP3485736B2/en
Publication of JPH10135271A publication Critical patent/JPH10135271A/en
Application granted granted Critical
Publication of JP3485736B2 publication Critical patent/JP3485736B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、薄型の半導体装置
とその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin semiconductor device and its manufacturing method.

【0002】[0002]

【従来の技術】従来、半導体集積回路等の半導体素子を
パッケージングした集積回路パッケージでは、小型化及
び薄型化等に対する要求が高まってきており、特に電子
手帳等に代表される携帯型端末やメモリーカード等の薄
型記憶媒体に使用されるものでは、厚さ0.5〜2mm
程度の極めて薄型のパッケージ構造が要求されている。
2. Description of the Related Art Conventionally, in integrated circuit packages in which semiconductor elements such as semiconductor integrated circuits are packaged, there is an increasing demand for miniaturization and thinning. In particular, portable terminals and memories typified by electronic notebooks and the like. 0.5 to 2 mm in thickness when used for thin storage media such as cards
A very thin package structure is required.

【0003】近年、このような要求に応えるために、例
えば、特開昭63−33853号公報、特開平7−37
931号公報等に記載されているようなものが提案され
ており、特に、これをICカードに実装するための集積
回路パッケージ(以下“ICカードモジュール”とい
う)として用いようとする試みがなされている。
In recent years, in order to meet such demands, for example, JP-A-63-33853 and JP-A-7-37.
A device such as that described in Japanese Patent No. 931 has been proposed, and in particular, an attempt has been made to use it as an integrated circuit package (hereinafter referred to as “IC card module”) for mounting it on an IC card. There is.

【0004】図10はかかる従来の半導体装置の斜視
図、図11は図10のA−A線断面図である。
FIG. 10 is a perspective view of such a conventional semiconductor device, and FIG. 11 is a sectional view taken along the line AA of FIG.

【0005】これらの図に示すように、ICカードモジ
ュール1はICカードに装着されるものであり、外部に
露出する接続箇所2aをそれぞれが有する複数のリード
端子2と、半導体素子搭載用の板状の素子搭載部3と素
子搭載部3に接着剤4によって固着された半導体素子5
とを有している。この半導体素子5と複数のリード端子
2はワイヤー6により接続され、エポキシ等の樹脂から
なる封止樹脂7によって封止成型されている。
As shown in these figures, the IC card module 1 is to be mounted on an IC card, and has a plurality of lead terminals 2 each having a connection portion 2a exposed to the outside, and a semiconductor element mounting plate. Element mounting portion 3 and semiconductor element 5 fixed to the element mounting portion 3 with an adhesive 4
And have. The semiconductor element 5 and the plurality of lead terminals 2 are connected by a wire 6 and are molded by a sealing resin 7 made of a resin such as epoxy.

【0006】また、図12に示すように、特に、薄型を
意識した半導体装置においては、素子とリード端子との
接続にワイヤーを用いず、異方性導電シート14により
接続される共通化配線部13を用いて接続を行う提案が
なされており、特に、テープキャリア型の半導体装置に
好んで用いられている。なお、図12において、15は
テープキャリア、16は外部引き出し端子である。
Further, as shown in FIG. 12, particularly in a thin semiconductor device, a common wiring portion is connected by an anisotropic conductive sheet 14 without using a wire for connecting an element and a lead terminal. A proposal has been made for connection by using the No. 13, and it is particularly preferably used for a tape carrier type semiconductor device. In FIG. 12, 15 is a tape carrier and 16 is an external lead terminal.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記し
た図10及び図11に示す従来の半導体装置では、封止
樹脂7の封止成型時に、樹脂の注入圧力によってリード
端子2の表面にまで樹脂が廻り込み、薄ばりとなって実
用上支障をきたす他、半導体素子5とリード端子2の接
続にワイヤー6を用いるため、一定以上の薄型化は困難
である等問題点もあり、技術的に満足できるものは得ら
れなかった。
However, in the conventional semiconductor device shown in FIG. 10 and FIG. 11 described above, when the sealing resin 7 is molded by encapsulation, the resin is injected to the surface of the lead terminal 2 due to the injection pressure of the resin. Since it wraps around and becomes thin, which causes a problem in practical use, and because the wire 6 is used to connect the semiconductor element 5 and the lead terminal 2, it is difficult to reduce the thickness to a certain level or more. I couldn't get what I could.

【0008】また、図12に示した従来の技術において
も、テープキャリア15という限られた分野で、素子と
リード端子(従来の技術ではテープ)との接続の一手法
として異方性導電シートを用いているのみで、高密度実
装としての顕著な改善は期待できなかった。
Also, in the conventional technique shown in FIG. 12, in a limited field of the tape carrier 15, an anisotropic conductive sheet is used as a method for connecting an element and a lead terminal (a tape in the conventional technique). Only by using it, we could not expect a remarkable improvement as high-density mounting.

【0009】本発明は、上記問題点を除去し、薄型化が
可能で、しかも、高密度実装を容易に行うことができる
半導体装置とその製造方法を提供することを目的とす
る。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device which eliminates the above-mentioned problems, can be made thin, and can be easily mounted at a high density, and a manufacturing method thereof.

【0010】[0010]

【課題を解決するための手段】本発明は、上記目的を達
成するために、 (1)半導体装置の製造方法において、粘着テープに半
導体素子を貼付する工程と、前記半導体素子の裏面側を
封止樹脂で被覆し、封止成型する工程と、前記粘着テー
プを剥離した後、露出した半導体素子の表面側に異方性
導電シートを貼付する工程と、前記異方性導電シートを
リード端子に熱圧着固定する工程とを施すようにしたも
のである。
In order to achieve the above object, the present invention provides: (1) In a method of manufacturing a semiconductor device, a step of attaching a semiconductor element to an adhesive tape; and a back surface side of the semiconductor element is sealed. A step of coating with a sealing resin and sealing and molding, a step of peeling the adhesive tape, and then attaching an anisotropic conductive sheet to the exposed semiconductor element surface side, and the anisotropic conductive sheet as a lead terminal. The process of thermocompression-bonding and fixing is performed.

【0011】(2)半導体装置の製造方法において、粘
着テープに半導体素子を貼付する工程と、前記半導体素
子の裏面側を封止樹脂で被覆し、封止成型する工程と、
前記粘着テープを剥離した後、露出した半導体素子の表
面側に異方性導電シートを貼付する工程と、前記異方性
導電シートをプリント板に熱圧着固定する工程とを施す
ようにしたものである。
(2) In the method of manufacturing a semiconductor device, a step of attaching a semiconductor element to an adhesive tape, a step of covering the back surface side of the semiconductor element with a sealing resin, and sealing-molding the step.
After peeling off the adhesive tape, a step of attaching an anisotropic conductive sheet to the exposed surface side of the semiconductor element and a step of thermocompression-bonding the anisotropic conductive sheet to a printed board are performed. is there.

【0012】(3)半導体装置の製造方法において、粘
着テープに半導体素子を貼付する工程と、前記半導体素
子の裏面側を封止樹脂で被覆し、封止成型する工程と、
前記粘着テープを剥離した後、露出した半導体素子の表
面側に異方性導電シートを貼付する工程と、前記異方性
導電シートをリードに熱圧着固定する工程と、前記リー
ドの先端をプリント板に実装する工程とを施すようにし
たものである。
(3) In the method of manufacturing a semiconductor device, a step of attaching a semiconductor element to an adhesive tape, a step of covering the back surface side of the semiconductor element with a sealing resin, and sealing-molding the step.
After peeling the adhesive tape, a step of attaching an anisotropic conductive sheet to the exposed surface of the semiconductor element, a step of thermocompression-bonding the anisotropic conductive sheet to a lead, and a tip of the lead to a printed board. And the step of mounting on.

【0013】(4)半導体装置において、粘着テープに
半導体素子を貼付する工程と、前記半導体素子の裏面側
を封止樹脂で被覆し、封止成型する工程と、前記粘着テ
ープを剥離した後、露出した半導体素子の表面側に異方
性導電シートを貼付する工程と、前記異方性導電シート
をリードに熱圧着固定する工程と、前記リードにバンプ
を形成する工程とを施すようにしたものである。
(4) In a semiconductor device, a step of attaching a semiconductor element to an adhesive tape, a step of covering the back surface side of the semiconductor element with a sealing resin and sealing-molding, and a step of peeling the adhesive tape, A step of attaching an anisotropic conductive sheet to the exposed surface of the semiconductor element, a step of thermocompression-bonding the anisotropic conductive sheet to a lead, and a step of forming a bump on the lead Is.

【0014】(5)半導体装置において、半導体素子の
パッドを露出させ、封止樹脂で成形してなるモジュール
と、前記パッドに貼付される異方性導電シートと、この
異方性導電シートに熱圧着固定される接続部材を設ける
ようにしたものである。
(5) In a semiconductor device, a module formed by exposing a pad of a semiconductor element and molding with a sealing resin, an anisotropic conductive sheet attached to the pad, and a heat applied to the anisotropic conductive sheet. A connection member to be crimped and fixed is provided.

【0015】(6)上記(5)記載の半導体装置におい
て、前記接続部材はリード端子である。
(6) In the semiconductor device described in (5), the connecting member is a lead terminal.

【0016】(7)上記(5)記載の半導体装置におい
て、前記接続部材はプリント板である。
(7) In the semiconductor device described in (5) above, the connecting member is a printed board.

【0017】(8)上記(5)記載の半導体装置におい
て、前記接続部材はリードを介したプリント板である。
(8) In the semiconductor device described in (5) above, the connecting member is a printed board with leads interposed therebetween.

【0018】(9)上記(5)記載の半導体装置におい
て、前記接続部材はリードを介したバンプである。
(9) In the semiconductor device described in (5) above, the connecting member is a bump via a lead.

【0019】(10)上記(8)記載の半導体装置にお
いて、前記リードを挟んで対向する、熱圧着固定される
前記モジュールを設けるようにしたものである。
(10) In the semiconductor device described in (8), the modules to be thermocompression-bonded and fixed to each other with the leads sandwiched therebetween are provided.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

【0021】図1は本発明の第1実施例を示す半導体装
置の製造工程図(その1)、図2は本発明の第1実施例
を示す半導体装置の製造工程図(その2)、図3は本発
明の第1実施例を示す半導体装置の製造工程図(その
3)である。
FIG. 1 is a manufacturing process diagram (1) of a semiconductor device showing a first embodiment of the present invention, and FIG. 2 is a manufacturing process diagram (2) of a semiconductor device showing a first embodiment of the present invention. FIG. 3 is a manufacturing process diagram (3) of the semiconductor device showing the first embodiment of the present invention.

【0022】(1)まず、図1(a)に示すように、半
導体素子22を用意する。その表面にはパッド23が形
成されている。
(1) First, as shown in FIG. 1A, a semiconductor element 22 is prepared. Pads 23 are formed on the surface thereof.

【0023】(2)次に、図1(b)に示すように、半
導体素子22をパッド23が形成された表面側を伏せる
形で短冊状の粘着テープ21の粘着剤に貼付する。この
粘着テープ21の材質としては、後述する熱工程を考慮
し、ポリイミド等の耐熱性テープが望ましい。
(2) Next, as shown in FIG. 1B, the semiconductor element 22 is attached to the adhesive of the strip-shaped adhesive tape 21 so that the surface side on which the pad 23 is formed is turned down. As a material of the adhesive tape 21, a heat resistant tape such as polyimide is desirable in consideration of a heating process described later.

【0024】(3)次に、図1(c)に示すように、粘
着テープ21を上金型31と下金型32とからなるモー
ルド金型30により、上下方向より挟持した上で、封止
樹脂24を注入し半導体素子22の裏面を被覆し、封止
成型を行う。
(3) Next, as shown in FIG. 1 (c), the adhesive tape 21 is sandwiched by a molding die 30 composed of an upper die 31 and a lower die 32 from above and below, and then sealed. A resin 24 is injected to cover the back surface of the semiconductor element 22 and sealing molding is performed.

【0025】(4)その後、図1(d)に示すように、
モールド金型30より取り外し、粘着テープ21を引き
剥がすようにして、樹脂封止を完了させた半導体素子2
2を内蔵したモジュール25を得る。
(4) Then, as shown in FIG.
The semiconductor element 2 which has been removed from the molding die 30 and peeled off the adhesive tape 21 to complete the resin sealing.
A module 25 containing 2 is obtained.

【0026】(5)次に、図2(a)に示すように、半
導体素子22を内蔵したモジュール25の表面側(半導
体素子22の表面が露出している面)に異方性導電シー
ト26を対応させる。
(5) Next, as shown in FIG. 2A, the anisotropic conductive sheet 26 is provided on the front surface side of the module 25 having the semiconductor element 22 incorporated therein (the surface where the surface of the semiconductor element 22 is exposed). Correspond to.

【0027】(6)次に、図2(b)に示すように、そ
のモジュール25に異方性導電シート26を合わせて貼
付する。この異方性導電シート26は熱圧着等で接着性
を有し、表裏面方向にのみ電気的導通が得られる薄膜状
素材である。
(6) Next, as shown in FIG. 2B, an anisotropic conductive sheet 26 is attached to the module 25 and attached. The anisotropic conductive sheet 26 is a thin film material that has adhesiveness by thermocompression bonding or the like and is electrically conductive only in the front and back directions.

【0028】(7)次に、図2(c)に示すように、リ
ード端子28等を形成したフレーム27の所定の位置
に、前述した熱圧着等の手法を用い、半導体素子22を
内蔵したモジュール25〔図2(b)参照〕を固定す
る。
(7) Next, as shown in FIG. 2C, the semiconductor element 22 is built in at a predetermined position of the frame 27 on which the lead terminals 28 and the like are formed by using the above-mentioned thermocompression bonding method. The module 25 (see FIG. 2B) is fixed.

【0029】(8)このようにして、図3(a)及び図
3(b)に示すように、モジュール25をフレーム27
に固定したものが得られる。
(8) In this way, as shown in FIGS. 3A and 3B, the module 25 is attached to the frame 27.
The one fixed at is obtained.

【0030】(9)次に、図3(c)に示すように、パ
ンチ29等の手法を用いてリード端子28〔図2(c)
参照〕を切断し、個片分割する。
(9) Next, as shown in FIG. 3C, the lead terminal 28 [FIG.
[Reference] and cut into individual pieces.

【0031】(10)このようにして、図3(d)及び
図3(e)に示すように、ICカード用モジュールが完
成する。
(10) In this way, the IC card module is completed as shown in FIGS. 3 (d) and 3 (e).

【0032】このように、半導体素子22の表面に形成
されたパッド23と、リード端子28は異方性導電シー
ト26を介して電気的導通がなされ、ICカード用モジ
ュールとして機能を果たすことができる。
As described above, the pads 23 formed on the surface of the semiconductor element 22 and the lead terminals 28 are electrically connected to each other through the anisotropic conductive sheet 26, and can function as an IC card module. .

【0033】このように、第1実施例によれば、従来、
リード端子と素子搭載部を有した板状部品(フレーム)
に半導体素子を直接搭載し、ワイヤーによる配線接続の
後に封止成型を行って得ていたICカードモジュール
を、素子表面を粘着テープ等によりカバーするようにし
た上で樹脂により封止成型を行い、テープ剥離後、異方
性導電シートを介してリード端子に接続するようにした
ので、リード端子表面の樹脂薄ばり等の問題発生は皆無
であり、ワイヤーループよりはるかに薄いシート状素材
でリード端子との接続を得るようにしているため、薄型
化にも有利である他、リード端子にはワイヤーボンドの
ためのメッキを施す必要がないため、コスト面において
も顕著な効果が期待できる。
As described above, according to the first embodiment, conventionally,
Plate-like parts (frames) with lead terminals and element mounting parts
A semiconductor element is directly mounted on the IC card module, and the IC card module obtained by sealing and molding after wiring connection with a wire is sealed and molded with resin after covering the element surface with an adhesive tape or the like. Since the tape is peeled off and then connected to the lead terminal via an anisotropic conductive sheet, there is no problem such as resin flash on the surface of the lead terminal, and the lead terminal is made of a sheet material much thinner than the wire loop. Since it is designed to be connected to, it is advantageous in reducing the thickness, and since the lead terminal does not need to be plated for wire bonding, a remarkable effect in terms of cost can be expected.

【0034】次に、本発明の第2実施例について説明す
る。
Next, a second embodiment of the present invention will be described.

【0035】図4は本発明の第2実施例を示す半導体装
置の製造工程図である。
FIG. 4 is a manufacturing process diagram of a semiconductor device showing a second embodiment of the present invention.

【0036】(1)まず、図4(a)に示すように、半
導体素子41を用意する。その表面にはパッド42が形
成されている。そこで、第1実施例と同様の手法で粘着
テープとモールド金型を用い、封止樹脂43により半導
体素子41の裏面を被覆し、封止成型を行い、モジュー
ルとなった後の状態を示したものであり、その後、第1
実施例と同様に、半導体素子41の表面が露出している
面に異方性導電シート44を対応させる。
(1) First, as shown in FIG. 4A, a semiconductor element 41 is prepared. Pads 42 are formed on the surface thereof. Therefore, the state after the module is formed by covering the back surface of the semiconductor element 41 with the sealing resin 43 by using the adhesive tape and the molding die in the same manner as in the first embodiment and performing the sealing molding is shown. And then the first
Similar to the embodiment, the anisotropic conductive sheet 44 is made to correspond to the exposed surface of the semiconductor element 41.

【0037】(2)次に、図4(b)に示すように、半
導体素子41を内蔵したモジュール45と異方性導電シ
ート44を合わせて貼付する。
(2) Next, as shown in FIG. 4B, the module 45 containing the semiconductor element 41 and the anisotropic conductive sheet 44 are attached together.

【0038】(3)その後、図4(c)に示すように、
表面に配線パターン等を有したプリント板46の所定の
位置に熱圧着等の手法を用いて接着固定し、モジュール
45の実装が完成する。
(3) Then, as shown in FIG.
The printed board 46 having a wiring pattern or the like on its surface is adhered and fixed to a predetermined position by a method such as thermocompression bonding, and the module
45 mounting is completed.

【0039】このようにして得られた半導体素子を内蔵
したモジュール45は、第1実施例と同様、半導体素子
41の表面に形成されたパッド42とプリント板46
は、異方性導電シート44を介して電気的導通がなさ
れ、半導体装置としての機能を果たすことができる。
The module 45 containing the semiconductor element thus obtained has a pad 42 and a printed board 46 formed on the surface of the semiconductor element 41, as in the first embodiment.
Is electrically connected through the anisotropic conductive sheet 44, and can function as a semiconductor device.

【0040】このように、第2実施例によれば、半導体
素子とほぼ同寸の半導体装置(所謂CSP:Chip・
Scale・Package)が容易に得られるため、
高密度実装を要求される分野に適用して極めて有利であ
る。
As described above, according to the second embodiment, a semiconductor device (so-called CSP: Chip.
Because it is easy to get Scale / Package),
It is extremely advantageous when applied to a field where high-density mounting is required.

【0041】また、半導体素子をプリント板に直接実装
する、所謂ベアチップ実装の場合と比較しても、本実施
例においては素子表面のパッドに接続用のバンプ等を必
要とせず、素子の裏面は樹脂により被覆補強されている
ため、電気特性のチェックや動作保証の確認のためのテ
スティング等においても有利である等、利点も多く、高
密度実装半導体装置として大きな効果が期待できる。
Also, compared with the case of so-called bare chip mounting, in which the semiconductor element is directly mounted on the printed board, in the present embodiment, the pads on the surface of the element do not need bumps for connection and the like, and the back surface of the element is Since it is covered and reinforced with a resin, it has many advantages such as an advantage in testing for checking electrical characteristics and confirmation of operation guarantee, and a great effect can be expected as a high-density mounting semiconductor device.

【0042】次に、本発明の第3実施例について説明す
る。
Next, a third embodiment of the present invention will be described.

【0043】図5は本発明の第3実施例を示す半導体装
置の製造工程図である。
FIG. 5 is a manufacturing process diagram of a semiconductor device showing a third embodiment of the present invention.

【0044】(1)まず、図5(a)に示すように、5
1は前述した第1、第2実施例と同様の手法で得られた
モジュールであり、半導体素子52を内蔵した表面側に
は、異方性導電シート54が貼付されている。その異方
性導電シート54にリード55を対応させる。なお、5
3は半導体素子52のパッドである。
(1) First, as shown in FIG.
Reference numeral 1 is a module obtained by the same method as in the first and second embodiments described above, and an anisotropic conductive sheet 54 is attached to the front surface side in which the semiconductor element 52 is incorporated. The leads 55 are associated with the anisotropic conductive sheet 54. 5
Reference numeral 3 is a pad of the semiconductor element 52.

【0045】(2)次に、図5(b)に示すように、モ
ジュール51とリード55とを位置合わせし、熱圧着等
の手法を用いて接着固定する。
(2) Next, as shown in FIG. 5B, the module 51 and the lead 55 are aligned with each other and bonded and fixed by a technique such as thermocompression bonding.

【0046】(3)その後、図5(c)に示すように、
プリント板56にリード55の先端を挿入実装し、モジ
ュールの実装を完成させる。
(3) After that, as shown in FIG.
The tips of the leads 55 are inserted and mounted on the printed board 56 to complete the mounting of the module.

【0047】このようにして得られた半導体素子52を
内蔵したモジュール51は、半導体素子52とリード5
5が異方性導電シート54を介して電気的導通がなさ
れ、リード55によりプリント板56に接続され、半導
体装置としての機能を果たすことができる。
The module 51 containing the semiconductor element 52 thus obtained has the semiconductor element 52 and the lead 5
5 is electrically connected through the anisotropic conductive sheet 54 and is connected to the printed board 56 by the lead 55, and can function as a semiconductor device.

【0048】このように、第3実施例によれば、プリン
ト板上の実装面積を極めて低く抑える半導体装置を容易
に得ることが可能である。
As described above, according to the third embodiment, it is possible to easily obtain a semiconductor device in which the mounting area on the printed board is extremely reduced.

【0049】次に、本発明の第4実施例について説明す
る。
Next, a fourth embodiment of the present invention will be described.

【0050】図6は本発明の第4実施例を示す半導体装
置の製造工程図である。
FIG. 6 is a manufacturing process diagram of a semiconductor device showing a fourth embodiment of the present invention.

【0051】(1)まず、図6(a)に示すように、前
述した第1、第2、第3実施例と同様の手法で得られた
半導体素子62を内蔵したモジュール61を用意し、そ
の半導体素子62を内蔵した表面側には異方性導電シー
ト64が貼付されている。その異方性導電シート64側
に、リード65と更に、他の半導体素子を内蔵したモジ
ュール66を対応させる。なお、63は半導体素子のパ
ットである。
(1) First, as shown in FIG. 6A, a module 61 incorporating a semiconductor element 62 obtained by the same method as in the above-mentioned first, second and third embodiments is prepared, An anisotropic conductive sheet 64 is attached to the front surface side in which the semiconductor element 62 is incorporated. On the side of the anisotropic conductive sheet 64, a lead 65 and a module 66 having another semiconductor element built therein are made to correspond. Incidentally, 63 is a pad of the semiconductor element.

【0052】(2)次に、図6(b)に示すように、モ
ジュール61の異方性導電シート64に第3実施例と同
様、リード65を熱圧着等の手法を用いて接着固定す
る。
(2) Next, as shown in FIG. 6B, the leads 65 are bonded and fixed to the anisotropic conductive sheet 64 of the module 61 by a method such as thermocompression bonding as in the third embodiment. .

【0053】その後、このリード65の逆側の面にモジ
ュール61に対向させる形で、第3実施例と同様の手法
を用いて得られた他のモジュール66を第3実施例と同
様の熱圧着等の手法を用いて接着固定する。
Thereafter, another module 66 obtained by using a method similar to that of the third embodiment is formed on the opposite surface of the lead 65 so as to face the module 61 by thermocompression bonding as in the third embodiment. Adhesion is fixed using a method such as.

【0054】(3)次に、図6(c)に示すように、第
3実施例と同様、プリント板67にリード65を挿入実
装し、モジュールの実装が完成する。
(3) Next, as shown in FIG. 6C, similarly to the third embodiment, the leads 65 are inserted and mounted in the printed board 67, and the mounting of the module is completed.

【0055】このようにして得られた半導体素子62を
内蔵したモジュール61,66は複数の半導体素子62
が各々、異方性導電シート64を介してリード65に電
気的導通がなされ、リード65によりプリント板67に
接続され、半導体装置としての機能を果たすことができ
る。
The modules 61 and 66 having the semiconductor element 62 thus obtained built therein are composed of a plurality of semiconductor elements 62.
Each of them is electrically connected to the lead 65 through the anisotropic conductive sheet 64, and is connected to the printed board 67 by the lead 65, and can function as a semiconductor device.

【0056】このように、第4実施例によれば、プリン
ト板上の実装面積を極めて低く抑え、尚且つ、半導体素
子の機能容量を増やした半導体装置を容易に得ることが
可能であり、特に、単一の仕様のメモリー系半導体装置
を多数搭載する必要のあるメモリーモジュール等の分野
に有効である。
As described above, according to the fourth embodiment, it is possible to easily obtain a semiconductor device in which the mounting area on the printed board is extremely reduced and the functional capacity of the semiconductor element is increased. , Is effective in the field of memory modules and the like in which it is necessary to mount a large number of memory type semiconductor devices of a single specification.

【0057】次に、本発明の第5実施例について説明す
る。
Next explained is the fifth embodiment of the invention.

【0058】図7は本発明の第5実施例を示す半導体装
置の製造工程図である。
FIG. 7 is a manufacturing process drawing of a semiconductor device showing a fifth embodiment of the present invention.

【0059】この実施例では、図7に示すように、半導
体素子72上のパッド73が素子中央部に集中して配置
されたL.O.C(Lead−On−Chip)対応の
半導体素子を搭載した場合について説明する。
In this embodiment, as shown in FIG. 7, the pads 73 on the semiconductor element 72 are arranged in the central portion of the element L. O. A case where a semiconductor element compatible with C (Lead-On-Chip) is mounted will be described.

【0060】(1)まず、図7(a)に示すように、前
述した他の実施例と同様の手法で得られた半導体素子7
2を内蔵したモジュール71を用意し、素子表面中央部
にはLOC対応でパッド73が集中配置され、異方性導
電シート74が貼付されている。そして、やはり、前述
した他の実施例と同様、パッド73に対応する形にパタ
ーン形成されたリード75に対応させる。
(1) First, as shown in FIG. 7A, the semiconductor element 7 obtained by the same method as that of the other embodiments described above.
A module 71 containing 2 is prepared, pads 73 are centrally arranged corresponding to LOC in the central portion of the element surface, and an anisotropic conductive sheet 74 is attached. Then, like the other embodiments described above, the leads 75 are patterned so as to correspond to the pads 73.

【0061】(2)次に、図7(b)に示すように、パ
ッド73にリード75を位置決めし、熱圧着等の手法を
用いて接着固定する。
(2) Next, as shown in FIG. 7B, the lead 75 is positioned on the pad 73 and bonded and fixed by a technique such as thermocompression bonding.

【0062】(3)次に、図7(c)、図7(d)及び
図7(e)に示すように、半田ボール等のバンプ76を
形成し、モジュールの実装が完成する。
(3) Next, as shown in FIGS. 7 (c), 7 (d) and 7 (e), bumps 76 such as solder balls are formed to complete the mounting of the module.

【0063】また、第6実施例として、図8に示すよう
に、リード82を半導体素子を内蔵したモジュール81
の外側に張り出すように形成し、曲げ加工によりガルウ
イング形状とするようにしてもよい。
As a sixth embodiment, as shown in FIG. 8, a module 81 having leads 82 in which a semiconductor element is incorporated.
It may be formed so as to project to the outside of, and a gull wing shape may be formed by bending.

【0064】更には、第7実施例として、図9に示すよ
うに、粘着テープ91をロール状に設定し、その粘着テ
ープ91上に半導体素子92を貼付し、上金型93と下
金型94とからなるモールド金型95による成形を一貫
して行い、半導体素子92を内蔵したモジュール96を
得て、搬送ライン97に送り、リードあるいはプリント
板に直接搭載する工程を設ければ、生産性を飛躍的に高
めることが可能である。
Further, as a seventh embodiment, as shown in FIG. 9, an adhesive tape 91 is set in a roll shape, a semiconductor element 92 is attached on the adhesive tape 91, and an upper die 93 and a lower die are attached. If a process for forming a module 96 having the semiconductor element 92 therein and sending it to the transfer line 97 and directly mounting it on a lead or a printed board is performed, the productivity can be improved by consistently performing the molding by the molding die 95 including 94. Can be dramatically increased.

【0065】以上、詳細に説明したように本発明によれ
ば、接続用のパッドを半導体素子表面上の如何なる位置
に設定したとしても、接続、導通が可能であり、接続に
ワイヤーを用いる従来型と比較して、極めて薄型の半導
体装置を得ることが可能である。
As described in detail above, according to the present invention, even if the connection pad is set at any position on the surface of the semiconductor element, it can be connected and conducted, and the conventional type using a wire for connection. It is possible to obtain an extremely thin semiconductor device as compared with the above.

【0066】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the present invention, and these modifications are not excluded from the scope of the present invention.

【0067】[0067]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。
As described in detail above, according to the present invention, the following effects can be obtained.

【0068】(A)接続用のパッドを半導体素子表面上
の如何なる位置に設定したとしても、接続、導通が可能
であり、接続にワイヤーを用いる従来型と比較して極め
て薄型の半導体装置を得ることが可能である。
(A) Regardless of the position of the connection pad set on the surface of the semiconductor element, connection and conduction are possible, and an extremely thin semiconductor device is obtained as compared with the conventional type using a wire for connection. It is possible.

【0069】(B)素子表面を粘着テープ等によりカバ
ーするようにした上で、樹脂により封止成型を行い、テ
ープを剥離した後、異方性導電シートを介してリード端
子に接続するようにしたので、リード端子表面の樹脂薄
ばり等の問題発生は皆無であり、ワイヤーループよりは
るかに薄いシート状素材でリード端子との接続を得るよ
うにしているため、薄型化にも有利である他、リード端
子にはワイヤーボンドのためのメッキを施す必要がない
ため、コスト面においても有利である。
(B) The element surface is covered with an adhesive tape or the like, and then sealing molding is performed with a resin, and after the tape is peeled off, it is connected to a lead terminal via an anisotropic conductive sheet. Therefore, there is no problem such as thin resin flash on the surface of the lead terminal, and the sheet-like material far thinner than the wire loop is used to obtain the connection with the lead terminal, which is also advantageous for thinning. Since the lead terminal does not need to be plated for wire bonding, it is advantageous in terms of cost.

【0070】(C)半導体素子とほぼ同寸の半導体装置
(所謂CSP:Chip・Scale・Packag
e)が容易に得られるため、高密度実装を要求される分
野に適用して極めて有利である。
(C) A semiconductor device having almost the same size as the semiconductor element (so-called CSP: Chip / Scale / Package).
Since e) can be easily obtained, it is extremely advantageous when applied to a field requiring high-density mounting.

【0071】また、半導体素子をプリント板に直接実装
する所謂ベアチップ実装の場合と比較しても素子表面の
パッドに接続用のバンプ等を必要とせず、素子の裏面は
樹脂により被覆補強されているため、電気特性のチェッ
クや動作保証の確認のためのテスティング等においても
有利であり、高密度実装半導体装置を得ることができ
る。
Further, even when compared with the case of so-called bare chip mounting in which a semiconductor element is directly mounted on a printed board, a bump on the surface of the element for connection or the like is not required, and the back surface of the element is covered and reinforced with a resin. Therefore, it is advantageous in testing for checking electrical characteristics and confirming operation guarantee, and a high-density packaged semiconductor device can be obtained.

【0072】(D)プリント板上の実装面積を極めて低
く抑えた半導体装置を容易に得ることが可能である。
(D) It is possible to easily obtain a semiconductor device in which the mounting area on the printed board is extremely small.

【0073】(E)プリント板上の実装面積を極めて低
く抑え、尚且つ、半導体素子の機能容量を増やした半導
体装置を容易に得ることが可能であり、特に、単一の仕
様のメモリー系半導体装置を多数搭載する必要のあるメ
モリーモジュール等の分野に有効である。
(E) It is possible to easily obtain a semiconductor device in which the mounting area on the printed board is extremely reduced and the functional capacity of the semiconductor element is increased. This is effective in the field of memory modules and the like, which require mounting a large number of devices.

【0074】(F)リードを半導体素子を内蔵するモジ
ュールの外側に張り出す半導体装置を得ることができ
る。
(F) It is possible to obtain a semiconductor device in which leads are extended to the outside of a module containing a semiconductor element.

【0075】(G)半導体素子を内蔵するモジュールの
成形を一貫して行うようにしたので、生産性を飛躍的に
高めることが可能である。
(G) Since the module containing the semiconductor element is molded consistently, it is possible to dramatically improve the productivity.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例を示す半導体装置の製造工
程図(その1)である。
FIG. 1 is a manufacturing process diagram (1) of a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第1実施例を示す半導体装置の製造工
程図(その2)である。
FIG. 2 is a manufacturing process diagram (2) of the semiconductor device according to the first embodiment of the present invention.

【図3】本発明の第1実施例を示す半導体装置の製造工
程図(その3)である。
FIG. 3 is a manufacturing process diagram (3) of the semiconductor device according to the first embodiment of the present invention.

【図4】本発明の第2実施例を示す半導体装置の製造工
程図である。
FIG. 4 is a manufacturing process diagram of a semiconductor device showing a second embodiment of the present invention.

【図5】本発明の第3実施例を示す半導体装置の製造工
程図である。
FIG. 5 is a manufacturing process diagram of a semiconductor device showing a third embodiment of the present invention.

【図6】本発明の第4実施例を示す半導体装置の製造工
程図である。
FIG. 6 is a manufacturing process diagram of a semiconductor device showing a fourth embodiment of the present invention.

【図7】本発明の第5実施例を示す半導体装置の製造工
程図である。
FIG. 7 is a manufacturing process diagram of a semiconductor device showing a fifth embodiment of the invention.

【図8】本発明の第6実施例を示す半導体装置の断面図
である。
FIG. 8 is a sectional view of a semiconductor device showing a sixth embodiment of the present invention.

【図9】本発明の第7実施例を示す半導体装置の製造工
程を示す図である。
FIG. 9 is a view showing a manufacturing process of the semiconductor device showing the seventh embodiment of the invention.

【図10】従来の半導体装置の斜視図である。FIG. 10 is a perspective view of a conventional semiconductor device.

【図11】図10のA−A線断面図である。11 is a cross-sectional view taken along the line AA of FIG.

【図12】従来の半導体装置の構成図である。FIG. 12 is a configuration diagram of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

21,91 粘着テープ 22,41,52,62,72,92 半導体素子 23,42,53,63,73 パッド 24,43 封止樹脂 25,45,51,61,66,71,81,96
半導体素子を内蔵したモジュール 26,44,54,64,74 異方性導電シート 27 フレーム 28 リード端子 29 パンチ 30,95 モールド金型 31,93 上金型 32,94 下金型46 ,56,67 プリント板 55,65,75,82 リード 76 バンプ 97 搬送ライン
21, 91 Adhesive tapes 22, 41, 52 , 62 , 72, 92 Semiconductor elements 23 , 42 , 53 , 63, 73 Pads 24, 43 Sealing resin 25, 45, 51 , 61 , 66 , 71 , 81 , 96
Modules 26, 44 , 54, 64, 74 with built-in semiconductor elements Anisotropic conductive sheet 27 Frame 28 Lead terminals 29 Punches 30, 95 Mold dies 31, 93 Upper dies 32, 94 Lower dies 46 , 56, 67 Printed boards 55, 65, 75, 82 Leads 76 Bumps 97 Transport line

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 23/50 Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/60 H01L 23/50

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 (a)粘着テープに半導体素子を貼付す
る工程と、 (b)前記半導体素子の裏面側を封止樹脂で被覆し、封
止成型する工程と、 (c)前記粘着テープを剥離した後、露出した半導体素
子の表面側に異方性導電シートを貼付する工程と、 (d)前記異方性導電シートをリード端子に熱圧着固定
する工程とを施すことを特徴とする半導体装置の製造方
法。
1. A step of (a) attaching a semiconductor element to an adhesive tape, (b) a step of covering the back surface side of the semiconductor element with a sealing resin and sealing-molding, and (c) the adhesive tape. After peeling, the step of attaching an anisotropic conductive sheet to the exposed surface side of the semiconductor element, and the step of (d) thermocompression-bonding the anisotropic conductive sheet to a lead terminal are performed. Device manufacturing method.
【請求項2】 (a)粘着テープに半導体素子を貼付す
る工程と、 (b)前記半導体素子の裏面側を封止樹脂で被覆し、封
止成型する工程と、 (c)前記粘着テープを剥離した後、露出した半導体素
子の表面側に異方性導電シートを貼付する工程と、 (d)前記異方性導電シートをプリント板に熱圧着固定
する工程とを施すことを特徴とする半導体装置の製造方
法。
2. A step of (a) attaching a semiconductor element to an adhesive tape, (b) a step of covering the back surface side of the semiconductor element with a sealing resin and sealing-molding, and (c) the adhesive tape. After being peeled off, a step of attaching an anisotropic conductive sheet to the exposed surface side of the semiconductor element and (d) a step of thermocompression-bonding the anisotropic conductive sheet to a printed board are performed. Device manufacturing method.
【請求項3】 (a)粘着テープに半導体素子を貼付す
る工程と、 (b)前記半導体素子の裏面側を封止樹脂で被覆し、封
止成型する工程と、 (c)前記粘着テープを剥離した後、露出した半導体素
子の表面側に異方性導電シートを貼付する工程と、 (d)前記異方性導電シートをリードに熱圧着固定する
工程と、 (e)前記リードの先端をプリント板に実装する工程と
を施すことを特徴とする半導体装置の製造方法。
3. A step of (a) attaching a semiconductor element to an adhesive tape, (b) a step of covering the back surface side of the semiconductor element with a sealing resin and sealing-molding, and (c) the adhesive tape. After peeling, a step of attaching an anisotropic conductive sheet to the exposed surface of the semiconductor element, (d) a step of thermocompression-bonding the anisotropic conductive sheet to a lead, and (e) a tip of the lead And a step of mounting on a printed board.
【請求項4】 (a)粘着テープに半導体素子を貼付す
る工程と、 (b)前記半導体素子の裏面側を封止樹脂で被覆し、封
止成型する工程と、 (c)前記粘着テープを剥離した後、露出した半導体素
子の表面側に異方性導電シートを貼付する工程と、 (d)前記異方性導電シートをリードに熱圧着固定する
工程と、 (e)前記リードにバンプを形成する工程とを施すこと
を特徴とする半導体装置の製造方法。
4. A step of (a) attaching a semiconductor element to an adhesive tape, (b) a step of coating the back surface side of the semiconductor element with a sealing resin and sealing-molding, and (c) the adhesive tape. After peeling, a step of attaching an anisotropic conductive sheet to the exposed surface of the semiconductor element, (d) a step of thermocompression-bonding the anisotropic conductive sheet to a lead, and (e) a bump on the lead And a step of forming the semiconductor device.
【請求項5】 (a)半導体素子のパッドを露出させ、
封止樹脂で成形してなるモジュールと、 (b)前記パッドに貼付される異方性導電シートと、 (c)該異方性導電シートに熱圧着固定される接続部材
を具備することを特徴とする半導体装置。
5. (a) exposing the pad of the semiconductor element,
A module formed of a sealing resin; (b) an anisotropic conductive sheet attached to the pad; and (c) a connecting member thermocompression-bonded to the anisotropic conductive sheet. Semiconductor device.
【請求項6】 請求項5記載の半導体装置において、前
記接続部材はリード端子であることを特徴とする半導体
装置。
6. The semiconductor device according to claim 5, wherein the connecting member is a lead terminal.
【請求項7】 請求項5記載の半導体装置において、前
記接続部材はプリント板であることを特徴とする半導体
装置。
7. The semiconductor device according to claim 5, wherein the connecting member is a printed board.
【請求項8】 請求項5記載の半導体装置において、前
記接続部材はリードを介したプリント板であることを特
徴とする半導体装置。
8. The semiconductor device according to claim 5, wherein the connecting member is a printed board having a lead interposed therebetween.
【請求項9】 請求項5記載の半導体装置において、前
記接続部材はリードを介したバンプであることを特徴と
する半導体装置。
9. The semiconductor device according to claim 5, wherein the connecting member is a bump via a lead.
【請求項10】 請求項8記載の半導体装置において、
前記リードを挟んで対向する、熱圧着固定される前記モ
ジュールを具備することを特徴とする半導体装置。
10. The semiconductor device according to claim 8,
A semiconductor device comprising: the module, which is opposed by sandwiching the lead and is thermocompression-bonded and fixed.
JP28662196A 1996-10-29 1996-10-29 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3485736B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28662196A JP3485736B2 (en) 1996-10-29 1996-10-29 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28662196A JP3485736B2 (en) 1996-10-29 1996-10-29 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH10135271A JPH10135271A (en) 1998-05-22
JP3485736B2 true JP3485736B2 (en) 2004-01-13

Family

ID=17706787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28662196A Expired - Fee Related JP3485736B2 (en) 1996-10-29 1996-10-29 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3485736B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10012880A1 (en) * 2000-03-16 2001-09-27 Infineon Technologies Ag Process for encapsulating semiconductor chips comprises applying an adhering film on the lower side of the system carrier before injecting a pressed composition
JP3942500B2 (en) 2002-07-02 2007-07-11 Necエレクトロニクス株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPH10135271A (en) 1998-05-22

Similar Documents

Publication Publication Date Title
KR100460063B1 (en) Stack ball grid arrary package of center pad chips and manufacturing method therefor
EP1639644B1 (en) Integrated circuit package having stacked integrated circuits and method therefor
US5583375A (en) Semiconductor device with lead structure within the planar area of the device
KR100447313B1 (en) Semiconductor device and process for manufacturing the same
JPH03112688A (en) Ic card
US5956601A (en) Method of mounting a plurality of semiconductor devices in corresponding supporters
JPH0864725A (en) Resin-sealed semiconductor device and its manufacture
US6903464B2 (en) Semiconductor die package
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
JP2893522B2 (en) BGA semiconductor package and manufacturing method thereof
JP3485736B2 (en) Semiconductor device and manufacturing method thereof
JP2001177005A (en) Semiconductor device and manufacturing method thereof
JPH0789280A (en) Ic module
JPH0863567A (en) Ic card module
JP3286196B2 (en) Structure of sealed semiconductor device having a plurality of IC chips
JP2824175B2 (en) Semiconductor device and manufacturing method thereof
KR19980027872A (en) Chip card
KR100212095B1 (en) Semiconductor device
JP3182378B2 (en) Semiconductor device and hybrid integrated circuit device
JPS62226636A (en) Plastic chip carrier
JPH10335576A (en) Structure of semiconductor device having ic chips
JPS63209897A (en) Memory card
JP2890795B2 (en) Hybrid integrated circuit
JP2004327756A (en) Semiconductor device for ic card, and manufacturing device thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees