KR960000215B1 - Ic cad type package - Google Patents

Ic cad type package Download PDF

Info

Publication number
KR960000215B1
KR960000215B1 KR1019930005934A KR930005934A KR960000215B1 KR 960000215 B1 KR960000215 B1 KR 960000215B1 KR 1019930005934 A KR1019930005934 A KR 1019930005934A KR 930005934 A KR930005934 A KR 930005934A KR 960000215 B1 KR960000215 B1 KR 960000215B1
Authority
KR
South Korea
Prior art keywords
base film
package
semiconductor
semiconductor package
exposed
Prior art date
Application number
KR1019930005934A
Other languages
Korean (ko)
Inventor
권영신
윤석준
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019930005934A priority Critical patent/KR960000215B1/en
Application granted granted Critical
Publication of KR960000215B1 publication Critical patent/KR960000215B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

a base film of insulating quality; a metal wire which is exposed to the outer part of the card body and is fabricated on one side of the base film; a device hole which is formulated by eliminating the base film for the purpose of the metal wire being exposed; a semiconductor chip which is equipped on the metal wire exposed by the device hole; a slot exposing the axis of the metal wire by eliminating a base film of the device hole side; wires which connects a metal wire exposed by the slot with a bonding pads of a semiconductor chip; a package body formed by the molding method for the purpose of protecting the metal wire surface exposed by eliminating the semiconductor chip, wire and the base film.

Description

집적회로 카드용 반도체 패키지Semiconductor Packages for Integrated Circuit Cards

제1도는 일반적인 집적회로 카드의 평면도.1 is a plan view of a typical integrated circuit card.

제2(a)도 및 제2(b)도는 종래 기술에 따른 집적회로 카드의 일부 단면도 및 반도체 패키지의 일 실시예의 단면도.2 (a) and 2 (b) are partial cross-sectional views of an integrated circuit card and a cross-sectional view of one embodiment of a semiconductor package according to the prior art.

제3(a)도 및 제3(b)도는 종래 기술에 따른 집적회로 카드의 일부 단면도 및 반도체 패키지의 다른 실시예의 단면도.3 (a) and 3 (b) are a partial cross-sectional view of an integrated circuit card according to the prior art and a cross-sectional view of another embodiment of a semiconductor package.

제4도는 종래 기술에 따른 또 다른 실시예의 반도체 패키지가 탑재되어 있는 집적회로 카드의 일부 단면도.4 is a partial cross-sectional view of an integrated circuit card on which a semiconductor package of another embodiment according to the prior art is mounted.

제5(a)도 및 제5(b)도는 제4도의 반도체 패키지에 사용되는 테이프 캐리어의 평면도 및 패키지 상태의 평면도.5 (a) and 5 (b) are a plan view of a tape carrier and a package state used in the semiconductor package of FIG.

제6도는 제5도의 테이프 캐리어를 이용한 릴-투-릴 실장 방법을 설명하기 위한 개략도.6 is a schematic diagram illustrating a reel-to-reel mounting method using the tape carrier of FIG.

제7도는 이 발명에 따른 집적회로 카드의 일부 단면도.7 is a partial cross-sectional view of an integrated circuit card according to the present invention.

제8도는 제7도의 반도체 패키지에 사용되는 스트립의 저면도이다.8 is a bottom view of the strip used in the semiconductor package of FIG.

이 발명은 집적회로(integrated circuit; 이하 IC라 칭함) 카드용 반도체 패키지에 관한 것으로서, 더욱 상세하게는 다수개의 반도체 칩을 실장할 수 있는 스트립 형상으로 테이프 캐리어를 형성하고 패키지 몸체를 몰딩공정으로 형성하여 제조단가를 절감하고 신뢰성을 향상시킬 수 있는 IC카드용 반도체 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package for an integrated circuit (hereinafter referred to as an IC) card, and more particularly to forming a tape carrier in a strip shape capable of mounting a plurality of semiconductor chips and forming a package body by a molding process. The present invention relates to a semiconductor package for an IC card that can reduce manufacturing costs and improve reliability.

일반적으로, IC 또는 대규모 집적회로(large scale IC)등의 반도체 칩은 패키지에 밀봉되어 인쇄회로기판(print circuit board; 이하 PCB라 칭함)에 장착된다. 상기 패키지의 기본형은 칩이 방열용 금속판인 다이패드상에 장착되어 있으며, 본딩 와이어에 의해 칩의 본딩패드와 리이드들이 접속되어 있고, 몰딩 공정에 의해 에폭시 몰딩 컴파운드(epoxi mulding compound; 이하 EMC라 칭함)로 성형된 몸체가 상기 칩과와 이어를 감싸 보호한다. 상기 칩의 신호 처리 속도 및 소비 전력이 증가됨에 따라 칩에서 다량의 열이 발생되므로, 이 열을 발산하기 위하여 패키지에 별도의 히트 싱크를 부착하거나 열전도율이 높은 재료로 패키지 몸체를 형성한다. 또한 칩의 다기능화에 따라 여러 가지 기능을 갖는 패키지가 요구되고 있다. 고밀도 실장의 요구에 따라 반도체 칩이나 패키지를 적층하는 방법이나, 반도체 칩을 내부 리이드와 직접 연결시키는 엘. 오. 씨(lead on chip; LOC) 또는 씨. 오. 엘(chip on lead; COL) 방법 및 반도체 칩을 직접 인쇄회로 기판(print circuit board; 이하 PCB라 칭함)상에 실장하는 씨. 오. 비(chip on board. 이하 COB라 칭함) 방법등이 연구 실행되고 있다.In general, a semiconductor chip such as an IC or a large scale IC is sealed in a package and mounted on a printed circuit board (hereinafter, referred to as a PCB). The basic type of the package is that the chip is mounted on a die pad, which is a heat dissipating metal plate, and bonding pads and leads of the chip are connected by bonding wires, and an epoxy molding compound (hereinafter referred to as EMC) by a molding process. The molded body is protected by wrapping the chip and the wire. Since a large amount of heat is generated in the chip as the signal processing speed and power consumption of the chip are increased, a separate heat sink is attached to the package in order to dissipate the heat, or the package body is formed of a material having high thermal conductivity. In addition, as the chip becomes more versatile, a package having various functions is required. The method of stacking semiconductor chips and packages according to the requirements of high-density packaging, or the direct connection of semiconductor chips with internal leads. Five. Seed on chip (LOC) or seed. Five. A chip on lead (COL) method and a semiconductor chip directly mounted on a printed circuit board (hereinafter referred to as a PCB). Five. The method of chip (chip on board, hereinafter referred to as COB) has been studied.

상기와 같은 추세에 따라 많은 종류의 반도체 패키지, 예를들어 티. 큐. 에프. 피(Thin Quad Flat Package; 이하 TQFP라 칭함), 티. 에스. 오. 피(Thin Small Out line Package; 이하 TSOP라 칭함) 및 탭(TAB; Tape Automated Bonding)등의 패키지가 개발되었다. 이중 TQFP와 TSOP등과 같은 패키지는 기존의 패키지 조립공정, 예를들어 와이어 본딩, 몰딩, 트림등의 공정을 이용하여 제조될 수 있다.According to the above trend, many kinds of semiconductor packages, for example, tee. cue. F. Thin Quad Flat Package (hereinafter referred to as TQFP); s. Five. Packages such as Thin Small Out Line Package (hereinafter referred to as TSOP) and Tab (TAB) Tape Automated Bonding (TAB) have been developed. Packages such as TQFP and TSOP can be manufactured using existing package assembly processes such as wire bonding, molding and trimming.

그러나 탭 패키지는 리이드 프레임 및 와이어의 역할을 수행하는 금속패턴이 절연 재질의 베이스 필름 상에 형성되어 있으며, 상기 베이스 필름상의 금속패턴과 반도체 칩의 본딩 패드가 도전 물질로 이루어진 범프(bump)에 의해 본딩(bonding)되는 표면 실장형 패키지 기술의 일종으로 본딩 와이어(bonding wire)를 사용하는 종래의 방식과는 전혀 다른 기술로서, 소형 계산기, 액정표시장치(liquid crystal display) 및 노트북형 컴퓨터등에 널리 사용되고 있다.However, in the tab package, a metal pattern serving as a lead frame and a wire is formed on an insulating base film, and the metal pattern on the base film and the bonding pad of the semiconductor chip are formed by a bump made of a conductive material. It is a kind of surface-mounted package technology that is bonded and is completely different from the conventional method of using a bonding wire. It is widely used in small calculators, liquid crystal displays, and notebook computers. have.

상기와 같은 각종 패키지의 개발에 따라 반도체 패키지를 사용한 제품의 용도가 다양해지고 있으며, 그중 최근에 주목받는 것이 IC 카드이다. 상기 IC 카드는 신용카드나 아이. 디(identification; 이하 ID라 칭함) 카드등과 같이 카드내에 IC를 내장하고, 암호번호나 프로그램 및 본인이라는 것을 증명하는 ID 코드등과 같은 주로 개인에 관한 데이터를 제공할 수 있는 카드로서, 종래 사용되는 마그네틱 카드에 비해 제조단가가 높은 단점이 있으나, IC에 인가되는 전압에 의해 많은 량의 정보를 간단 신속하게 입출력할 수 있으며, 무엇보다도 동작의 신뢰성이 높은 이점이 있어 광범위한 잠재 시장이 예상되고 있다.According to the development of various packages as described above, the use of products using semiconductor packages is diversified, and among them, IC cards are recently attracting attention. The IC card is a credit card or a child. As a card capable of providing data about an individual mainly, such as an ID card, such as an ID card, such as an identification card, and providing a code number, a program, and an ID code for proving the identity of the person. Compared to the magnetic card, the manufacturing cost is high, but a large amount of information can be easily and quickly inputted and outputted by the voltage applied to the IC, and above all, the reliability of the operation is high. .

제1도는 일반적인 IC카드(10)의 평면도이다.1 is a plan view of a general IC card 10. As shown in FIG.

플라스틱 재질로 직사각형상의 카드 본체(11)가 형성되어 있으며, 상기 카드 본체(11)의 일측에는 요홈(12)이 형성되어 있고, 상기 요홈(12)상에는 입출력용 반도체칩(도시되지 않음)이 설정되어 있는 반도체 패키지(13)가 상기 요홈(12)의 개구를 막도록 실장되어 있다. 상기 카드 본체(11)의 타측 하부에는 때려내기(punching)로 카드번호 표시부(15)가 형성되어 있으며, 상부에는 거칠게 표면처리가 되어 있는 메모부 (17)가 형성되어 있고, 그 사이에 IC 카드(10)의 삽입 방향을 나타내는 화살표(19)가 인쇄되어 있다.A rectangular card body 11 is formed of a plastic material, and a recess 12 is formed at one side of the card body 11, and a semiconductor chip for input / output (not shown) is set on the recess 12. The semiconductor package 13 is mounted so as to close the opening of the groove 12. The card number display part 15 is formed in the lower part of the other side of the said card main body 11 by punching, and the memo part 17 which is roughly surface-treated is formed in the upper part, and an IC card is provided between them. An arrow 19 indicating the insertion direction of 10 is printed.

상기 종래 기술에 따른 IC 카드용 반도체 패키지를 상세히 살펴보면 다음과 같다.Looking at the semiconductor package for the IC card according to the prior art in detail as follows.

제2(a)도 및 제2(b)도는 종래 기술에 따른 집적회로 카드의 일부 단면도 및 반도체 패키지의 일 실시예의 단면도이다.2 (a) and 2 (b) are partial cross-sectional views of an integrated circuit card and a cross-sectional view of one embodiment of a semiconductor package according to the prior art.

카드 본체(21)의 일측에 단차를 갖도록 요홈(22)이 형성되어 있으며, 상기 요홈(22)의 개구를 덮도록 접착부재(25), 예를들어 절연 접착제나 양면 접착 테이프로 반도체 패키지(23)가 탑재되어 있다. 상기 반도체 패키지(23)는 일측면에 요홈이 형성되어 있는 PCB(26)와, 상기 PCB(26)의 상하측면에 형성되어 있는 상부 및 하부 배선(27a), (27b)과, 상기 PCB(25)의 요홈에 실장되어 있는 반도체 칩(24)과, 상기 반도체 칩(24)의 본딩 패드들을 하부 배선(27b)에 연결하는 와이어(28)와, 상기 와이어(28) 및 반도체 칩(24)을 감싸 보호하도록 몰딩 성형되어 있는 패키지 몸체(29)로 구성되어 있다.A groove 22 is formed on one side of the card body 21 to have a step, and the semiconductor package 23 is formed by an adhesive member 25, for example, an insulating adhesive or a double-sided adhesive tape to cover the opening of the groove 22. ) Is mounted. The semiconductor package 23 includes a PCB 26 having grooves formed at one side thereof, upper and lower wirings 27a and 27b formed at upper and lower sides of the PCB 26, and the PCB 25. The semiconductor chip 24 mounted in the recess of the wire, the wire 28 connecting the bonding pads of the semiconductor chip 24 to the lower wiring 27b, and the wire 28 and the semiconductor chip 24 It is composed of a package body 29 is molded molded to protect the wrap.

상기 반도체 패키지(23)의 노출된 상부 배선(27a)은 니켈(27a)은 니켈(Ni) 및 금(Au)이 순차적으로 도포되어 있는 것으로써, 상기 카드 본체(21)의 단부에서 외기에 노출되며, 데이터 판독장치와 연결되어 데이터의 입출력 통로가 된다. 상기 상부 배선(27a)과 하부 배선(27b)은 상기 PCB(26)를 관통하는 관통 도전층(도시되지 않음)에 의해 전기적으로 연결되어 있다. 상기 패키지 몸체(29)는 PCB(26)의 외곽에 턱이 지도록 형성되어 있으며, 상기 반도체 패키지(23)의 탑재시 상기 턱과 카드 본체(21)에 형성되어 있는 요홈(22)의 단부에 걸리도록 하기 위한 것이다.Nickel 27a is sequentially coated with nickel (Ni) and gold (Au), and the exposed upper wiring 27a of the semiconductor package 23 is exposed to the outside air at the end of the card body 21. It is connected to a data reading device and becomes an input / output path of data. The upper wiring 27a and the lower wiring 27b are electrically connected by a through conductive layer (not shown) passing through the PCB 26. The package body 29 is formed to have a jaw on the periphery of the PCB 26, and is caught by the end of the groove 22 formed in the jaw and the card body 21 when the semiconductor package 23 is mounted. It is intended to be.

제3(a)도 및 제3(b)도는 종래 기술에 따른 집적회로 카드(30)의 일부 단면도 및 반도체 패키지(33)의 다른 실시예의 단면도이다.3 (a) and 3 (b) are partial cross-sectional views of the integrated circuit card 30 and other embodiments of the semiconductor package 33 according to the prior art.

직사각형상의 카드 본체(31)의 일측 표면에 단차가 지지 않은 직사각형의 요홈(32)이 형성되어 있으며, 상기 요홈(32)에 반도체 패키지(33)가 절연 접착되어 있다. 상기 반도체 패키지(33)는 양측에 상부 및 하부배선(37a), (37b)이 형성되어 있는 PCB(36)와, 상기 PCB(36)의 일측에 형성되어 있는 요홈상에 실장되어 있는 반도체 칩(34)과, 상기 PCB(36)의 하부 배선(37b)을 반도체 칩(34)에 연결하는 와이어(38)와, 상기 PCB(36) 가장자리의 하부 배선(37b)상에 형성되어 있는 댐(35)과, 상기 탬(35)의 내부에 EMC 등의 몰딩부재가 포팅(potting) 방법으로 충진되어 상기 반도체 칩(34) 및 와이어(38)를 감싸는 패키지 몸체(39)로 구성되어 있다.A rectangular groove 32 is formed on one surface of the rectangular card body 31 without a step, and the semiconductor package 33 is insulated and bonded to the groove 32. The semiconductor package 33 includes a PCB 36 having upper and lower wirings 37a and 37b formed at both sides thereof, and a semiconductor chip mounted on grooves formed at one side of the PCB 36. 34, a wire 38 connecting the lower wiring 37b of the PCB 36 to the semiconductor chip 34, and a dam 35 formed on the lower wiring 37b at the edge of the PCB 36. ) And a molding body such as EMC is filled in the tam 35 by a potting method to package the semiconductor chip 34 and the wire 38 to enclose the semiconductor chip 34 and the wire 38.

제4도는 종래 기술에 따른 또 다른 실시예의 반도체 패키지(43)가 탑재되어 있는 집적회로 카드(40)의 일부 단면도이다.4 is a partial cross-sectional view of an integrated circuit card 40 on which a semiconductor package 43 of another embodiment according to the prior art is mounted.

카드 본체(41)의 일측 표면에 단차가 지는 반구형의 요홈(42)이 형성되어 있으며, 상기 요홈(42)에 반도체 패키지(43)가 절연 접착되어 있다. 이러한 반도체 패키지 (43)는 베이스 필름(46)의 일면에 금속박막이 사진 식각된 금속 배선(47)이 형성되어 있으며, 상기 베이스 필름(46)의 중심부분이 제거되어 노출되어 있는 금속배선(47)상에 반도체 칩(44)이 에폭시등의 접착제로 접착되어 있으며, 상기 베이스 필름(46)의 다른 부분이 제거되어 노출되어 있는 금속배선(47)과 상기 반도체 칩(44)의 본딩패드들이 와이어(48)로 연결되어 있다. 또한 상기 베이스 필름(46)상이, 반도체 칩(44) 및 와이어(48)를 덮도록 EMC등으로 반구형의 패키지 몸체(49)가 포팅 방법으로 형성되어 있다.A hemispherical groove 42 having a step is formed on one surface of the card body 41, and the semiconductor package 43 is insulated and bonded to the groove 42. In the semiconductor package 43, a metal wiring 47 having a metal thin film etched on one surface of the base film 46 is formed, and a metal wire 47 having a central portion of the base film 46 removed therefrom is exposed. The semiconductor chip 44 is adhered with an adhesive such as epoxy, and the metal wiring 47 and the bonding pads of the semiconductor chip 44 are exposed by removing other portions of the base film 46. Connected to (48). In addition, the hemispherical package body 49 is formed by the potting method so as to cover the semiconductor chip 44 and the wire 48 on the base film 46.

제5(a)도 및 제5(b)도는 제4도의 반도체 패키지를 형성하기 위한 테이프 캐리어(50)의 평면도 및 패키지 상태의 평면도로서, 제4도와 동일한 부분은 동일한 참조번호를 부여하였다.5 (a) and 5 (b) are a plan view of the tape carrier 50 for forming the semiconductor package of FIG. 4 and a plan view of the package state, and the same parts as those in FIG. 4 are given the same reference numerals.

테이프 캐리어(50)는 상기 베이스 필름(46)이 2열로 연속적으로 연결되어 릴에 감겨지는 것으로서, 양측의 베이스 필름(46)이 일정간격으로 펀칭가공되어 운송 및 실장 공정시에 정렬등 기구적인 필요에 따라 스프로켓 구멍(sprocket hole; 51)이 형성되어 있다. 또한 상기 노출되어 외부와 연결되는 배선(47)들이 외부이 데이타 판독기(도시되지 않음)와의 접촉하기에 적합하도록 기하학적으로 배열되어 있다. 상기 배선(47)의 중앙상부에 반도체 칩(44)이 실장된다.Tape carrier 50 is the base film 46 is continuously connected in two rows and wound on a reel, and the base film 46 on both sides is punched at regular intervals, and mechanical needs such as alignment during transportation and mounting processes are required. In accordance with the sprocket hole (sprocket hole) 51 is formed. In addition, the exposed wires 47 which are connected to the outside are geometrically arranged so that the outside is suitable for contact with a data reader (not shown). The semiconductor chip 44 is mounted on the center portion of the wiring 47.

제6도에 도시되어 있는 바와 같이, 상기 반도체 칩(44), 와이어(48) 및 패키지 몸체(49)가 긴 테이프 형상의 테이프 캐리어(50)에 연속적으로 형성되어 원통형의 릴(60)에 감겨 보관된다. 상기 반도체 패키지(43)는 릴(60)에서 순차적으로 풀려, 상기 반도체 패키지(43)를 카드 본체(55)의 요홈(42)상에 정렬시킨 후, 상기 베이스 필름(46)을 절단하여 요홈(42)내에 절연 실장한 다음 반도체 칩(44)의 실장과 무관한 나머지 베이스 필름(46)을 반대편 릴(62)에 감는 공정을 반복 수행된다. 또한 도시되어 있지는 않으나, 상기 테이프 캐리어(50)의 속도를 조절하기 위하여 공정의 곳곳에 버퍼장치들이 설치되어 있다.As shown in FIG. 6, the semiconductor chip 44, the wire 48, and the package body 49 are continuously formed on a long tape-shaped tape carrier 50 and wound around a cylindrical reel 60. Are kept. The semiconductor package 43 is sequentially unwound in the reel 60 to align the semiconductor package 43 on the groove 42 of the card body 55, and then cut the base film 46 to cut the groove ( After the insulating mounting in 42, the process of winding the remaining base film 46 on the opposite reel 62 irrelevant to the mounting of the semiconductor chip 44 is repeated. In addition, although not shown, buffer devices are installed throughout the process to control the speed of the tape carrier 50.

상술한 종래의 IC 카드용 반도체 패키지들은 PCB의 요홈상에 반도체 칩을 실장한 후, 몰딩이나 댐내부를 포팅하는 방법으로 패키지 몸체가 형성된다. 이러한 반도체 패키지들은 PCB의 상ㆍ하부에 배선을 형성하여 관통도전물질층으로 연결하는 등 구조가 복잡하여 제조 단가가 상승하며, 상기 PCB의 크기가 통상의 금속 리이드 프레임 보다 작거나 같아 실장할 수 있는 반도체 칩의 수가 한정되므로 생산성이 떨어지는 문제점이 있다.In the above-described conventional IC card semiconductor package, a package body is formed by mounting a semiconductor chip on a recess of a PCB and then molding or potting the inside of the dam. These semiconductor packages have a complicated structure such as wiring formed at upper and lower parts of the PCB and connected to the through conductive material layer, thereby increasing the manufacturing cost, and the size of the PCB may be smaller than or equal to that of a conventional metal lead frame. Since the number of semiconductor chips is limited, there is a problem that the productivity is lowered.

또한 테이프 캐리어에 의한 테이프 캐리어의 릴-투-릴 방법으로 실장되는 반도체 패키지는 일반적인 탭패키지 공정과 유사하고 와이어 본더등과 같은 종래의 제조 장비를 사용할 수 있어 제조 단가를 절감할 수 있는 이점이 있으나, 릴과 릴의 사이 또는 전후에 실장 공정의 속도 조절을 위하여 다수개의 버퍼 장치들을 조립 라인의 여러단계에서 필요로 하여 조립라인의 길이가 길어지므로 장소의 제한을 받고, 포팅에 의해 형성되는 패키지 몸체의 높이 및 폭등의 형상이 균일하지 않아 실장 공정시 신뢰성이 떨어지는 문제점이 있다.In addition, the semiconductor package mounted by the reel-to-reel method of the tape carrier by the tape carrier is similar to a general tap package process and can use conventional manufacturing equipment such as wire bonder, thereby reducing the manufacturing cost. , The length of the assembly line is lengthened because a plurality of buffer devices are required at various stages of the assembly line to control the speed of the mounting process between or before and after the reel and the reel. Since the shape of the height and the width of the non-uniform, there is a problem in that the reliability is low during the mounting process.

상기의 문제점들중 생산성 향상을 위하여 일본국 공개공보 제 평1-184192호에서는 중앙 부분에 반도체 칩이 실장되며 주변에 틀이 형성되어 있는 기판과, 다수개의 기판과 연결부로 연결되는 기체를 구비하여 반도체 칩을 상기 기판에 실장한 후, 상기 틀내에 수지를 주입하고, 상기 연결부를 절단하여 각각의 패키지를 카드 본체에 실장하는 IC 카드용 패키지의 제조방법에 대하여 개시하고 있다. 상기 반도체 패키지는 양산성이 좋아지며, 신뢰성이 향상되는 등의 이점이 있으나, 기판의 구조가 복잡하여 제조원가가 상승하는 문제점이 있다.In order to improve productivity among the above problems, Japanese Laid-Open Patent Publication No. Hei 1-84192 includes a substrate in which a semiconductor chip is mounted in a central portion and a frame is formed around the substrate, and a substrate connected to a plurality of substrates and connecting portions. A method of manufacturing an IC card package is disclosed in which a semiconductor chip is mounted on the substrate, resin is injected into the mold, the connection portion is cut, and each package is mounted on a card body. The semiconductor package is advantageous in that mass productivity is improved and reliability is improved, but the manufacturing cost of the semiconductor package is increased due to the complicated structure of the substrate.

이 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 이 발명의 목적은 스트립 상태의 테이프 케리어를 사용하여 구조가 간단하며, 종래의 패키지 제조장비의 활용이 가능하여 제조 원가를 절감할 수 있는 IC 카드용 반도체 패키지를 제공함에 있다.The present invention is to solve the above problems, an object of the present invention is to simplify the structure using a tape carrier in the strip state, IC card that can reduce the manufacturing cost by utilizing the conventional package manufacturing equipment To provide a semiconductor package for.

이 발명의 다른 목적은 조립라인의 길이가 짧아 장소의 제한을 적게 받으며, 비교적 긴 길이의 스트립 단위로 공정을 진행하여 생산성을 향상시킬 수 있는 IC 카드용 반도체 패키지를 제공함에 있다.Another object of the present invention is to provide a semiconductor package for an IC card that can shorten the length of the assembly line, thereby limiting the location and improving productivity by performing the process in units of strips having a relatively long length.

이 발명의 또 다른 목적은 패키지 몸체의 형상이 균일하여 실장공정시 신뢰성을 향상시킬 수 있는 IC 카드용 반도체 패키지를 제공함에 있다.It is still another object of the present invention to provide a semiconductor package for an IC card which can improve the reliability during the mounting process due to the uniform shape of the package body.

상기와 같은 목적들을 달성하기 위한 이 발명의 특징은, 직사각형상으로 형성되어 있는 카드 본체의 일측에 형성되어 있는 요홈의 개구를 덮도록 탑재되어 있는 집적회로 카드용 반도체 패키지에 있어서; 절연재질의 베이스 필름과; 상기 베이스 필름의 일측면에 형성되어, 카드 본체의 외부로 노출되어 있는 금속배선들과; 상기 금속배선의 일측이 노출되도록, 상기 베이스 필름이 제거되어 형성되어 있는 디바이스 구멍과; 상기 디바이스 구멍에 의해 노출되어 있는 금속배선상에 실장되어 있는 반도체 칩과; 상기 디바이스 구멍 일측의 베이스 플림이 제거되어, 상기 금속배선의 타측을 노출시키는 슬로트와; 상기 슬로트에 의해 노출되어 있는 금속배선을 반도체 칩의 본딩패드들과 연결시키는 와이어들과; 상기 반도체 칩과 와이어 및 베이스 필름이 제거되어 노출되어 있는 금속배선 표면을 감싸 보호되도록 몰딩 방법으로 형성되어 있는 패키지 몸체를 구비하는 집적회로 카드용 반도체 패키지에 있다.A feature of the present invention for achieving the above objects is a semiconductor package for an integrated circuit card is mounted so as to cover the opening of the groove formed on one side of the card body formed in a rectangular shape; An insulating material base film; Metal wires formed on one side of the base film and exposed to the outside of the card body; A device hole in which the base film is removed so that one side of the metal wiring is exposed; A semiconductor chip mounted on a metal wiring exposed by the device hole; A slot for removing the base flim on one side of the device hole to expose the other side of the metal wiring; Wires connecting the metal wires exposed by the slots to the bonding pads of the semiconductor chip; The semiconductor chip and the semiconductor package for an integrated circuit card having a package body formed by a molding method so as to surround and protect the exposed metal wiring surface by removing the semiconductor chip and wire and base film.

이하, 이 발명에 따른 IC 카드용 반도체 패키지의 바람직한 하나의 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, one preferred embodiment of the IC card semiconductor package which concerns on this invention is described in detail with reference to an accompanying drawing.

제 7도는 이 발명에 따른 IC카드(70)용 반도체 패키지(73)의 실시예의 단면도이다.7 is a sectional view of an embodiment of a semiconductor package 73 for an IC card 70 according to the present invention.

플라스틱 재질, 예를들어 폴리 염화비닐, 염화비닐 아세테이트 등으로 직사각형의 카드 본체(71)가 형성되어 있으며, 상기 카드 본체(71)의 일측에는 반도체 패키지 (73)를 실장하기 위한 요홈(72)이 턱이 지도록 형성되어 있고, 상기 요홈(72)의 개구를 막도록 반도체 패키지(73)가 접착제나 양면 접착성 테이프등의 접착층(75)을 개재시켜 부착되어 있다.A rectangular card body 71 is formed of a plastic material, for example, polyvinyl chloride, vinyl chloride acetate, or the like, and one side of the card body 71 has a recess 72 for mounting the semiconductor package 73. The jaw is formed so that the semiconductor package 73 is attached via an adhesive layer 75 such as an adhesive or a double-sided adhesive tape so as to close the opening of the groove 72.

상기 반도체 패키지(73)는 탭 패키지에 사용되는 절연재질, 예를들어 폴리이미드, 폴리에스텔, 폴리에테르술폰(PES), 폴리파라아닉산(PPA)등으로 형성되어 있는 베이스 필림(76)의 일면에 약 20㎛정도 두께의 접착제 층에 의해 금속박막, 예를들어 약 70㎛ 정도의 구리(Cu) 박막이 사진 시각되어 금속배선(77)들이 형성되어 있다. 상기 금속배선(77)의 외측 표면에는 외부의 데이타 판독기와의 접촉성 및 내마모성을 향상시키기 위하여 추가로 금속도금층들이 적당한 두께, 예를들어 3㎛ 정도 두께의 니켈(Ni) 도금층(77a)과 0.2㎛ 정도 두께의 금(Au) 도금층(77b)이 순차적으로 형성되어 있다.The semiconductor package 73 is one surface of a base film 76 formed of an insulating material used for a tab package, for example, polyimide, polyester, polyether sulfone (PES), polyparanic acid (PPA), or the like. A metal thin film, for example, a thin copper (Cu) thin film of about 70 μm is photographed by an adhesive layer having a thickness of about 20 μm to form metal wires 77. On the outer surface of the metallization 77, the metal plating layers may further have a nickel (Ni) plating layer 77a and 0.2 having an appropriate thickness, for example, about 3 µm, in order to improve contact and wear resistance with an external data reader. A gold (Au) plating layer 77b having a thickness of about μm is sequentially formed.

또한 상기 베이스 필름(76) 중앙부가 실장될 반포체 칩의 크기보다 약간 크게 사각형상으로 제거되어 있는 디바이스 구멍(80)이 형성되어 있으며, 상기 디바이스 구멍(80)에 의해 노출되어 있는 금속배선(77)상에 반도체 칩(74)을 접착부재, 예를들어 은(Ag) 에폭시층(82)를 개재시켜 다이 본더로 실장한 후, 상기 반도체 칩(74)이 실장된 베이스 필름(76)을 170℃에서 1시간동안 열처리하여 상기 은 에폭시층(82)을 경화시킨다.In addition, a device hole 80 is formed in which the center portion of the base film 76 is removed in a rectangular shape slightly larger than the size of the half-cell chip to be mounted, and the metal wiring 77 exposed by the device hole 80 is formed. The semiconductor chip 74 is mounted on a die bonder with an adhesive member, for example, a silver (Ag) epoxy layer 82, and then the base film 76 on which the semiconductor chip 74 is mounted is mounted. The silver epoxy layer 82 is cured by heat treatment at 1 ° C. for 1 hour.

또한 상기 디바이스 구멍(80) 주변의 베이스 필름(76)의 양측이 폭 1∼2mm 정도로 펀칭 또는 화학식각 등의 방법으로 제거되어 금속배선(77)의 소정 부분을 노출시키는 슬로트(84)가 형성되어 있으며, 상기 베이스 필름(76)을 히터 블록상에 올려놓고, 170℃정도의 온도에서 상기 노출되어 있는 금속배선(77)과 반도체칩(74)의 본딩패드가 초고주파 열압착 방법으로 와이어(78)로 연결한다.In addition, both sides of the base film 76 around the device hole 80 are removed by a punching or chemical angle such as about 1 to 2 mm in width to form a slot 84 exposing a predetermined portion of the metal wiring 77. The base film 76 is placed on the heater block, and the exposed metal wiring 77 and the bonding pads of the semiconductor chip 74 are heated at a temperature of about 170 ° C. by the high-frequency thermocompression bonding method. )

그다음 상기 베이스 필름(76)을 통상의 몰딩 장비의 몰드 캐비티에 탑재한 후, EMC등의 몰딩 부재로 175℃정도의 온도에서 트랜스퍼 몰딩 방법으로 상기 반도체 칩(74)과 와이어(78)를 감싸 보호하는 패키지 몸체(79)를 형성한다. 이때 상기 베이스 필름(76)과 EMC등 몰딩부재와의 열팽창 계수의 차가 적은 물질을 사용하여야 열에 의한 뒤틀림, 휨등의 불량을 방지할 수 있다.Then, the base film 76 is mounted in a mold cavity of a conventional molding equipment, and then wrapped around the semiconductor chip 74 and the wire 78 by a transfer molding method at a temperature of about 175 ° C with a molding member such as EMC. The package body 79 is formed. In this case, a material having a small difference in thermal expansion coefficient between the base film 76 and the molding member such as EMC may be used to prevent defects such as warping and bending due to heat.

제 8도는 제7도의 반도체 패키지(73)에 사용된 스트립(strip ; 90)의 저면도로서, 길이가 긴 테이프 캐리어가 아니라, 통상의 금속 리이드 프레임처럼 소정 갯수의 반도체 칩들의 실장이 가능하도록 상기 베이스필름(76)이 다수개 연결되어 있는 스트립(strip ; 90)으로 절단되어 있으므로 반도체 칩 실장 및 와이어 본딩 공정후에 몰딩 공정이 가능하다. 또한 상기 스트립 (90)의 양측 가장자리에는 운반 및 기구적인 정렬등에 필요한 스프로캣 구멍(92)들이 일정간격으로 형성되어 있다. 따라서 다수개의 스트립(90)을 몰드다이에 탑재한 후, 한번의 몰딩 공정으로 상기 패키지 몸체(79)를 형성하므로 작업 효율이 향상된다.FIG. 8 is a bottom view of a strip 90 used in the semiconductor package 73 of FIG. 7, which is not a long tape carrier but allows mounting of a predetermined number of semiconductor chips like a conventional metal lead frame. Since the base film 76 is cut into strips 90 which are connected to a plurality of base films 76, the molding process is possible after the semiconductor chip mounting and wire bonding processes. In addition, at both edges of the strip 90, sprocket holes 92 necessary for transportation and mechanical alignment are formed at regular intervals. Therefore, after mounting the plurality of strips 90 in the mold die, the package body 79 is formed in one molding process, thereby improving work efficiency.

이상에서 설명한 바와 같이 이 발명에 다른 IC 카드용 반도체 패키지에 의하면, 다수개의 반도체 칩이 실장되도록 스트립 형상으로 절단되어 있는 탭패키지의 베이스 필름상에 금속배선을 형성하고, 상기 금속배선상의 베이스 필름의 일측을 제거하여 노출되어 있는 금속배선 상에 반도체 칩을 실장하고 상기 반도체 칩의 본딩패드와 금속배선을 와이어로 연결시킨 후, 상기 반도체 칩과 와이어를 감싸 보호하는 패키지몸체를 트랜스퍼 몰딩 방법으로 형성하였으므로, 탭 패키지의 베이스 필름과 다이 본더 공정, 와이어 본딩 공정 및 트랜스퍼 몰딩 공정으로 형성하여 반도체 패키지의 구조가 간단하고, 종래의 패키지 제조장비를 사용할 수 있으므로 제조 단가를 절감할 수 있는 효과가 있으며, 스트립을 적당한 길이로 절단하여 공정을 진행할 수 있으므로 생산성을 향상시킬 수 있고, 실장 공정의 속도를 조절하기 위한 다수개의 버퍼 장치들을 조립 라인에 설치할 필요가 없으므로 조립라인의 길이가 짧아져 장소의 제한을 적게 받는 효과가 있다. 또한 상기 패키지 몸체를 몰딩 공정에 의해 형성하므로 패키지 몸체의 형상이 균일하게 형성되므로 실장 공정시 신뢰성을 향상시킬 수 있는 이점이 있다.As described above, according to the semiconductor package for an IC card according to the present invention, a metal wiring is formed on a base film of a tab package cut into strips so that a plurality of semiconductor chips are mounted, and the base film of the metal wiring is formed. Since the semiconductor chip is mounted on the exposed metal wiring by removing one side and the bonding pad and the metal wiring of the semiconductor chip are connected by wires, the package body surrounding the semiconductor chip and the wire is protected by a transfer molding method. It is formed by the base film and die bonder process, wire bonding process, and transfer molding process of the tab package, so the structure of the semiconductor package is simple, and the conventional package manufacturing equipment can be used, thus reducing the manufacturing cost, and stripping Can be cut to a suitable length to proceed with the process. As it is possible to improve the productivity, a plurality of buffer devices because there is no need to install on the assembly line becomes the length of the assembly line shorter effective receives less restriction of the place for regulating the speed of the packaging process. In addition, since the package body is formed by a molding process, the shape of the package body is uniformly formed, thereby improving the reliability during the mounting process.

Claims (7)

직사각형으로 형성되어 있는 카드 본체의 일측에 형성되어 있는 요홈의 개구를 덮도록 탑재되어 있는 집적회로 카드용 반도체 패키지에 있어서; 절연재질의 베이스 필름과; 상기 베이스 필름의 일측면에 형성되며, 카드 본체의 외부로 노출되어 있는 금속배선들과; 상기 금속배선의 일측이 노출되도록, 상기 베이스 필름이 제거되어 형성되어 있는 디바이스 구멍과; 상기 디바이스 구멍에 의해 노출되어 있는 금속배선상에 실장되어 있는 반도체 칩과; 상기 디바이스 구멍 일측의 베이스 필름이 제거되어, 상기 금속배선의 타측을 노출시키는 슬로트와; 상기 슬로트에 의해 노출되어 있는 금속배선을 반도체 칩의 본딩패드들과 연결시키는 와이어들과; 상기 반도체 칩과 와이어 및 베이스 필름이 제거되어 노출되어 있는 금속배선 표면을 감싸 보호되도록 몰딩 방법으로 형성되어 있는 패키지 몸체를 구비하는 집적회로 카드용 반도체 패키지.A semiconductor package for an integrated circuit card mounted so as to cover an opening of a recess formed in one side of a card body formed in a rectangle; An insulating material base film; Metal wires formed on one side of the base film and exposed to the outside of the card body; A device hole in which the base film is removed so that one side of the metal wiring is exposed; A semiconductor chip mounted on a metal wiring exposed by the device hole; A slot for removing the base film on one side of the device hole and exposing the other side of the metal wiring; Wires connecting the metal wires exposed by the slots to the bonding pads of the semiconductor chip; And a package body formed by a molding method so as to surround and protect the exposed metal wiring surface by removing the semiconductor chip, wire, and base film. 제1항에 있어서, 상기 베이스 플림의 폴리이미드, 폴리에스텔, 폴리에테르술폰 (PES), 폴리파라아닉산(PPA)으로 이루어지는 군에서 임으로 선택되는 하나의 절연물질로 형성되는 집적회로 카드용 반도체 패키지.The semiconductor package of claim 1, wherein the base package is formed of one insulating material selected from the group consisting of polyimide, polyester, polyether sulfone (PES), and polyparanic acid (PPA). . 제1항 또는 제2항에 있어서, 상기 금속배선이 구리박막으로 형성되어 있는 집적회로 카드용 반도체패키지.The semiconductor package for an integrated circuit card according to claim 1 or 2, wherein the metal wiring is formed of a copper thin film. 제3항에 있어서, 상기 금속배선이 구리박막상에 니켈 및 금도금층이 순차적으로 형성되어 있어 외부의 데이타 판독기와의 접촉성 및 내마모성을 향상시키는 집적회로 카드용 반도체 패키지.4. The semiconductor package of claim 3, wherein the metal wiring has a nickel and gold plated layer formed on the copper thin film in order to improve contact and wear resistance with an external data reader. 제1항 또는 제2항에 있어서, 상기 반도체 칩이 은 에폭시로 실장되는 집적회로 카드용 반도체 패키지.The semiconductor package according to claim 1 or 2, wherein the semiconductor chip is mounted with silver epoxy. 제1항 또는 제2항에 있어서, 상기 와이어들이 초음파 열압착 볼본딩 방법으로 본딩되는 집적회로 카드용 반도체 패키지.The semiconductor package of claim 1, wherein the wires are bonded by an ultrasonic thermocompression ball bonding method. 제1항 또는 제2항에 있어서, 상기 베이스 필름과 금속배선들이 다수개의 반도체 칩을 실장할 수 있도록 다수개가 연결되는 스트립 형상으로 형성되어 있어 생산성을 향상시킬 수 있는 집적회로 카드용 반도체 패키지.The semiconductor package of claim 1 or 2, wherein the base film and the metal wirings are formed in a strip shape in which a plurality of the plurality of semiconductor chips are connected so as to mount a plurality of semiconductor chips.
KR1019930005934A 1993-04-09 1993-04-09 Ic cad type package KR960000215B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930005934A KR960000215B1 (en) 1993-04-09 1993-04-09 Ic cad type package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930005934A KR960000215B1 (en) 1993-04-09 1993-04-09 Ic cad type package

Publications (1)

Publication Number Publication Date
KR960000215B1 true KR960000215B1 (en) 1996-01-03

Family

ID=19353672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930005934A KR960000215B1 (en) 1993-04-09 1993-04-09 Ic cad type package

Country Status (1)

Country Link
KR (1) KR960000215B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101021501B1 (en) * 2009-06-19 2011-03-16 엠텍비젼 주식회사 Card-type information recording medium and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101021501B1 (en) * 2009-06-19 2011-03-16 엠텍비젼 주식회사 Card-type information recording medium and manufacturing method therefor

Similar Documents

Publication Publication Date Title
KR940003375B1 (en) Semiconductor device and method of the same
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
US6410987B1 (en) Semiconductor device and a method of manufacturing the same and an electronic device
US6924547B2 (en) Memory card
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US20030100142A1 (en) Semiconductor package and method for fabricating the same
US6483184B2 (en) Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus
US6750534B2 (en) Heat spreader hole pin 1 identifier
KR100426330B1 (en) Ultra-Thin Semiconductor Package Device Using a Support Tape
JP2800967B2 (en) Manufacturing method of stacked semiconductor device and semiconductor package thereby
JP2014178731A (en) Method for manufacturing semiconductor device
KR960000215B1 (en) Ic cad type package
KR20020065705A (en) Tape circuit substrate and manufacturing method thereof and semiconductor chip package using thereof
US20070108257A1 (en) Padless substrate for surface mounted components
KR100195510B1 (en) Chip card
JPH0262297A (en) Integrated circuit device and ic card using same
KR20040034313A (en) Semiconductor device and method of manufacturing the same
JPH04341896A (en) Semiconductor device and memory card
KR950003906B1 (en) Tap package
KR100235107B1 (en) Tab package
KR960000220B1 (en) Cob type package and manufacture method
JP3485736B2 (en) Semiconductor device and manufacturing method thereof
KR100216061B1 (en) Semiconductor package
JPH11145339A (en) Semiconductor device and mounting substrate
KR950006435B1 (en) Lead frame

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee