KR950003906B1 - Tap package - Google Patents
Tap packageInfo
- Publication number
- KR950003906B1 KR950003906B1 KR1019920014391A KR920014391A KR950003906B1 KR 950003906 B1 KR950003906 B1 KR 950003906B1 KR 1019920014391 A KR1019920014391 A KR 1019920014391A KR 920014391 A KR920014391 A KR 920014391A KR 950003906 B1 KR950003906 B1 KR 950003906B1
- Authority
- KR
- South Korea
- Prior art keywords
- package
- base film
- semiconductor chip
- tab package
- tab
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
Abstract
Description
제1도는 종래 테이프 케리어의 평면도.1 is a plan view of a conventional tape carrier.
제2도는 종래 탭 패키지의 단면도.2 is a cross-sectional view of a conventional tab package.
제3도는 제2도의 LCD 판넬에 장착된 탭 패키지의 단면도.3 is a cross-sectional view of the tab package mounted to the LCD panel of FIG.
제4도는 이 발명에 따른 일 실시예를 나타내는 테이프 케리어의 평면도.4 is a plan view of a tape carrier showing an embodiment according to the present invention.
제5도는 이 발명에 따른 탭 패키지의 단면도.5 is a cross-sectional view of a tab package according to the invention.
제6도는 이 발명에 따른 탭 패키지의 실장 공정을 설명하기 위한 개략도.6 is a schematic view for explaining a mounting process of a tab package according to the present invention.
제7도는 이 발명에 따른 다른 실시예를 나타내는 테이프 케리어의 평면도.7 is a plan view of a tape carrier showing another embodiment according to the present invention.
제8도는 이 발명에 따른 또 다른 실시예를 나타내는 테이프 케리어의 평면도.8 is a plan view of a tape carrier showing another embodiment according to the present invention.
제9(a)도~제9(c)도는 이 발명에 따른 탭 패키지들의 장착 상태를 나타내는 단면도이다.9 (a) to 9 (c) are cross-sectional views showing mounting states of tab packages according to the present invention.
이 발명은 베이스 필름상에 금속 배선이 형성되어 있는 테이프 케리어에 반도체 칩이 실장되는 탭(TAB; tape automated bonding) 패키지에 관한 것으로서, 더욱 상세하게는 탭 패키지에서 내부 리이드와 외부 리이드 사이의 금속 배선을 절곡하여 금속 배선의 일부를 반도체 칩의 측면에 절연 접착시켜 탭 패키지의 입출력 단자와 반도체 칩과의 거리를 감소시켜 반도체 장치를 경박단소화할 수 있는 탭 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a tape automated bonding (TAB) package in which a semiconductor chip is mounted on a tape carrier having metal wiring formed on a base film. More specifically, the metal wiring between an inner lead and an outer lead in a tab package is provided. The present invention relates to a tab package capable of making the semiconductor device light and small in size by bending a portion thereof to insulate and attach a portion of the metal wiring to the side surface of the semiconductor chip to reduce the distance between the input / output terminal of the tab package and the semiconductor chip.
일반적으로, IC 또는 LSI 등의 반도체 칩은 반도체 패키지에 밀봉되어 인쇄회로기판에 장착된다. 상기 반도체 패키지의 기본형은 반도체 칩이 방열판 금속인 다이패드상에 장착되며, 본딩 와이어에 의해 반도체 칩의 전극단자인 패드와 외부회로 접속용의 리이드가 접속되어 있고, 에폭시 몰딩 컴파운드(epoxy moulding compound)로 형성된 패키지 몸체가 상기 반도체 칩과 와이어를 감싸 보호하는 구조를 갖는다. 이와 같은 반도체 칩용 패키지는 상기 리이드가 반도체 칩용 패키지의 양변으로부터 수직아래방향으로 돌출되어 있는 DIP(dual in line packing) 방식과, 상기 리이드가 반도체 칩용 패키지의 4변으로 돌출되어 있는 QFP(quad flat packing) 방식이 주류를 이루고 있다.In general, a semiconductor chip such as an IC or LSI is sealed in a semiconductor package and mounted on a printed circuit board. In the basic type of the semiconductor package, a semiconductor chip is mounted on a die pad of a heat sink metal, and a pad, which is an electrode terminal of the semiconductor chip, and a lead for connecting an external circuit are connected by a bonding wire, and an epoxy molding compound The package body is formed of a structure surrounding the semiconductor chip and the wire to protect. Such a package for a semiconductor chip has a dual in line packing (DIP) method in which the leads protrude vertically downward from both sides of the package for the semiconductor chip, and a quad flat packing in which the leads protrude to four sides of the package for the semiconductor chip. ) Is the mainstream.
상기 QFP는 리이드의 수를 DIP 보다 비교적 많이 형성할 수 있으므로 인쇄회로기판상의 실장밀도를 약간더 높일 수 있는 이점이 있다.Since the QFP can form a relatively larger number of leads than the DIP, there is an advantage of slightly increasing the mounting density on the printed circuit board.
최근 반도체 장치는 고집적화, 메모리 용량의 증가, 신호 처리속도 및 소비 전력의 증가, 다기능화 및 고밀도 실장의 요구등이 가속화되는 추세에 따라 반도체 패키지의 중요성이 증대되고 있다. 즉 상기 반도체 장치의 고집적화 및 메모리 용량의 증가등으로 입출력 단자 수가 증가하여 반도체 장치의 외부와의 접속을 위한 리이드의 수가 증가되므로 리이드가 미세피치(fine pitch)화 된다. 또한 반도체 장치의 신호 처리 속도 및 소비전력이 증가하여 반도체 장치에서 다량의 열이 발생되므로, 이 열을 발산하기 위하여 반도체 패키지에 별도의 히트 싱크를 부착하거나 열전도율이 높은 재료로 패키지 몸체를 형성한다. 또한 다기능화에 따라 여러 가지 기능을 갖는 패키지가 요구되고 있으며, 고밀도 실장의 요구에 따라 반도체 패키지를 적층하거나, 반도체 소자를 직접 인쇄회로 기판에 실장하는 방법등이 연구 실행되고 있다.In recent years, the importance of semiconductor packages is increasing as semiconductor devices become more integrated, memory capacities are increased, signal processing speeds and power consumption are increased, and the demand for multifunction and high-density packaging is accelerated. That is, since the number of input / output terminals increases due to the high integration of the semiconductor device and the increase in memory capacity, the number of leads for connection to the outside of the semiconductor device increases, leading to fine pitch. In addition, since a large amount of heat is generated in the semiconductor device due to an increase in signal processing speed and power consumption of the semiconductor device, a separate heat sink is attached to the semiconductor package in order to dissipate the heat, or the package body is formed of a material having high thermal conductivity. In addition, according to the multifunctionalization, packages having various functions are required, and methods of stacking semiconductor packages or directly mounting semiconductor devices on printed circuit boards have been researched and executed in accordance with demands of high density mounting.
따라서 상기와 같은 요구에 따라 반도체 패키지는 TQFP(Thin Quad Flat Package), TSOP(Thin Small Outline Package) 및 TAB(Tape Automated Bonding) 등의 방식이 연구 및 실행되어 왔다. 이들 중 TQFP와 TSOP의 방식은 기존의 패키지 조립공정을 이용하여 제조될 수 있으나, TAB의 방식은 리이드 프레임과 와이어의 역할을 수행하는 금속패턴이 절연 필름상에 형성되어 있으며, 도전 물질로 이루어진 범프(bump)에 의하여 상기 절연 필름상의 금속패턴과 반도체 칩의 패드를 본딩(bonding)하는 표면 실장형 패키지 기술의 일종으로서 본딩 와이어(bonding wire)를 사용하는 방식과는 전혀 다른 기술이며 소형 계산기, LCD 및 컴퓨터등에 널리 사용되고 있다. 또한 상기 탭 패키지도 소형화 박형화를 위하여 슬림 탭 또는 스몰 탭 패키지등이 개발되고 있다.Accordingly, in accordance with the above requirements, methods such as thin quad flat package (TQFP), thin small outline package (TSOP), and tape automated bonding (TAB) have been studied and executed. Among them, the TQFP and TSOP methods may be manufactured by using a conventional package assembly process. In the TAB method, a metal pattern serving as a lead frame and a wire is formed on an insulating film, and a bump made of a conductive material is used. It is a kind of surface mount package technology that bonds the metal pattern on the insulating film and the pad of the semiconductor chip by a bump, which is completely different from the method of using a bonding wire. And computers are widely used. In addition, a slim tab or a small tab package has been developed to reduce the size of the tab package.
제1도는 종래 탭 패키지의 테이프 케리어의 평면도로서, 소정회로가 형성되어 있는 반도체 칩이 실장되는 테이프 케리어(12)는 폴리이미드, 폴리에스텔, 폴리에테르술폰(PES) 폴리파라아낙산(PPA) 등으로 형성된 절연재질의 베이스 필름(13)의 양측이 일정 간격으로 펀칭 가공되어 스프로켓 구멍(sprocket hole, 14)이 형성되어 있으며, 상기 베이스 필름(13)상에 부착된 18~35μm 두께의 금속 박막이 사진식각되어 내부 리이드(15) 및 외부 리이드(16)로 구성된 금속 배선부가 형성되어 있다. 또한 상기 베이스 필름(13)의 중앙부가 펀칭 가공되어 상기 내부 리이드(15)들의 끝단이 노출되도록 디바이스 구멍(17)이 형성되어 있으며, 외부와의 전기적 연결을 위하여 외부 리이드(16)들의 일측이 노출되도록 슬로트(slot; 18)가 형성되어 있다.1 is a plan view of a tape carrier of a conventional tab package. The tape carrier 12 on which a semiconductor chip on which a predetermined circuit is formed is mounted is made of polyimide, polyester, polyether sulfone (PES), polyparaanaxane (PPA), or the like. Both sides of the insulating base film 13 formed by punching are formed at a predetermined interval to form a sprocket hole 14, and a metal thin film having an thickness of 18 to 35 μm attached to the base film 13 is formed. The metal wiring part which is photo-etched and consists of the inner lead 15 and the outer lead 16 is formed. In addition, a device hole 17 is formed so that the center portion of the base film 13 is punched to expose the ends of the inner leads 15, and one side of the outer leads 16 is exposed for electrical connection with the outside. The slot 18 is formed as much as possible.
제2도는 종래 탭 패키지(21)의 단면도로서, 내부 리이드(23) 및 외부 라이드(24)로 이루어지는 S자 형상으로 완만하게 절곡되어진 금속 배선부(22)가 있으며, 상기 금속배선부(22)의 소정 부분의 하부에 베이스필름(25)이 부착되어 있다. 또한 상기 내부 리이드(23)의 하부가 소정회로가 형성되어 있는 반도체 칩(26)의 전극과 범프(bump; 27)로 열압착(thermo-compression)방식에 의해 결합되어 있다. 이때 상기 범프(27)는 Au로 형성되어 있으며, 상기 내부 리이드(24), 범프(27) 및 반도체 칩(26)의 상부표면 등이 보호되도록 보호 수지층(28)이 형성되어 탭 패키지(21)를 형성한다.FIG. 2 is a cross-sectional view of the conventional tab package 21. The metal wiring part 22 is gently bent in an S shape having an inner lead 23 and an outer ride 24. The metal wiring part 22 is shown in FIG. The base film 25 is attached to the lower portion of the predetermined portion. In addition, a lower portion of the inner lead 23 is coupled by a thermo-compression method to a bump 27 with an electrode of the semiconductor chip 26 in which a predetermined circuit is formed. In this case, the bumps 27 are formed of Au, and a protective resin layer 28 is formed to protect the inner lead 24, the bumps 27, and the upper surface of the semiconductor chip 26, and thus the tab package 21. ).
제3도는 제2도의 탭 패키지(21)가 LCD 판넬(31) 및 인쇄회로기판(35)에 장착된 상태의 단면도로서, 상기 LCD 판넬(31)은 일측에 ITO 전극(32)이 형성되어 있으며, 타측에는 유리 기판(33)이 장착되어 있다. 또한 인쇄회로기판(35)상에 금속 배선(36)이 형성되어 있다. 상기 탭 패키지(21)를 진공 흡입구를 구비한 진공척이 흡착 이송하여 상기 탭 패키지(21)의 외부 리이드(24)의 일측과 상기 ITO 전극(32)을 이방성 도전 수지로 접속시킨 후, 상기 외부 리이드(24)의 타측을 인쇄회로기판(35)상의 금속 배선(36)과 솔더 또는 도전성 에폭시로 접착시킨다. 또한 상기 ITO 전극(32)과 외부 리이드(24)를 에폭시 등의 절연 물질로 형성되어 있는 보호 수지층(37)으로 감싸 보호한다.FIG. 3 is a cross-sectional view of the tab package 21 of FIG. 2 mounted on the LCD panel 31 and the printed circuit board 35. The LCD panel 31 has an ITO electrode 32 formed on one side thereof. On the other side, the glass substrate 33 is mounted. In addition, a metal wiring 36 is formed on the printed circuit board 35. A vacuum chuck having a vacuum suction port suction-transfers the tab package 21 to one side of the outer lead 24 of the tab package 21 and the ITO electrode 32 with an anisotropic conductive resin. The other side of the lead 24 is bonded to the metal wire 36 on the printed circuit board 35 with solder or conductive epoxy. In addition, the ITO electrode 32 and the outer lead 24 are wrapped and protected with a protective resin layer 37 formed of an insulating material such as epoxy.
상술한 종래의 탭 패키지는 베이스 필름상에 내부 리이드 및 외부 리이드로 구성되는 금속 배선이 형성되어 있는 테이프 케리어가 있으며, 상기 내부 리이드와 반도체 칩이 범프를 사이에 두고 접착되어 있다. 또한 상기 금속 배선이 완만하게 절곡되어 있으며, 상기 내부 리이드와 반도체 칩의 표면을 보호하는 보호 수지층이 형성되어 있다. 이러한 종래의 탭 패키지는 인쇄회로기판 또는 LCD 판넬 등의 면적 및 부피를 많이 차지하여 반도체 장치의 경박단소화가 어려운 문제점이 있다.The conventional tab package described above has a tape carrier on which a metal wiring composed of an inner lead and an outer lead is formed on a base film, and the inner lead and the semiconductor chip are bonded to each other with a bump therebetween. Further, the metal wiring is gently bent, and a protective resin layer is formed to protect the inner lead and the surface of the semiconductor chip. Such a conventional tab package occupies a large area and volume of a printed circuit board or an LCD panel, which makes it difficult to reduce the thickness of the semiconductor device.
따라서 이 발명의 목적은 인쇄회로기판 또는 LCD 판넬등의 반도체 장치의 면적 및 부피를 적게 차지하여 반도체 장치를 경박단소화할 수 있는 탭 패키지를 제공함에 있다.Accordingly, an object of the present invention is to provide a tab package capable of making the semiconductor device light and small in size by taking up less area and volume of a semiconductor device such as a printed circuit board or an LCD panel.
상기와 같은 목적을 달성하기 위하여 이 발명은 베이스 필름의 양측에 일정 간격으로 스프로켓 구멍이 형성되어 있으며, 상기 베이스 필름상에 반도체 칩과 연결되는 내부 리이드 및 외부와 연결되는 외부 리이드로 구성되는 금속배선부가 형성되어 있고, 상기 내부 리이드들의 끝단이 노출되도록 상기 베이스 필름이 제거되어 디바이스 구멍이 형성되어 있는 테이프 케리어 반도체 칩이 실장되는 탭 패키지에 있어서, 상기 외부 리이드와 디바이스 구멍 사이의 베이스 필름이 소정 부분 제거되어 상기 금속배선부가 노출되도록 형성되어 있는 적어도 하나 이상의 절곡용 슬리트를 구비하여 반도체 칩 실장시에 상기 절곡용 슬리트가 절곡되며 실장되는 반도체 칩이 측면에 상기 노출된 금속 배선이 절연 접착되는 탭 패키지를 특징으로 한다.In order to achieve the above object, the present invention has sprocket holes formed at regular intervals on both sides of the base film, and a metal wiring comprising an inner lead connected to the semiconductor chip and an outer lead connected to the outside on the base film. And a tab package in which a tape carrier semiconductor chip in which a device hole is formed by removing the base film so that the ends of the inner leads are exposed and mounted is mounted, wherein the base film between the outer lead and the device hole is a predetermined portion. At least one bending slits are formed to be exposed to expose the metal wiring portion so that the bending slits are bent when the semiconductor chip is mounted, and the exposed metal wiring is insulated and bonded to the side of the semiconductor chip to be mounted. It features a tab package.
이하, 첨부한 도면을 참조하여 이 발명에 따른 탭 패키지를 상세히 설명한다.Hereinafter, a tab package according to the present invention will be described in detail with reference to the accompanying drawings.
제4도는 이 발명에 따른 일실시예를 나타내는 테이프 케리어의 평면도로서, 사방으로 금속 배선이 형성되어 있는 테이프 케리어이다. 폴리이미드, 폴리에스텔, 폴리에테르술폰(PES), 폴리파라아닉산(PPA) 등이 절연 재질로 형성되어 있는 베이스 필름(41)의 양측에 일정 간격으로 펀칭 가공되어 스프로켓 구멍(42)이 형성되어 있으며, 상기 베이스 필름(41)의 중앙부가 펀칭 가공되어 반도체 칩을 실장하기 위한 사각 형상의 디바이스 구멍(43)이 형성되어 있으며, 상기 디바이스 구멍(43)은 실장된 반도체 칩의 크기보다 약간 크게 형성되어 있다.4 is a plan view of a tape carrier showing one embodiment according to the present invention, and is a tape carrier in which metal wirings are formed in all directions. Polyimide, polyester, polyether sulfone (PES), polyparanic acid (PPA) and the like are punched at both sides of the base film 41 formed of an insulating material at regular intervals to form a sprocket hole 42. The center portion of the base film 41 is punched to form a rectangular device hole 43 for mounting a semiconductor chip, and the device hole 43 is slightly larger than the size of the semiconductor chip mounted thereon. It is.
또한 상기 베이스 필름(41)상에 부착된 18~35μm 두께의 Cu 등의 금속 박막이 사진 식각되어 내부 리이드(44) 및 외부 리이드(45)로 구성되는 금속 배선(46)들이 형성되어 있으며, 상기 내부 리이드(44)들의 끝단은 디바이스 구멍(43)의 주변에 노출되어 있다. 또한 외부와의 전기적인 연결을 위하여 상기 디바이스 구멍(43)과 스프로켓 구멍(42) 사이의 베이스 필름(41)이 폭 1~2mm 정도 펀칭, 화학 식각등의 방법으로 제거되어 슬로트(47)가 형성되어 있으며, 상기 슬로트(47)에는 상기 외부 리이드(45)들이 노출되어 있다. 또한 상기 디바이스 구멍(43)과 슬로트(47) 사이의 베이스 필름(41)이 펀칭 가공되어 절곡용 슬리트(48)가 0.5mm 정도의 폭으로 형성되어 있으며, 상기 절곡용 슬리트(48)에는 상기 금속 배선(46)들의 일부가 노출되어 있다. 이때 상기 절곡용 슬리트(48)는 그 폭을 최대로 작게 형성하여 후속 절곡 공정시 금속 배선(46)에 미치는 기계적 물리적 응력을 최소화하며, 펀칭 또는 화학 식각등의 방법으로 형성한다.In addition, a metal thin film of 18-35 μm thick Cu or the like attached to the base film 41 is photo-etched to form metal wires 46 formed of an inner lead 44 and an outer lead 45. The ends of the inner leads 44 are exposed around the device hole 43. In addition, the base film 41 between the device hole 43 and the sprocket hole 42 is removed by a punching, chemical etching, etc., about 1-2 mm in width, so that the slot 47 is electrically connected to the outside. The outer lead 45 is exposed to the slot 47. Further, the base film 41 between the device hole 43 and the slot 47 is punched to form a bending slitting 48 having a width of about 0.5 mm, and the bending slitting 48 is formed. A portion of the metal wires 46 are exposed. At this time, the bending slits 48 are formed to have the smallest width to minimize the mechanical and physical stresses on the metal wire 46 during the subsequent bending process, and are formed by punching or chemical etching.
제5도는 제4도의 이 발명에 따른 탭 패키지(50)의 단면도로서, 제4도의 동일한 부분은 동일한 참조 번호를 부여하였다. 상기 금속배선부(46)의 절곡용 슬리트(48)가 형성되어 있는 부분이 절곡되어 상기 금속배선부(46)가 S자 형상을 이루고 있으며, 노출된 금속배선부(46)의 내측이 상기 반도체 칩(51)의 측면에 절연접착수지(52)로 접착되어 있어 상기 반도체 칩(51)의 측면과 금속배선부(46) 사이의 단락을 방지하였다. 또한 상기 금속배선부(46)의 외측에는 베이스 필름(41)이 부착되어 있다. 이때 상기 디바이스 구멍(43)의 주변에 노출되어 있는 내부 리이드(44)는 반도체 칩(51)의 전극과의 사이에 개재되어 있는 Au 등의 도전 물질로 형성된 범프(53)와 열압착 방식에 의해 접착되어 있으며, 상기 내부 리이드(44), 범프(53) 및 반도체 칩(51)의 표면을 감싸 보호되도록 절연 에폭시 등의 수지로 보호 수지층(54)이 형성되어 있다. 또한 상기 탭 패키지가 스트레이트형 금속배선부(46)를 갖는 경우 상기 금속배선부(46)가 J자 형상으로 절곡되어 외브리이드(45)가 반도체 칩(51)의 하부에 접착되어 있을 수도 있다.FIG. 5 is a cross-sectional view of the tab package 50 according to this invention of FIG. 4, wherein like parts in FIG. 4 have been given the same reference numerals. The bending part of the metal wiring part 46 in which the slits 48 are formed is bent to form the S-shaped metal wiring part 46, and the inner side of the exposed metal wiring part 46 is formed. The insulating adhesive resin 52 is attached to the side surface of the semiconductor chip 51 to prevent a short circuit between the side surface of the semiconductor chip 51 and the metal wiring part 46. In addition, a base film 41 is attached to the outside of the metal wiring 46. At this time, the inner lead 44 exposed to the periphery of the device hole 43 is formed by a bump 53 formed of a conductive material such as Au interposed between the electrode of the semiconductor chip 51 and the electrode by a thermocompression bonding method. A protective resin layer 54 is formed of a resin such as an insulating epoxy so as to surround and protect the surfaces of the inner lead 44, the bump 53, and the semiconductor chip 51. In addition, when the tab package has a straight metal wiring part 46, the metal wiring part 46 may be bent in a J shape, and the external bridging 45 may be attached to the lower portion of the semiconductor chip 51. .
제6도는 제5도의 이 발명에 따른 탭 패키지를 인쇄회로기판에 장착하는 공정의 개략도이며, 제5도와 동일한 부분은 동일한 참조 번호를 부여하였다. 상기 탭 패키지(50)를 진공흡입구(56)를 구비하는 진공척(57)이 흡입하여 인쇄회로기판(58)상에 형성되어 있는 배선(59)의 상부로 이송한다. 이때 상기 배선(59)의 상부에는 솔더가 도포되어 있다. 그 다음 상기 배선(59)상에 외부 리이드(45)를 정렬한 후, 진공척(57)이 하강하여 외부 리이드(45)를 배선(59)상에 올려놓고 상기 진공척(57)이 분리된다. 그다음 상기 탭 패키지(50)를 압착할 수 있도록 탭 패키지(50) 형상의 요부가 하부표면에 형성되어 있는 본드장치(bond tool; 60)가 하강하여 상기 탭 패키지(50)를 압착하여 상기 배선(59)에 완전하게 접합한 후, 상기 본드장치(60)가 상승한다.FIG. 6 is a schematic diagram of a process of mounting the tab package according to the present invention of FIG. 5 to a printed circuit board, and the same parts as in FIG. 5 are given the same reference numerals. The tab package 50 is sucked by the vacuum chuck 57 having the vacuum suction port 56 and transferred to the upper portion of the wiring 59 formed on the printed circuit board 58. At this time, a solder is coated on the wiring 59. Then, after aligning the outer lead 45 on the wiring 59, the vacuum chuck 57 is lowered to place the outer lead 45 on the wiring 59 and the vacuum chuck 57 is separated. . Then, a bond tool 60 having a recessed portion in the shape of the tab package 50 is lowered to compress the tab package 50 so as to compress the tab package 50 to compress the tab package 50. 59, the bond device 60 is raised.
제7도 및 제8도는 이 발명에 따른 실시예들을 나타내는 테이프 케리어의 평면도로서, 금속배선부(69)가 양쪽에 형성되어 있는 듀엘 탭 패키지이다. 절연 재질의 베이스 필름(65)의 양쪽에 스프로켓 구멍(66)이 형성되어 있으며, 장방형의 반도체 칩을 실장하기 위한 디바이스 구멍(67)이 상기 베이스 필름(65)의 중앙에 펀칭 가공되어 형성되어 있다. 상기 베이스 필름(65)상에 내부 리이드(68) 및 외부 리이드(69)로 구성되는 금속배선부(70)가 양방향으로 형성되어 있으며, 상기 금속배선부(70)의 내부 리이드(68)가 상기 디바이스 구멍(67)의 양변에 노출되어 있다. 또한 상기 디바이스 구멍(67)과 외부 리이드(69) 사이의 베이스 필름(65)이 약 0.5mm 정도의 폭으로 제거되어 절곡용 슬리트(71)가 형성되어 있어 반도체 칩 실장시 절곡되어 진다. 이때 상기 제8도는 외부 리이드(69)를 노출시키는 슬로트(72)가 외부 리이드(69)의 일측에 형성되어 있다.7 and 8 are plan views of tape carriers showing embodiments according to the present invention, which are dual tap packages having metal wirings 69 formed on both sides thereof. The sprocket hole 66 is formed in both sides of the base film 65 of insulating material, and the device hole 67 for mounting a rectangular semiconductor chip is punched in the center of the said base film 65, and is formed. . On the base film 65, a metal wiring part 70 composed of an inner lead 68 and an outer lead 69 is formed in both directions, and an inner lead 68 of the metal wiring part 70 is formed on the base film 65. Both sides of the device hole 67 are exposed. In addition, the base film 65 between the device hole 67 and the outer lead 69 is removed to a width of about 0.5 mm to form the bending slits 71, which are bent at the time of mounting the semiconductor chip. At this time, in FIG. 8, a slot 72 for exposing the outer lead 69 is formed at one side of the outer lead 69.
제9(a)도~제9(c)도는 이 발명에 따른 탭 패키지의 장착 상태를 나타내는 단면도이다.9 (a) to 9 (c) are sectional views showing the mounting state of the tab package according to the present invention.
제9(a)도를 참조하면, 소정 회로가 형성되어 있는 반도체 칩(81)이 S자형으로 절곡되어 있는 금속배선부(82)의 내부 리이드(83)와 범프(85)로 연결되어 있으며, 상기 반도체 칩(81)의 측면과 금속배선부(82)의 내측이 절연접착수지(86)로 접합되어 있다. 또한 상기 금속배선부(62)의 외측에는 베이스 필름(87)이 부착되어 있으며, 상기 반도체 칩(81), 범프(85) 및 내부 리이드(83)는 보호 수지(66)로 덮여 있다. 상기 금속 배선부(82)의 외부 리이드(84)의 일측은 LCD 판넬(90)상의 ITO 전극(91)과 도전성 수지로 연결되어 있으며, 상기 외부 리이드(84)의 타측은 인쇄회로기판(92)상의 랜드 패턴(93)과 솔더 또는 도전성 에폭시로 연결되어 있고, 상기 ITO 전극(91)과 외부 리이드(84)의 일측을 보호하도록 보호 수지(94)가 형성되어 있다. 상기 절연접착수지(86)의 두께를 최소로 형성하여 입출력 단자와 반도체 칩(81)간의 거리를 최소화하였다.Referring to FIG. 9 (a), the semiconductor chip 81, on which a predetermined circuit is formed, is connected to the inner lead 83 and bump 85 of the metal wiring portion 82 bent in an S shape. The side surface of the semiconductor chip 81 and the inside of the metal wiring portion 82 are joined by an insulating adhesive resin 86. In addition, a base film 87 is attached to the outside of the metal wiring 62, and the semiconductor chip 81, the bump 85, and the inner lead 83 are covered with a protective resin 66. One side of the outer lead 84 of the metal wiring 82 is connected to the ITO electrode 91 on the LCD panel 90 by a conductive resin, and the other side of the outer lead 84 is a printed circuit board 92. The land pattern 93 on the upper surface is connected to the solder or conductive epoxy, and a protective resin 94 is formed to protect one side of the ITO electrode 91 and the outer lead 84. The thickness of the insulating adhesive resin 86 is minimized to minimize the distance between the input and output terminals and the semiconductor chip 81.
제9(b)도를 참조하면, 탭 패키지의 금속배선부(82)의 외부 리이드(84)의 일측이 LCD 판넬(95)상의 ITO 전극(96)과 연결되어 있으며, 상기 반도체 칩(81)의 밑면은 상기 LCD 판넬(95)상에 절연수지(96)로 접착되어 있다. 또한 외부 리이드(84)의 타측은 인쇄회로기판(97)상의 랜드 패턴(98)과 연결되어 있고, 상기 ITO 전극(96)과 외부 리이드(84)의 일측을 보호하도록 보호 수지(99)로 감싸여져 있다.Referring to FIG. 9B, one side of the outer lead 84 of the metal wiring 82 of the tab package is connected to the ITO electrode 96 on the LCD panel 95. The underside of is attached to the LCD panel 95 with an insulating resin 96. In addition, the other side of the outer lead 84 is connected to the land pattern 98 on the printed circuit board 97 and wrapped with a protective resin 99 to protect one side of the ITO electrode 96 and the outer lead 84. It is here.
제9(c)도를 참조하면, 탭 패키지가 통상의 COG(chip on glass)의 방식과 유사한 TOG(TAB on glass) 방식으로 LCD 판넬(100)상에 장착되어 있으며, 상기 탭 패키지의 상부를 보호하도록 보호수지(101)가 도포되어 있다. 또한 상기 반도체 칩(81)의 하부는 LCD 판넬(100)과 절연수지(102)로 접착되어 있다. 이때 상기 LCD 판넬(100)상에 전원 입출력을 위한 전극 패턴(103)이 형성되어 있으며, 외부 리이드(84)의 일측은 ITO 전극(104)과 도전성 수지로 연결되어 있고, 상기 외부 리이드(84)의 타측은 전극 패턴(103)과 연결되어 있다. 이때 입출력전원의 공급은 외부 리이드(84)에 프렉시블한 배선단자를 연결하여 실현된다. 따라서 LCD 판넬(100)과 연결되는 전원 공급을 주변 장치를 제거하여 LCD 장치를 소형화할 수 있다.Referring to FIG. 9 (c), the tab package is mounted on the LCD panel 100 in a TAB on glass (TOG) method similar to that of a conventional chip on glass (COG) method. Protective resin 101 is applied to protect. In addition, the lower portion of the semiconductor chip 81 is bonded to the LCD panel 100 and the insulating resin 102. At this time, the electrode pattern 103 for power input and output is formed on the LCD panel 100, one side of the outer lead 84 is connected to the ITO electrode 104 and the conductive resin, the outer lead 84 The other side of is connected to the electrode pattern 103. At this time, the supply of input / output power is realized by connecting the flexible wiring terminal to the external lead 84. Therefore, the LCD device can be miniaturized by removing the peripheral device from the power supply connected to the LCD panel 100.
상술한 바와 같이 이 발명은 베이스 필름의 상부에 금속 배선이 형성되어 있는 테이프 케리어 상에 반도체 칩이 실장되는 탭 패키지에서, 상기 탭 패키지의 금속 배선의 내부 리이드와 외부 리이드 사이의 베이스 필름을 소정부분 제거하여 절곡용 슬리트를 형성하여 상기 금속 배선이 노출되도록 하였다. 반도체 칩 실장시 상기 절곡용 슬리트로 노출된 금속 배선을 S자 또는 J자 형상등으로 절곡한 후, 상기 금속 배선의 내측과 상기 반도체 칩의 측면에 절연 수지를 개재시켜 접착하였다.As described above, according to the present invention, in a tab package in which a semiconductor chip is mounted on a tape carrier on which a metal wiring is formed on a base film, a portion of a base film between an inner lead and an outer lead of the metal wiring of the tab package is defined. It was removed to form bending slits so that the metal wiring was exposed. The metal wires exposed by the bending slits were bent into S-shape or J-shape or the like when the semiconductor chip was mounted, and then bonded to the inside of the metal wires and the side surface of the semiconductor chip through an insulating resin.
따라서 상기 탭 패키지의 입출력단자와 반도체 칩의 전극간의 거리를 최소화하였으며 탭 패키지가 인쇄회로기판이나 LCD 판넬에서 차지하는 면적 및 부피를 감소시켜 반도체 장치를 경박단소화할 수 있는 이점이 있다.Therefore, the distance between the input and output terminals of the tab package and the electrode of the semiconductor chip is minimized, and the tab package reduces the area and volume occupied by the printed circuit board or the LCD panel, thereby reducing the thickness of the semiconductor device.
또한 탭 패키지를 LCD 판넬에 실장하는 경우, 상기 LCD 판넬상의 일측에 전원 입출력용의 배선을 별도로 구비하여 상기 탭 패키지를 COG방법으로 LCD 판넬상에 실장한 후, 상기 탭 패키지 및 전원 입출력선과 연결시킬 수 있으므로, LCD 등 반도체 장치의 주변장치를 경박단소화할 수 있는 이점이 있다.When the tab package is mounted on the LCD panel, a wire for power input / output is separately provided on one side of the LCD panel, and the tab package is mounted on the LCD panel by a COG method, and then connected to the tab package and the power input / output wire. As a result, the peripheral device of the semiconductor device such as an LCD can be made thin and short.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920014391A KR950003906B1 (en) | 1992-08-11 | 1992-08-11 | Tap package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920014391A KR950003906B1 (en) | 1992-08-11 | 1992-08-11 | Tap package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940004794A KR940004794A (en) | 1994-03-16 |
| KR950003906B1 true KR950003906B1 (en) | 1995-04-20 |
Family
ID=19337789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920014391A KR950003906B1 (en) | 1992-08-11 | 1992-08-11 | Tap package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950003906B1 (en) |
-
1992
- 1992-08-11 KR KR1019920014391A patent/KR950003906B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004794A (en) | 1994-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169820B1 (en) | Chip scale package with metal wiring substrate | |
| KR20030085993A (en) | Stack ball grid arrary package of center pad chips and manufacturing method therefor | |
| US6448110B1 (en) | Method for fabricating a dual-chip package and package formed | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| KR100251868B1 (en) | Chip scale semiconductor package using flexible circuit board and manufacturing method thereof | |
| KR100196991B1 (en) | Chip scale package assembly and multi chip module assembly | |
| KR950003906B1 (en) | Tap package | |
| KR100207902B1 (en) | Multi chip package using lead frame | |
| US7019410B1 (en) | Die attach material for TBGA or flexible circuitry | |
| KR100533761B1 (en) | semi-conduSSor package | |
| KR100235107B1 (en) | Tab package | |
| JPH10154768A (en) | Semiconductor device and its manufacturing method | |
| KR100212392B1 (en) | Semiconductor package | |
| KR19990015823A (en) | BG package and manufacturing method thereof | |
| KR100237329B1 (en) | The structure of chip scale semiconductor package and method of manufacturing the same | |
| KR100542672B1 (en) | Semiconductor package | |
| KR100385087B1 (en) | Multi-chip semiconductor module and manufacturing process thereof | |
| KR100230919B1 (en) | Semiconductor package | |
| KR960000215B1 (en) | Ic cad type package | |
| KR100419950B1 (en) | manufacturing method of ball grid array semiconductor package using a flexible circuit board | |
| KR100195511B1 (en) | Ball grid array package using leadframe | |
| KR100533762B1 (en) | Semiconductor package | |
| KR100369501B1 (en) | Semiconductor Package | |
| KR940006578B1 (en) | Semicondoctor package and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070327 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |