JP3976984B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP3976984B2
JP3976984B2 JP2000116596A JP2000116596A JP3976984B2 JP 3976984 B2 JP3976984 B2 JP 3976984B2 JP 2000116596 A JP2000116596 A JP 2000116596A JP 2000116596 A JP2000116596 A JP 2000116596A JP 3976984 B2 JP3976984 B2 JP 3976984B2
Authority
JP
Japan
Prior art keywords
wiring
evaluation
terminal
semiconductor device
mold gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000116596A
Other languages
Japanese (ja)
Other versions
JP2001298127A (en
Inventor
環 和田
敦 藤嶋
文司 倉冨
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2000116596A priority Critical patent/JP3976984B2/en
Publication of JP2001298127A publication Critical patent/JP2001298127A/en
Application granted granted Critical
Publication of JP3976984B2 publication Critical patent/JP3976984B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Description

【０００１】
【発明が属する技術分野】
本発明は、配線基板、半導体装置及びその製造方法に関し、特に、ＩＣカード、マルチメディアカード（ＭＭＣ）等に実装される半導体集積回路チップの静電破壊（ＥＳＤ）を抑制する技術、例えば、マルチメディアカード（ＭＭＣ）などのメモリカードに用いる配線基板、半導体装置及びその製造方法に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、マルチメディアデータ格納用として小型軽量化を実現した種々のメモリカードが提供されている。例えば、メモリとメモリコントローラをカード基板に搭載し、少ない数の信号でホスト装置とインタフェースを可能にするマルチメディアカードが提供されている。
【０００３】
前記マルチメディアカードは、例えば、外部インタフェース端子として７個〜９個の接続端子（コネクタ端子）を有し、シリアルインタフェースが用いられ、ＰＣカードやハードディスクが用いられるＴＡインタフェースに比べてホストシステムの負荷を軽減でき、より簡易なシステムでも使用できるようになっている。また、マルチメディアカードの上位互換メモリカードとしてＳＤカードが提案されている（例えば、ＣＱ出版社発行のインタフェース（１９９９年３月号）参照）。
【０００４】
【発明が解決しようとする課題】
本発明者らは、マルチメディアカード（ＭＭＣ）等のストレージ系のＩＣカードについて検討した。その結果、ストレージ系のＩＣカードは、ＰＣＭＣＩＡ（Personal Computer Memory Card International Association）準拠のＰＣカードをはじめ前記マルチメディアカードも、ストレージカードとしての機能を有するに留まっており、現状では、まだ目立った機能拡張はなされていない。
【０００５】
前記ストレージ系のＩＣカードに用いる半導体集積回路チップを配線基板上に接着固定し、前記半導体チップの回路素子形成面上に形成された電極パッドと前記配線基板上の回路配線とを金属ワイヤで接続し、前記半導体チップ、金属ワイヤ、配線基板上の回路配線及びそれぞれの接続部を封止体で封止する。
【０００６】
また、前記配線基板は、基板に回路配線を形成し、前記配線基板の半導体チップ搭載面の一周辺部に回路配線の実装用端子を形成し、前記配線基板の半導体チップ搭載面の他の一周辺部に複数個の評価（テスト）用端子を形成し、前記評価用端子の所定の電極配線がモールドゲートと兼用される構造に形成し、前記回路配線の上面をソルダーレジストで被覆して保護している。
【０００７】
前記回路配線の上面がソルダーレジストで被覆されてなるトランスファーモールド型には、装置製品の評価用端子群の一部にモールドゲート部が設けられている。このモールドゲート部には、その全面に金（Ａｕ）メッキが付けられている（特願２０００−７７７９１号 参照）。
【０００８】
図９に示すＭＭＣカード基板フレーム１００上の配線基板を整形切断してモールドゲート部の評価用端子６Ａ上のレジン（モールド部）１２を剥がす際（モールドゲートブレイク時）に、図１０に示すように、配線１３が浮き上がり、不良品を生じるという問題があった。
【０００９】
この原因は、配線１３上のソルダーレジスト８がレジン（モールド部）１２と密着性がよく、レジン１２を剥がす際に、ソルダーレジスト８もいっしょに剥がれてしまう。
【００１０】
また、図１１に示すように、前記金（Ａｕ）メッキされたモールドゲート部１０２の下に銅（Ｃｕ）配線１３がある場合、銅（Ｃｕ）配線１３もいっしょに剥がされてしまい、前記ＭＭＣカード基板フレーム１００を整形切断する際にその切断片が導電性異物となり、他の端子とショートするという問題があった。
【００１１】
本発明の目的は、半導体装置の評価用端子をモールドゲート部と兼用することが可能な技術を提供することにある。
【００１２】
本発明の目的は、信頼性の高い小型軽量の半導体装置もしくは半導体モジュールを得ることが可能な技術を提供することにある。
【００１３】
本発明の他の目的は、半導体装置の製造において、不良品を低減することが可能な技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的及び新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
【００１６】
（１）平板基板上に回路配線が設けられ、前記回路配線の実装用端子が前記平板基板上の一周辺部に設けられた配線基板において、前記配線基板の半導体チップ搭載面の他の一周辺部に前記回路配線に接続されている複数個の評価用端子が設けられ、前記評価用端子中の所定の端子がモールドゲート部と兼用されたモールドゲート兼用配線構造端子であり、前記回路配線上がソルダーレジストで覆われてなる。
【００１７】
（２）前記（１）の配線基板において、前記モールドゲート兼用配線構造端子の配線上のみソルダーレジストが被覆されていない。
【００１８】
（３）前記（２）の配線基板において、前記モールドゲート部は、複数の前記モールドゲート兼用配線構造端子からなる。
【００１９】
（４）配線基板上に半導体チップの回路素子形成面（表面）と対向する面（裏面）が接着固定され、前記半導体チップの回路素子形成面上に設けられた電極パッドと前記配線基板上の回路配線とが電気的に接続され、前記半導体チップ、配線基板上の回路配線及びそれぞれの接続部が封止体で封止された半導体装置であって、前記配線基板は、平板基板に回路配線が設けられ、前記配線基板の半導体チップ搭載面の一周辺部に回路配線の実装用端子が設けられ、前記配線基板の半導体チップ搭載面の他の一周辺部に前記回路配線に接続されている複数個の評価用端子が設けられ、前記評価用端子中の所定の端子がモールドゲート部と兼用されたモールドゲート兼用配線構造端子であり、前記回路配線上がソルダーレジストで覆われてなる。
【００２０】
（５）前記（４）の半導体装置において、前記モールドゲート兼用配線構造端子の配線のみ前記ソルダーレジストが被覆されていない。
【００２１】
（６）前記（５）の半導体装置において、前記モールドゲート部は、複数のモールドゲート兼用配線構造端子からなる。
【００２２】
（７）配線基板上に、半導体チップの回路素子形成面（表面）と対向する面（裏面）を接着固定し、前記半導体チップの回路素子形成面上に形成された電極パッドと前記配線基板上の回路配線とを電気的に接続し、前記半導体チップ、配線基板上の回路配線及びそれぞれの接続部を封止体で封止する半導体装置の製造方法であって、前記配線基板は、平板基板に回路配線を形成し、前記配線基板の半導体チップ搭載面の一周辺部に回路配線の実装用端子を形成し、前記配線基板の半導体チップ搭載面の他の一周辺部に複数個の評価用端子を形成し、前記評価用端子中の所定の端子をモールドゲート部と兼用するモールドゲート兼用配線構造に形成し、前記回路配線の上面をソルダーレジストで被覆する。
【００２３】
（８）前記（７）の半導体装置の製造方法において、前記モールドゲート兼用配線構造端子の線上のみ前記ソルダーレジストを被覆しない。
【００２４】
（９）前記（８）の半導体装置の製造方法において、前記モールドゲート部を複数の前記モールドゲート兼用配線構造端子で形成する。
【００２５】
すなわち、本発明のポイントは、前記評価用端子（テスト用端子）をモールドゲート部と兼用するモールドゲート兼用配線構造端子を設けることである。
【００２６】
また、本発明は、前記モールドゲート部にＡｕメッキもしくはニッケルメッキが全面に付けていないため、前記モールドゲート兼用配線構造端子部による密着性を低減する。しかし、前記評価用端子からの配線上には、ソルダーレジストが塗布されているため、レジンとの密着性は良くなっている。
【００２７】
そこで、モールドゲート部の配線上のみソルダーレジストを削除し、その部分の密着性劣化を行う構造とした。また、モールドゲートブレイクでの引き出し線、もしくは配線に対しても配線幅と同じくらいにして、レジンとの密着性を弱め、よりモールドゲートブレイクがしやすいようにした。
【００２８】
このように、前記手段によれば、前記評価用端子（テスト用端子）とモールドゲート部を兼用するモールドゲート兼用配線構造端子部を設け、そのモールドゲート兼用配線構造端子部の配線上にはソルダーレジストを被覆しない構造（密着性劣化）にすることにより、整形切断（モールドゲートブレイク）時の配線の剥離及び異物の侵入の低減ができるので、不良品を低減することができる。
【００２９】
また、前記評価用端子から延在する配線上には、ソルダーレジストが塗布されているため、これとレジンとの密着性は良いので、さらに配線の剥離が低減でき、不良品を低減することができる。
【００３０】
また、モールドゲートブレイクでの引き出し線、もしくは配線に対しても配線幅と同じくらいにして、レジンとの密着性を弱め、よりモールドゲートブレイクがしやすくすることができる。これらにより、例えば、信頼性の高い小型軽量のＭＭＣカード等の半導体装置もしくは半導体モジュールを得ることができる。
【００３１】
【発明の実施の形態】
以下、本発明について、その実施形態（実施例）とともに図面を参照して詳細に説明する。
なお、実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３２】
図１は、本発明による一実施形態のＭＭＣカードのチップ実装面を示す模式図、図２は、図１のＡ−Ａ’線で切った断面図、図３は、図１のＢ−Ｂ’線で切った断面図である。図１乃至図３において、１は配線基板、２はフラッシュメモリチップ、３はコントローラチップ、４Ａ，４Ｂはボンディング用リード、５Ａはコントローラ用端子（コネクタ端子）、５ＢはＭＭＣ用端子（コネクタ端子）、６Ａはフラッシュメモリチップの評価（テスト）用端子（コネクタ端子）、６Ｂはコントローラチップの評価（テスト）用端子（コネクタ端子）、７はモールドゲート兼用配線構造端子部、８はソルダーレジスト、９はボンディングワイヤである。
【００３３】
本実形態のＭＭＣカードは、図１乃至図３に示すように、配線基板１の上にフラッシュメモリチップ２及びコントローラチップ３のそれぞれ回路素子形成面（表面）と対向する面（裏面）が接着固定され、前記フラッシュメモリチップ２に設けられた電極パッド（図を簡単にするため図示しない）とボンディング用リード４Ａがボンデイングワイヤ９で電気的に接続され、前記コントローラチップ３に設けられた電極パッドと前記ボンディング用リード４Ａがボンディングワイヤ９で電気的に接続され、前記コントローラチップ３に設けられた別の電極パッドと別のボンディング用リード４Ｂがボンディングワイヤ９で電気的に接続される。前記ボンディング用リード４Ｂと前記図１に示す前記配線基板１上の省略している配線パターンと前記配線基板１の表裏を導通されるスルーホールとによって行われる。
【００３４】
前記配線基板１は、例えば、ガラスエポキシ樹脂等の樹脂基板からなり、その一主面（表面）に回路配線（図を簡単にするため配線パターンは図示しない）が設けられ、図２及び図３に示すように、前記配線基板１の半導体チップ搭載面の一周辺部（例えば上周辺部）にコントローラ用端子５Ａ（実装用端子）及びコントローラチップの評価用端子６Ａが設けられ、前記配線基板１の半導体チップ搭載面の裏面にＭＭＣ用端子５Ｂが設けられている。前記配線基板１の半導体チップ搭載面の他の一周辺部（例えば、下周辺部）に複数個のフラッシュメモリチップの評価用端子６Ａが設けられ、前記フラッシュメモリチップの評価用端子６Ａ中の所定の端子がモールドゲートと兼用されたモールドゲート兼用配線構造端子部７が設けられている。
【００３５】
前記モールドゲート兼用配線構造端子部７以外の前記配線基板１のフラッシュメモリチップの評価用端子６Ａおよび配線４Ｃの上面がソルダーレジスト８で被覆されている。すなわち、前記モールドゲート兼用配線構造端子部７の配線上はソルダーレジスト８が被覆されていない。
【００３６】
前記モールドゲート兼用配線構造端子部７の配線は、複数（例えば、４個）のモールドゲート兼用配線構造端子からなっている。
【００３７】
前記フラッシュメモリチップの評価用端子６Ａ、コントローラチップの評価用端子６Ｂ、モールドゲート兼用配線構造端子部７の各配線端子、フラッシュメモリチップ２、及びコントローラチップ３のそれぞれの接続は、図４（半導体チップ実装平面図）及び図５（図４のＣ−Ｃ'線で切った断面図）に示すように、前記配線基板１上の図示される配線パターン１０によって行われる。また、コントローラ用端子５Ａ及びコントローラチップの評価用端子６Ｂとの接続は、前記図１に示す前記配線基板１上の省略している配線パターン１０によって行われる。
【００３８】
このようにして形成された配線基板１の上のコントローラ用端子５Ａ、ＭＭＣ用端子５Ｂ、フラッシュメモリチップの評価用端子６Ａ、およびコントローラチップの評価用端子６Ｂの領域以外は、レジン等の封止体で封止されている。
【００３９】
前記コントローラ用端子５Ａ、フラッシュメモリチップの評価用端子６Ａ、コントローラチップの評価用端子６Ｂ、及びモールドゲート兼用配線構造端子部７は、例えば、アルミニウム、銅等の導電パターンからなる。これらのアルミニウム、銅等の導電パターンに金メッキやニッケルメッキ等が施されている。
【００４０】
前記配線基板１の大きさは、特に、その寸法に制限されないが、マルチメディアカード（ＭＭＣ）に応じた寸法である。例えば、平面寸法は２０ｍｍ×３０ｍｍで、厚さは０.３３ｍｍである。モールドの厚さは０.６５ｍｍである。
【００４１】
前記図１におけるフラッシュメモリチップの評価用端子６Ａ及びモールドゲート兼用配線構造端子部７の部分の拡大図を図６に示し、前記モールドゲート兼用配線構造端子部７の変形例を図７に示す。
【００４２】
前記図７に示すモールドゲート兼用配線構造端子部７の端子幅は、例えば、０.２ｍｍであり、配線幅は０.０５ｍｍである。また、図８に示すように、配線幅をモールドゲート兼用配線構造端子部７の端子幅と同じ幅にしてもよい。図７及び図８において、１０２は金（Ａｕ）メッキされたモールドゲート部である。
【００４３】
以下に、本実施形態のＩＣカードの製造方法を説明する。
【００４４】
図１乃至図７に示すように、前記配線基板１の半導体チップ搭載面の一周辺部（例えば上周辺部）にコントローラ用端子５Ａ及びコントローラチップの評価用端子６Ｂを形成し、前記半導体チップ搭載面の裏面にＭＭＣ用端子５Ｂを形成する。前記配線基板１の半導体チップ搭載面の他の一周辺部（例えば、下周辺部）に複数個のフラッシュメモリチップの評価用端子６Ａを形成し、前記フラッシュメモリチップの評価用端子６Ａ中の所定の端子をモールドゲートと兼用されたモールドゲート兼用配線構造端子部７に形成する。前記コントローラ用端子５Ａ、コントローラチップ評価用端子６Ａ及びモールドゲート兼用配線構造端子部７は、例えば、アルミニウム、銅等の導電体で形成し、このアルミニウム、銅等の導電パターンに金メッキやニッケルメッキ等を行う。
【００４５】
前記モールドゲート兼用配線構造端子部７以外の前記配線基板１のフラッシュメモリチップの評価用端子６Ａおよび配線４Ｃの上面をソルダーレジスト８で被覆する。すなわち、前記モールドゲート兼用配線構造端子部７の配線上はソルダーレジスト８を被覆しない。前記モールドゲート兼用配線構造端子部７は、複数本（例えば、４本）の配線端子からなっている。
【００４６】
図８に示すように、前述した配線基板１の複数（５個）を搭載するための、例えば５個搭載用ＭＭＣカード基板フレーム１００をＭＭＣカードを組み立てる前にあらかじめ作製し用意しておく。
【００４７】
次に、図１乃至図３に示すように、配線基板１の上にフラッシュメモリチップ２及びコントローラチップ３のそれぞれ回路素子形成面（表面）と対向する面（裏面）を接着剤１１で固定し、前記フラッシュメモリチップ２に形成された電極パッドとボンディング用リード４Ａとをボンディングワイヤ９で電気的に接続し、前記コントローラチップ３に形成された電極パッドと前記ボンディング用リード４Ａとをボンディングワイヤ９で電気的に接続し、前記コントローラチップ３に形成された電極パッドと別のボンディング用リード４Ｂとをボンディングワイヤ９で電気的に接続する。前記コントローラ用端子５Ａ、ＭＭＣ用端子５Ｂ、フラッシュメモリチップの評価用端子６Ａ、コントローラチップの評価用端子６Ｂ、モールドゲート兼用配線構造端子部７の各配線端子、フラッシュメモリチップ２、及びコントローラチップ３のそれぞれを、図４及び図５に示すように、前記配線基板１上の図示される配線パターン１０によって電気的に接続する。また、コントローラ用端子５Ａ及びコントローラチップの評価用端子６Ｂとを、前記図１に示す前記配線基板１上の省略している配線パターン１０とによって電気的に接続する。
【００４８】
このようにして形成された配線基板１の上のコントローラ用端子５Ａ、ＭＭＣ用端子５Ｂ、フラッシュメモリチップの評価用端子６Ａ、及びコントローラチップの評価用端子６Ｂの領域以外は、前記モールドゲート兼用配線構造端子部７及びモールドゲート部１０２をゲートとしてトランスファモールド法によってレジン等の封止体で封止される。
【００４９】
その後、ＭＭＣカード基板フレーム１００を整形切断（モールドゲートブレイク）してＭＭＣカードを得る。
【００５０】
以上説明したように、本実施形態によれば、前記評価用端子（テスト用端子）とモールドゲート部を兼用するモールドゲート兼用配線構造端子部７を設け、そのモールドゲート兼用配線構造端子部７の配線上にはソルダーレジスト８を被覆しない構造（密着性劣化）にすることにより、整形切断（モールドゲートブレイク）時の配線の剥離及び異物の侵入の低減ができるので、不良品を低減することができる。
【００５１】
また、前記評価用端子６Ａから延在する配線上には、ソルダーレジストが塗布されているため、これとレジンとの密着性は良いので、さらに配線の剥離が低減でき、不良品を低減することができる。
【００５２】
また、モールドゲートブレイクでの引き出し線、配線に対しても配線幅と同じくらいにして、レジンとの密着性を弱め、よりモールドゲートブレイクがしやすくすることができる。これらにより、例えば、信頼性の高い小型軽量のＭＭＣカードを得ることができる。
【００５３】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００５４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００５５】
本発明によれば、評価用端子（テスト用端子）とモールドゲート部を兼用するモールドゲート兼用配線構造端子部を設け、そのモールドゲート兼用配線構造端子部の配線上にはソルダーレジストを被覆しない構造（密着性劣化）にすることにより、整形切断（モールドゲートブレイク）時の配線の剥離及び異物の侵入の低減ができるので、不良品を低減することができる。
【００５６】
また、評価用端子から延在する配線上には、ソルダーレジストが塗布されているため、これと封止体（例えばレジン）との密着性は良いので、さらに配線の剥離が低減でき、不良品を低減することができる。
【００５７】
また、モールドゲートブレイクでの引き出し線、配線に対しも配線幅と同じくらいにして、レジンとの密着性を弱め、より整形切断（モールドゲートブレイク）をしやすくすることができる。これらにより、例えば、信頼性の高い小型軽量のＭＭＣカード等の半導体装置及び半導体モジュールを得ることができる。
【図面の簡単な説明】
【図１】本発明による一実施形態のＭＭＣカードのチップ実装面を示す模式図である。
【図２】図１のＡ−Ａ’線で切った断面図である。
【図３】図１のＢ−Ｂ’線で切った断面図である。
【図４】本実施形態のフラッシュメモリチップの評価用端子、コントローラチップの評価用端子、モールドゲート兼用配線構造端子部、フラッシュメモリチップ、及びコントローラチップのそれぞれの接続を示す半導体チップ実装面の平面図である。
【図５】図４のＣ−Ｃ’線で切った断面図である。
【図６】本実施形態のフラッシュメモリチップの評価用端子及びモールドゲート兼用配線構造端子部の要部拡大図である。
【図７】本実施形態のフラッシュメモリチップの評価用端子及び変形例のモールドゲート兼用配線構造端子部の要部拡大図である。
【図８】本実施形態の配線基板を用いＭＭＣカードを組み立てるための５個搭載用リードフレームを示す平面図である。
【図９】従来技術の問題点を説明するためのモールドゲート部の拡大図である。
【図１０】従来技術の問題点を説明するためのモールド後のゲートブレーク時の拡大図である。
【図１１】従来技術の問題点を説明するための切断後の拡大図である。
【符号の説明】
１…配線基板、２…フラッシュメモリチップ、３…コントローラチップ、４Ａ，４Ｂ…ボンディング用リード、４Ｃ…配線、５Ａ…コントローラ用端子、５Ｂ…ＭＭＣ用端子、６Ａ…フラッシュメモリチップの評価用端子、６Ｂ…コントローラチップの評価用端子、７…モールドゲート兼用配線構造端子部、８…ソルダーレジスト、９…ボンディングワイヤ、１０…配線パターン、１１…接着剤、１２…モールド部（レジン）、１３…剥がれた配線、１００…ＭＭＣカード基板フレーム、１０１…間隙、１０２…モールドゲート部。[0001]
[Technical field to which the invention belongs]
The present invention relates to a wiring board, a semiconductor device, and a manufacturing method thereof, and in particular, a technique for suppressing electrostatic breakdown (ESD) of a semiconductor integrated circuit chip mounted on an IC card, a multimedia card (MMC), etc. The present invention relates to a technology effective when applied to a wiring board, a semiconductor device and a manufacturing method thereof used for a memory card such as a media card (MMC).
[0002]
[Prior art]
2. Description of the Related Art Conventionally, various memory cards have been provided that are small and light for storing multimedia data. For example, there is provided a multimedia card that mounts a memory and a memory controller on a card board and enables an interface with a host device with a small number of signals.
[0003]
The multimedia card has, for example, 7 to 9 connection terminals (connector terminals) as external interface terminals, uses a serial interface, and loads on the host system compared to a TA interface using a PC card or a hard disk. The system can be used with even simpler systems. In addition, an SD card has been proposed as an upward compatible memory card for multimedia cards (see, for example, an interface issued by CQ Publisher (March 1999)).
[0004]
[Problems to be solved by the invention]
The present inventors examined a storage-type IC card such as a multimedia card (MMC). As a result, storage IC cards are PCMCIA (Personal Computer Memory Card International Association) compliant PC cards and the above-mentioned multimedia cards have functions as storage cards. No expansion has been made.
[0005]
A semiconductor integrated circuit chip used for the storage IC card is bonded and fixed on a wiring board, and electrode pads formed on the circuit element forming surface of the semiconductor chip and circuit wiring on the wiring board are connected by a metal wire. Then, the semiconductor chip, the metal wire, the circuit wiring on the wiring substrate, and the respective connection portions are sealed with a sealing body.
[0006]
In addition, the wiring board forms circuit wiring on the substrate, forms circuit wiring mounting terminals on one peripheral portion of the semiconductor chip mounting surface of the wiring board, and other one of the semiconductor chip mounting surfaces of the wiring board. A plurality of terminals for evaluation (test) are formed in the peripheral portion, a predetermined electrode wiring of the terminal for evaluation is formed in a structure also used as a mold gate, and the upper surface of the circuit wiring is covered with a solder resist for protection is doing.
[0007]
In the transfer mold type in which the upper surface of the circuit wiring is covered with a solder resist, a mold gate portion is provided in a part of the evaluation terminal group of the device product. The mold gate portion is plated with gold (Au) on the entire surface (see Japanese Patent Application No. 2000-77791).
[0008]
When the wiring board on the MMC card board frame 100 shown in FIG. 9 is shaped and cut and the resin (mold part) 12 on the evaluation terminal 6A of the mold gate part is peeled off (at the time of mold gate break), as shown in FIG. In addition, there is a problem in that the wiring 13 is lifted and a defective product is generated.
[0009]
This is because the solder resist 8 on the wiring 13 has good adhesion to the resin (mold part) 12, and when the resin 12 is peeled off, the solder resist 8 is also peeled off together.
[0010]
Further, as shown in FIG. 11, when there is a copper (Cu) wiring 13 under the gold (Au) plated mold gate portion 102, the copper (Cu) wiring 13 is also peeled off together, and the MMC When the card substrate frame 100 is shaped and cut, there is a problem that the cut piece becomes a conductive foreign matter and short-circuits with other terminals.
[0011]
An object of the present invention is to provide a technique capable of using an evaluation terminal of a semiconductor device also as a mold gate portion.
[0012]
An object of the present invention is to provide a technology capable of obtaining a highly reliable small and lightweight semiconductor device or semiconductor module.
[0013]
Another object of the present invention is to provide a technique capable of reducing defective products in the manufacture of semiconductor devices.
[0014]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0015]
[Means for Solving the Problems]
The outline of a typical invention among the inventions disclosed in the present application will be briefly described as follows.
[0016]
(1) In a wiring board in which circuit wiring is provided on a flat substrate, and a mounting terminal for the circuit wiring is provided in one peripheral portion on the flat substrate, another periphery of the semiconductor chip mounting surface of the wiring substrate A plurality of evaluation terminals connected to the circuit wiring are provided in the portion, and a predetermined terminal in the evaluation terminal is a mold gate combined wiring structure terminal also used as the mold gate portion, Is covered with solder resist.
[0017]
(2) In the wiring substrate of (1), the solder resist is not coated only on the wiring of the mold gate / wiring structure terminal.
[0018]
(3) In the wiring substrate according to (2), the mold gate portion includes a plurality of mold gate / wiring structure terminals.
[0019]
(4) A surface (back surface) facing the circuit element formation surface (front surface) of the semiconductor chip is bonded and fixed on the wiring substrate, and electrode pads provided on the circuit element formation surface of the semiconductor chip and the wiring substrate A semiconductor device in which circuit wiring is electrically connected, and the semiconductor chip, the circuit wiring on the wiring board, and the respective connection portions are sealed with a sealing body, and the wiring board is connected to the flat board. Circuit wiring mounting terminals are provided at one peripheral portion of the semiconductor chip mounting surface of the wiring board, and are connected to the circuit wiring at the other peripheral portion of the semiconductor chip mounting surface of the wiring substrate. A plurality of evaluation terminals are provided, and a predetermined terminal in the evaluation terminal is a mold gate / wiring structure terminal also used as a mold gate portion, and the circuit wiring is covered with a solder resist.
[0020]
(5) In the semiconductor device of (4), only the wiring of the mold gate / wiring structure terminal is not covered with the solder resist.
[0021]
(6) In the semiconductor device of (5), the mold gate portion includes a plurality of mold gate / wiring structure terminals.
[0022]
(7) On the wiring substrate, a surface (back surface) facing the circuit element formation surface (front surface) of the semiconductor chip is bonded and fixed, and the electrode pads formed on the circuit element formation surface of the semiconductor chip and the wiring substrate A semiconductor device, a circuit board on the circuit board, and a circuit board on the circuit board, and a connection part thereof are sealed with a sealing body, the circuit board being a flat substrate Circuit wiring is formed, a circuit wiring mounting terminal is formed on one peripheral portion of the semiconductor chip mounting surface of the wiring substrate, and a plurality of evaluation terminals are formed on the other peripheral portion of the semiconductor chip mounting surface of the wiring substrate. A terminal is formed, a predetermined terminal in the evaluation terminal is formed in a wiring structure for both a mold gate and a mold gate, and the upper surface of the circuit wiring is covered with a solder resist.
[0023]
(8) In the method of manufacturing a semiconductor device according to (7), the solder resist is not covered only on the wire of the mold gate / wiring structure terminal.
[0024]
(9) In the method of manufacturing a semiconductor device according to (8), the mold gate portion is formed of a plurality of mold gate / wiring structure terminals.
[0025]
That is, the point of the present invention is to provide a wiring structure terminal also serving as a mold gate, which also uses the evaluation terminal (test terminal) as a mold gate portion.
[0026]
Further, according to the present invention, since the mold gate portion is not plated with Au or nickel, the adhesion by the mold gate / wiring structure terminal portion is reduced. However, since the solder resist is applied on the wiring from the evaluation terminal, the adhesion with the resin is improved.
[0027]
Therefore, the solder resist is removed only on the wiring of the mold gate portion, and the adhesion deterioration of the portion is made. In addition, the lead wire or the wiring in the mold gate break is set to the same width as the wiring width to weaken the adhesion to the resin so that the mold gate break can be more easily performed.
[0028]
As described above, according to the above means, the mold gate / wiring structure terminal portion serving both as the evaluation terminal (test terminal) and the mold gate portion is provided, and the solder on the wiring of the mold gate / wiring structure terminal portion is provided. By adopting a structure that does not cover the resist (deterioration of adhesion), it is possible to reduce the peeling of the wiring and the intrusion of foreign matters during shaping and cutting (mold gate break), so that defective products can be reduced.
[0029]
In addition, since the solder resist is applied on the wiring extending from the evaluation terminal, the adhesion between the solder resist and the resin is good, so that the peeling of the wiring can be further reduced and defective products can be reduced. it can.
[0030]
Further, it is possible to make the mold gate break easier by reducing the adhesiveness to the resin by making the lead wire or the wiring in the mold gate break as long as the wiring width. Accordingly, for example, a highly reliable semiconductor device or semiconductor module such as a small and light MMC card can be obtained.
[0031]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the drawings together with embodiments (examples) thereof.
In all the drawings for explaining the embodiments, parts having the same function are given the same reference numerals, and repeated explanation thereof is omitted.
[0032]
1 is a schematic diagram showing a chip mounting surface of an MMC card according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1, and FIG. It is sectional drawing cut | disconnected by the line. 1 to 3, 1 is the wiring substrate, 2 is a flash memory chip, 3 controller chip, 4A, 4B lead bonding, 5 A controller terminal (connector terminals), 5B is MMC terminals (connector terminals ), 6A is a flash memory chip evaluation (test) terminal (connector terminal), 6B is a controller chip evaluation (test) terminal (connector terminal), 7 is a mold gate combined wiring structure terminal, 8 is a solder resist, 9 is a bonding wire.
[0033]
As shown in FIGS. 1 to 3, the MMC card of this embodiment is bonded to the circuit board formation surface (front surface) of the flash memory chip 2 and the controller chip 3 on the wiring substrate 1. An electrode pad (not shown for simplicity of illustration) fixed to the flash memory chip 2 and a bonding lead 4A are electrically connected by a bonding wire 9 and fixed to the controller chip 3 The bonding lead 4A is electrically connected by a bonding wire 9, and another electrode pad provided on the controller chip 3 and another bonding lead 4B are electrically connected by a bonding wire 9. The bonding lead 4B, the omitted wiring pattern on the wiring board 1 shown in FIG. 1, and the through-hole that conducts the front and back of the wiring board 1 are performed.
[0034]
The wiring board 1 is made of, for example, a resin substrate such as a glass epoxy resin, and circuit wiring (a wiring pattern is not shown for simplicity of illustration) is provided on one main surface (front surface). As shown in FIG. 5, a controller terminal 5A (mounting terminal) and a controller chip evaluation terminal 6A are provided on one peripheral portion (for example, an upper peripheral portion) of the semiconductor chip mounting surface of the wiring substrate 1, and the wiring substrate 1 An MMC terminal 5B is provided on the back surface of the semiconductor chip mounting surface. A plurality of flash memory chip evaluation terminals 6A are provided on the other peripheral portion (for example, the lower peripheral portion) of the semiconductor chip mounting surface of the wiring board 1, and a predetermined number in the evaluation terminals 6A of the flash memory chip is provided. A mold gate / wiring structure terminal portion 7 is also provided in which the terminal is also used as a mold gate.
[0035]
The upper surfaces of the flash memory chip evaluation terminal 6A and the wiring 4C of the wiring board 1 other than the mold gate / wiring structure terminal portion 7 are covered with a solder resist 8. That is, the wiring of the mold gate shared wiring structure terminal unit 7 solder resist 8 is not covered.
[0036]
The wiring of the mold gate / wiring structure terminal portion 7 includes a plurality (for example, four) of mold gate / wiring structure terminals.
[0037]
The connection of the evaluation terminal 6A of the flash memory chip, the evaluation terminal 6B of the controller chip, the wiring terminals of the mold gate / wiring structure terminal section 7, the flash memory chip 2 and the controller chip 3 is shown in FIG. As shown in a chip mounting plan view and FIG. 5 (a cross-sectional view taken along the line CC ′ in FIG. 4), the wiring pattern 10 illustrated on the wiring board 1 is used. Further, the connection between the controller terminal 5A and the controller chip evaluation terminal 6B is performed by the omitted wiring pattern 10 on the wiring board 1 shown in FIG .
[0038]
Controller terminals 5A on this way the wiring substrate 1 which is formed, MMC terminal 5B, the evaluation terminal 6A of the flash memory chips, and other areas of the evaluation terminal 6B of the controller chip, sealing resin or the like It is sealed with a body.
[0039]
The controller terminal 5A, the flash memory chip evaluation terminal 6A, the controller chip evaluation terminal 6B, and the mold gate / wiring structure terminal portion 7 are made of a conductive pattern such as aluminum or copper. These conductive patterns such as aluminum and copper are plated with gold or nickel.
[0040]
The size of the wiring substrate 1 is not particularly limited by the size, but is a size according to a multimedia card (MMC). For example, the planar dimensions are 20 mm × 30 mm and the thickness is 0.33 mm. The mold thickness is 0.65 mm.
[0041]
FIG. 6 is an enlarged view of the evaluation terminal 6A and the mold gate / wiring structure terminal portion 7 of the flash memory chip in FIG. 1, and FIG. 7 shows a modification of the mold gate / wiring structure terminal portion 7. In FIG.
[0042]
The terminal width of the mold gate / wiring structure terminal portion 7 shown in FIG. 7 is, for example, 0.2 mm, and the wiring width is 0.05 mm. Further, as shown in FIG. 8, the wiring width may be the same as the terminal width of the mold gate / wiring structure terminal portion 7. 7 and 8, reference numeral 102 denotes a mold gate portion plated with gold (Au).
[0043]
Below, the manufacturing method of the IC card of this embodiment is demonstrated.
[0044]
As shown in FIG. 1 to FIG. 7, a controller terminal 5A and a controller chip evaluation terminal 6B are formed on one peripheral portion (for example, the upper peripheral portion) of the semiconductor chip mounting surface of the wiring board 1, and the semiconductor chip mounting is performed. An MMC terminal 5B is formed on the back surface. A plurality of flash memory chip evaluation terminals 6A are formed on the other peripheral part (for example, the lower peripheral part) of the semiconductor chip mounting surface of the wiring board 1, and a predetermined one of the evaluation terminals 6A in the flash memory chip is provided. These terminals are formed on the mold gate / wiring structure terminal portion 7 which is also used as the mold gate. The controller terminal 5A, the controller chip evaluation terminal 6A and the mold gate / wiring structure terminal portion 7 are formed of a conductor such as aluminum or copper, and the conductive pattern such as aluminum or copper is plated with gold or nickel. I do.
[0045]
Covering the upper surface of the evaluation terminal 6 A contact and wiring 4C of the wiring substrate 1 of the flash memory chips other than said mold gate shared wiring structure terminal unit 7 in the solder resist 8. That is, the solder resist 8 is not coated on the wiring of the mold gate / wiring structure terminal portion 7. The mold gate / wiring structure terminal portion 7 includes a plurality of (for example, four) wiring terminals.
[0046]
As shown in FIG. 8, for example, five MMC card board frames 100 for mounting five (5) of the wiring boards 1 described above are prepared and prepared in advance before assembling the MMC card.
[0047]
Next, as shown in FIGS. 1 to 3, the surface (back surface) facing the circuit element formation surface (front surface) of each of the flash memory chip 2 and the controller chip 3 is fixed on the wiring substrate 1 with an adhesive 11. the electrically connects the electrode pad formed on a flash memory chip 2 and the bonding lead 4A in Bonde I Nguwaiya 9, Bonde I to said controller electrode pads formed on the chip 3 and the bonding lead 4A electrically connected in Nguwaiya 9, electrically connecting the electrode pad formed on the controller chip 3 and another bonding lead 4B in Bonde I Nguwaiya 9. The controller terminal 5A, the MMC terminal 5B, the flash memory chip evaluation terminal 6A, the controller chip evaluation terminal 6B, the wiring terminals of the mold gate / wiring structure terminal section 7, the flash memory chip 2, and the controller chip 3 As shown in FIGS. 4 and 5, these are electrically connected by a wiring pattern 10 shown on the wiring board 1. Further, the controller terminal 5A and the controller chip evaluation terminal 6B are electrically connected to each other by the omitted wiring pattern 10 on the wiring board 1 shown in FIG .
[0048]
Except for the areas of the controller terminal 5A, the MMC terminal 5B, the flash memory chip evaluation terminal 6A, and the controller chip evaluation terminal 6B on the wiring board 1 thus formed, the mold gate wiring The structure terminal portion 7 and the mold gate portion 102 are used as gates and sealed with a sealing body such as a resin by a transfer molding method.
[0049]
Thereafter, the MMC card substrate frame 100 is shaped and cut (molded gate break) to obtain an MMC card.
[0050]
As described above, according to the present embodiment, the mold gate / wiring structure terminal portion 7 that serves both as the evaluation terminal (test terminal) and the mold gate portion is provided. By making the structure that does not cover the solder resist 8 on the wiring (deterioration of adhesion), it is possible to reduce the peeling of the wiring and the entry of foreign matters at the time of shaping and cutting (mold gate break). it can.
[0051]
In addition, since the solder resist is applied on the wiring extending from the evaluation terminal 6A, the adhesion between the solder resist and the resin is good, so that the peeling of the wiring can be further reduced and defective products can be reduced. Can do.
[0052]
In addition, it is possible to make the mold gate break easier by reducing the adhesiveness to the resin by setting the lead wire and the wiring in the mold gate break to the same width as the wiring width. Thus, for example, a highly reliable small and lightweight MMC card can be obtained.
[0053]
As mentioned above, the invention made by the present inventor has been specifically described based on the above embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Of course.
[0054]
【The invention's effect】
Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
[0055]
According to the present invention, there is provided a mold gate / wiring structure terminal portion that doubles as an evaluation terminal (test terminal) and a mold gate portion, and the solder resist is not covered on the wiring of the mold gate / wiring structure terminal portion. By (adhesion degradation), it is possible to reduce the peeling of the wiring and the intrusion of foreign matters at the time of shaping and cutting (mold gate break), so that defective products can be reduced.
[0056]
In addition, since a solder resist is applied on the wiring extending from the evaluation terminal, the adhesion between the solder resist and the sealing body (for example, resin) is good. Can be reduced.
[0057]
In addition, the lead wire and the wiring in the mold gate break can be set to the same width as the wiring width to weaken the adhesiveness with the resin, thereby facilitating the shaping and cutting (mold gate break). As a result, for example, a highly reliable semiconductor device such as a small and light MMC card and a semiconductor module can be obtained.
[Brief description of the drawings]
FIG. 1 is a schematic view showing a chip mounting surface of an MMC card according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along the line AA ′ in FIG.
3 is a cross-sectional view taken along the line BB ′ of FIG.
FIG. 4 is a plan view of a semiconductor chip mounting surface showing connection of an evaluation terminal of a flash memory chip, an evaluation terminal of a controller chip, a wiring structure terminal portion that also serves as a mold gate, a flash memory chip, and a controller chip according to the present embodiment; FIG.
5 is a cross-sectional view taken along the line CC ′ of FIG.
FIG. 6 is an enlarged view of a main part of an evaluation terminal and a mold gate / wiring structure terminal portion of the flash memory chip according to the embodiment;
FIG. 7 is an enlarged view of a main part of an evaluation terminal of the flash memory chip according to the present embodiment and a mold gate / wiring structure terminal portion of a modified example;
FIG. 8 is a plan view showing five mounting lead frames for assembling an MMC card using the wiring board of the present embodiment.
FIG. 9 is an enlarged view of a mold gate portion for explaining the problems of the prior art.
FIG. 10 is an enlarged view at the time of a gate break after molding for explaining the problems of the prior art.
FIG. 11 is an enlarged view after cutting for explaining the problems of the prior art.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Wiring board, 2 ... Flash memory chip, 3 ... Controller chip, 4A, 4B ... Bonding lead, 4C ... Wiring, 5A ... Controller terminal, 5B ... MMC terminal, 6A ... Evaluation terminal of flash memory chip, 6B: Controller chip evaluation terminal, 7: Mold gate / wiring structure terminal, 8 ... Solder resist, 9 ... Bonding wire, 10 ... Wiring pattern, 11 ... Adhesive, 12 ... Mold part (resin), 13 ... Peeling 100 ... MMC card substrate frame, 101 ... gap, 102 ... mold gate part.

Claims (9)

表面および裏面を有する配線基板と、
前記配線基板の裏面に配置された複数のコネクタ端子と、
前記配線基板の表面に配置された、フラッシュメモリ評価用の複数の評価用端子と、
前記複数の評価用端子のうちモールドゲート兼用配線構造端子を露出し、且つ、それ以外の評価用端子を覆うように、前記配線基板の表面に形成されたソルダーレジストと、
前記ソルダーレジスト上に接着剤で固定されたフラッシュメモリチップおよび前記フラッシュメモリチップ用のコントローラチップと、
前記フラッシュメモリチップおよび前記コントローラチップを覆い、且つ、
前記複数の評価用端子のうちモールドゲート兼用配線構造端子を覆い、それ以外の評価用端子を露出するように、前記配線基板の表面上に形成されたレジンと、
を有することを特徴とする半導体装置。 A wiring board having a front surface and a back surface,
A plurality of connectors pin disposed on the back surface of the wiring substrate,
Wherein disposed on the surface of the wiring substrate, a plurality of evaluation pin for flash memory for evaluation,
The exposed mold gate alternate wiring structure terminal among the plurality of evaluation terminal, and to cover the other evaluation terminal, and the solder registry formed on the surface of the wiring substrate,
A controller chip for flash memory chip contact and the flash memory chip that is fixed with an adhesive on the solder resist,
Covering the flash memory chip and the controller chip; and
Covering the mold gate alternate wiring structure terminal among the plurality of evaluation terminal, so as to expose the other evaluation terminal, and Resins formed on the surface of the wiring substrate,
Wherein a to have a. 請求項１に記載の半導体装置は更に、前記配線基板の表面に配置されたボンディング用リードを有し、
前記コントローラチップおよび前記フラッシュメモリチップは前記ボンディング用リードとボンディングワイヤによって接続しており、
前記複数の評価用端子は、前記配線基板に形成された配線パターンによって、前記ボンディング用リードと接続していることを特徴とする半導体装置。The semiconductor device according to claim 1 further includes a bonding lead disposed on a surface of the wiring board,
The controller chip and the flash memory chip are connected by the bonding leads and bonding wires,
It said plurality of evaluation terminals, depending on the wiring pattern formed on the wiring board, a semiconductor device which is characterized in that in connection with the bonding lead. 請求項１または２に記載の半導体装置において、前記複数の評価用端子は、導電体にメッキを施されて形成されていることを特徴とする半導体装置。  3. The semiconductor device according to claim 1, wherein the plurality of evaluation terminals are formed by plating a conductor. 請求項３に記載の半導体装置において、前記導電体は、アルミニウムまたは銅から形成されており、前記メッキは金またはニッケルから形成されていることを特徴とする半導体装置。  4. The semiconductor device according to claim 3, wherein the conductor is made of aluminum or copper, and the plating is made of gold or nickel. 請求項１〜４のいずれか一項に記載の半導体装置において、前記半導体装置はマルチメディアカードであることを特徴とする半導体装置。The semiconductor device according to any one of claims 1 to 4, a semiconductor device wherein the semiconductor device is a multimedia red over de. （ａ）表面および裏面を有する配線基板を複数個搭載するための基板フレームを用意する工程と、
（ｂ）前記配線基板の裏面に複数のコネクタ端子を形成する工程と、
（ｃ）前記配線基板の表面にフラッシュメモリ評価用の複数の評価用端子を形成する工程と、
（ｄ）前記複数の評価用端子のうちモールドゲート兼用配線構造端子はソルダーレジストで覆われず、それ以外の評価用端子をソルダーレジストで覆うように、前記配線基板の表面にソルダーレジストを形成する工程と、
（ｅ）前記ソルダーレジスト上に、接着剤によって、フラッシュメモリチップおよび前記フラッシュメモリチップ用のコントローラチップを配置する工程と、
（ｆ）前記ソルダーレジストから露出した前記モールドゲート兼用配線構造端子の領域を注入口として、前記フラッシュメモリチップおよび前記コントローラチップを覆い、且つ、前記複数の評価用端子のうち前記モールドゲート兼用配線構造端子を覆い、それ以外の評価用端子を露出するように、前記配線基板の表面上にレジンを注入する工程と、
（ｇ）前記基板フレームを切断して、前記複数個の配線基板を個片化する工程と、
を有することを特徴とする半導体装置の製造方法。(A) preparing a substrate frame for mounting a plurality of wiring substrates having a front surface and a back surface;
(B) forming a plurality of connector terminals on the back surface of the wiring board;
Forming a plurality of evaluation terminal of flash memory for evaluation in (c) the surface of the wiring substrate,
(D) A solder resist is formed on the surface of the wiring board so that a mold gate / wiring structure terminal among the plurality of evaluation terminals is not covered with a solder resist, and other evaluation terminals are covered with the solder resist. Process,
(E) placing a flash memory chip and a controller chip for the flash memory chip on the solder resist by an adhesive ;
(F) The mold gate / wiring structure terminal region exposed from the solder resist is used as an injection port to cover the flash memory chip and the controller chip, and among the plurality of evaluation terminals , the mold gate / wiring structure A step of injecting a resin on the surface of the wiring board so as to cover the terminals and expose the other evaluation terminals ;
(G) cutting the board frame to separate the plurality of wiring boards;
The method of manufacturing a semiconductor device which is characterized in that have a. 請求項６に記載の半導体装置の製造方法において、前記複数の評価用端子は、導電体にメッキを施して形成することを特徴とする半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 6 , wherein the plurality of evaluation terminals are formed by plating a conductor. 請求項７に記載の半導体装置の製造方法において、前記導電体は、アルミニウムまたは銅から形成し、前記メッキは金またはニッケルから形成することを特徴とする半導体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 7 , wherein the conductor is formed from aluminum or copper, and the plating is formed from gold or nickel. 請求項６〜８のいずれか一項に記載の半導体装置の製造方法において、前記半導体装置はマルチメディアカードであることを特徴とする半導体装置の製造方法。The method of manufacturing a semiconductor device according to any one of claims 6-8, a method of manufacturing a semiconductor device wherein the semiconductor device is a multimedia red over de.
JP2000116596A 2000-04-18 2000-04-18 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3976984B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000116596A JP3976984B2 (en) 2000-04-18 2000-04-18 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000116596A JP3976984B2 (en) 2000-04-18 2000-04-18 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001298127A JP2001298127A (en) 2001-10-26
JP3976984B2 true JP3976984B2 (en) 2007-09-19

Family

ID=18628038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000116596A Expired - Fee Related JP3976984B2 (en) 2000-04-18 2000-04-18 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3976984B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4620011B2 (en) * 2006-08-14 2011-01-26 株式会社東芝 IC card
JP2009194267A (en) * 2008-02-18 2009-08-27 Panasonic Corp Semiconductor device, method of manufacturing the same, and electronic appliance using same device
JP5337110B2 (en) * 2010-06-29 2013-11-06 株式会社東芝 Semiconductor memory device

Also Published As

Publication number Publication date
JP2001298127A (en) 2001-10-26

Similar Documents

Publication Publication Date Title
EP0810656B1 (en) Semiconductor device substrate and method of manufacturing the same
US6861734B2 (en) Resin-molded semiconductor device
JP3454920B2 (en) Semiconductor package and manufacturing method thereof
KR940003375B1 (en) Semiconductor device and method of the same
US5280193A (en) Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate
KR100551641B1 (en) A method of manufacturing a semiconductor device and a semiconductor device
EP1639644B1 (en) Integrated circuit package having stacked integrated circuits and method therefor
KR101177925B1 (en) Low profile wire bonded usb device
US20080197479A1 (en) Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same
JP2001015679A (en) Semiconductor device and manufacture thereof
JP3332654B2 (en) Semiconductor device substrate, semiconductor device, and method of manufacturing semiconductor device
JP3059097B2 (en) Electronic circuit board and its manufacturing method
JP2781019B2 (en) Semiconductor device and manufacturing method thereof
US20060261456A1 (en) Micromodule, particularly for chip card
JP3976984B2 (en) Semiconductor device and manufacturing method thereof
US20010001507A1 (en) Substrate for a semiconductor device, a semiconductor device, a card type module, and a data memory device
JPH0789280A (en) Ic module
KR100769204B1 (en) Semiconductor Package and Manufacture Method The Same
JP2533012B2 (en) Surface mount semiconductor device
JPH0262297A (en) Integrated circuit device and ic card using same
KR100195510B1 (en) Chip card
JP2533011B2 (en) Surface mount semiconductor device
JP3351711B2 (en) Semiconductor device substrate and method of manufacturing the same, and semiconductor device, card type module, and information storage device
JP3485736B2 (en) Semiconductor device and manufacturing method thereof
JP2007034786A (en) Composite ic card and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041012

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060814

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070417

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140629

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees