KR950704850A - 공진 시스템 및 기능 회로를 포함하는 저전력 전자 회로(low power electronic circuit comprising a resonant system and a function circuitry) - Google Patents

공진 시스템 및 기능 회로를 포함하는 저전력 전자 회로(low power electronic circuit comprising a resonant system and a function circuitry)

Info

Publication number
KR950704850A
KR950704850A KR1019950702516A KR19950702516A KR950704850A KR 950704850 A KR950704850 A KR 950704850A KR 1019950702516 A KR1019950702516 A KR 1019950702516A KR 19950702516 A KR19950702516 A KR 19950702516A KR 950704850 A KR950704850 A KR 950704850A
Authority
KR
South Korea
Prior art keywords
circuit
frequency
electronic circuit
resonant
clock signal
Prior art date
Application number
KR1019950702516A
Other languages
English (en)
Other versions
KR100335602B1 (ko
Inventor
제프리 필립 하비
Original Assignee
제프리 필립 하비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제프리 필립 하비 filed Critical 제프리 필립 하비
Priority claimed from PCT/GB1993/002594 external-priority patent/WO1994015394A1/en
Publication of KR950704850A publication Critical patent/KR950704850A/ko
Application granted granted Critical
Publication of KR100335602B1 publication Critical patent/KR100335602B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Dc-Dc Converters (AREA)

Abstract

전자 회로는 전력 소모를 감소시키도록 공지 기술을 사용한다.
이 회로는 전자 기능을 실행하는 기능 회로(14)를 포함한다. 기능 회로의 특정 소자(14F)는 하나 혹은 그 이상의 입력 신호에 응답하여 회로 주파수에서 상태를 변화시킨다. 회로 주파수에서 발진하는 공진 시스템(50,140)는 공진 시스템이 주로 공진하도록 공진 주파수에 가깝게 동작되어진다. 공진 시스템은 기능 회로와 관련된 기생캐패시턴스 및/혹은 인턱턴스를 극복함에 의해 상태를 변경하여 지시된 소자를 원조하도록 기능회복에 접속된다.

Description

공진 시스템 및 기능 회로를 포함하는 저전력 전자 회로(LOW POWER ELECTRONIC CIRCUIT COMPRISING A RESONANT SYSTEM AND A FUNCTION CIRCUITRY)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 공진 시스템을 사용한 동기적 전자 회로의 이란 블록도, 제4도는 제3도의 동기 회로의 상보형-클럭 구현의 회로도.

Claims (43)

  1. 입력 클릭 주파수에서 입력 클럭 신호에 응답하여, 회로 주파수에서 제1회로 클럭 신호를 발생시키도록 입력 클럭 주파수에 실질적으로 비례하는 회로 주파수에서 발진하고, 주로 공진하도록 기본 공진 주파수로 가깝게 동작하는 공진 시스템과, 회로 클럭 신호에 동기되는 전자 기능을 실행하는 기능 회로로 구성되는 것을 특징으로 하는 전자 회로.
  2. 제1항에 있어서, 공진 시스템은 (a)회로 클럭 신호가 전송되어지는 회로 클럭 라인 및(b)회로 주파수 보다 더 작은 주파수에서 실질적으로 고정된 기준 전압 혹은 다른 전압의 소오스사이에 직력로 접속된 공진자 및 비-기생 캐패시터를 포함하는 것을 특징으로 하는 전자회로.
  3. 제1항에 있어서, 공진 시스템은 (a)회로 클럭 신호가 전송되는 회로 클럭 라인 및 (b)회로 클럭 신호의 시간 -평균 전압과 대략 같은 기준 전압의 소오스사이에 접속된 공진자를 포함하는 것을 특징으로 하는 전자 회로.
  4. 제3항에 있어서, 공진 시스템은 (a)기준 전압의 소오스 및 (b)회로 주파수보다 낱은 주파수에서 실질적으로 고정된 다른 기준 전압 혹은 다른 전압의 소오스 사이에 접속된 비-기생 캐패시터를 포함하는 것을 특징으로 하는 전자 회로.
  5. 제1항에 있어서, 공진 시스템은 제1회로 클럭 신호에 대해서 실질적으로 반전되는 제2회로 클럭 신호, 제2회로 클럭신호와 동기적으로 실행되어지는 적어도 일부의 기능 회로의 전자 기능을 발생시키는 것을 특징으로 하는 전자 회로.
  6. 제5항에 있어서, 공진 시스템은 회로 클럭 신호가 각각 전송되는 한 쌍의 회로클럭 라인사이에 접속되는 공진자를 포함하는 것을 특징으로 하는 전자 회로.
  7. 제6항에 있어서, 공진 시스템은 공진자와 직렬로 된 클럭 라인사이에 접속된 적어도 하나의 스위치 혹은 캐패시터를 포함하는 것을 특징으로 하는 전자 회로.
  8. 제2항 내지 제4항, 제6항 또는 제7항중 어느 한 항에 있어서, 공진자는 직렬로 상호 접속된 인적터 그룹혹은 인덕터로 구성된 비-기생 주 유도 장치를 포함하는 것을 특징으로 하는 전자 회로.
  9. 제8항에 있어서, 주 유도 장치는 제어가능한 가변 인덕턴스를 구비하는 것을 특징으로 하는 전자 회로.
  10. 제8항 또는 제9항에 있어서, 공진자는 적어도 일부 주 유도장치와 병렬로 접속된 적어도 하나의 유도성-용량성 배열을 포함하고, 각각의 유도성-용량성 배열은 직렬로 상호 접속된 인덕터 및 캐패시터를 포함하는 것을 특징으로 하는 전자 회로.
  11. 제8항, 제9항 또는 제10항중 어느 한 항에 있어서 공진자는 주 유도 장치의 일부에 병렬로 접속된 적어도 하나의 캐패시터를 포함하는 것을 특징으로 하는 전자 회로.
  12. 제8항 내지 제10항 또는 제11항중 어느 한 항에 있어서, 공진자는 주 유도 장치의 내부점 및 회로 주파수보다 더 낮은 주파수에서 실질적으로 고정된 기준 전압 혹은 다른 전압의 소오스 사이에 접속된 적어도 하나의 캐패시터를 포함하는 것을 특징으로 하는 전자 회로.
  13. 제8항 내지 제11항 또는 제12항중 어느 한 항에 있어서, 공진자는 주 유도 장치의 다중점에 접속된 분할된 캐패시터를 포함하는 것을 특징으로 하는 전자 회로.
  14. 전술한 항중 어느 한 항에 있어서, 공진 시스템은 기본 공진 주파수를 조절하는 제어 회로를 포함하는 것을 특징으로 하는 전자 회로.
  15. 제14항에 있어서, 제어 회로는 인덕턴스 및/혹은 캐패시턴스 값을 변화시킴에 의해서 기본 공진 주파수를 조절하는 것을 특징으로 하는 전자 회로.
  16. 제14항 또는 제15항에 있어서, 제어 회로는 그 캐패시턴스가 적어도 하나의 제어 신호에 응답하여 조절 가능한 적어도 하나의 가변 캐패시터를 포함하는 것을 특징으로 하는 전자 회로.
  17. 제14항, 제15항 또는 제16항중 어느 한 항에 있어서, 제어 회로는 위상 동기 루프로 배열되어지는 것을 특징으로 하는 전자 회로.
  18. 제14항 또는 제15항에 있어서, 제어 회로는 적어도 하나의 제어 신호에 응답하여 캐패시턴스 값을 제어 가능하게 변화시키도록 병렬로 상호 접속된 다수의 용량성-게이트 배열을 포함하고, 각각의 용량성-게이트 배열은 직렬로 상호 접속된 캐패시터 및 전송 게이트를 포함하는 것을 특징으로 하는 전자 회로.
  19. 제14항 내지 제17항 또는 제18항에 있어서, 제어 회로는 입력 클럭 신호 및 제1회로 클럭 신호의 위상을 비교하는 위상 비교기를 포함하는 것을 특징으로 하는 전자 회로.
  20. 전술한 항중 어느 한 항에 있어서, 공진 시스템의 발진은 기본 공진 주파수에서 발생할 때, 국부적으로 최대 진폭에 도달하는 것을 특징으로 하는 전자 회로.
  21. 전술한 항중 어느 한 항에 있어서, 회로 주파수는 실질적으로 입력 주파수의 정수배이고, 따라서, 기본공진 주파수는 입력 주파수의 동일한 정수배와 같고, 정수배는 가장 낮은 정수배수로서 1을 포함하는 것을 특징으로 하는 전자 회로.
  22. 제21항에 있어서, 공진 시스템은 입력 주파수의 정수배에 대한 기본 공진 주파수를 제어가능하게 조절하는 것을 특징으로 하는 전자 회로.
  23. 전술한 항중 한 항에 있어서, 공진 시스템은 이를 통해 각각의 회로 클럭 신호가 입력 클럭 신호에 응답하여 공급되는 구동기를 포함하는 것을 특징으로 하는 전자 회로.
  24. 제2항에 있어서, 공진 시스템은 입력 클럭 신호에 응답하고, 공진자 및 캐패시터사이의 노드로 구동기 신호를 제공하는 구동기를 포함하는 것을 특징으로 하는 전자 회로.
  25. 제22항 또는 제24항에 있어서, 구동기는, 각각의 스위칭 신호는 액티브 레벨 및 인액티브 레벨을 갖고, 각각의 스위칭 신호는 나머지 하나의 스위칭 신호가 그 액티브 레넬에 있을 때만 그 인액티브 레벨에 있고 따라서 스위칭 신호중 하나만이 항상 액티브인 실질적으로 동기적인 한 싸의 스위칭 신호 및 입력 클럭 신호를 발생시키는 사전-구동기와, 스위칭 신호에 각각 응답하여 스위칭 신호가 그 액티브 레벨에 있을 때 전류가 구동기를 통해 흐르도록 하고, 한 쌍의 상이한 전압 공급사이에 직렬로 접속되고, 구동기 라인에 함께 접속되는 한 쌍의 스위치로 구성되는 것을 특징으로 하는 전자 회로.
  26. 제25항에 있어서, 스위치는 구동기 라인에 함께 접속된 각각의 드레인을 갖고, 각각의 소오스는 전압공급에 각각 접속되고, 각각의 게이트 전극은 스위칭 신호를 각각 수신하는 상보형 전계 효과 트랜지스터의 쌍을 포함하는 것을 특징으로 하는 전자 회로.
  27. 전술한 항중 어느 한 항에 있어서, 시스템 발진은 기본 공진 주파수보다도 적어도 하나의 공진 주파수에 기여하는 주파수 성분을 포함하는 것을 특징으로 하는 전자 회로.
  28. 제27항에 있어서, 시스템 발진은 대략 기본 공진 주파수의 조파를 포함하는 것을 특징으로 하는 전자 회로.
  29. 제28항에 있어서, 조파는 기수번째 조파인 것을 특징으로 하는 전자 회로.
  30. 전술한 항중 어느 한 항에 있어서, 각각의 회로 클럭 신호는 입력 클럭 신호보다 실질적으로 상이한 전압 스윙을 갖는 것을 특징으로 하는 전자 회로.
  31. 전술한 항중 어느 한 항에 있어서, 각각의 회로 클럭 신호는 입력 클럭 신호보다 실질적으로 더 큰 전압스윙을 갖는 것을 특징으로 하는 전자 회로.
  32. 제31항에 있어서, 기능 회로는 34도에서 플립-플롭의 매스터부에 대해 도시된 바와 같이 실질적으로 구성된 상태 회로를 포함하는 적어도 하나의 회로 소자를 포함하는 것을 특징으로 하는 전자 회로.
  33. 전술한 항중 어느 한 항에 있어서, 전자 회로는 단일 집적 회로의 일부인 것을 특징으로 하는 전자 회로.
  34. 전술한 항중 어느 한 항에 있어서, 전자 회로는 공통 기판상에 장착된 적어도 두 개의 집적 회로를 통해 분배되는 것을 특징으로 하는 전자 회로.
  35. 전술한 항중 어느 한 항에 있어서, 기능 회로는 CMOS, 바이폴라,또는 BiCMOS 구성소자를 포함하는 것을 특징으로 하는 전자 회로.
  36. 전술한 항중 어느 한 항에 있어서, 기능 회로는 레벨-민감성 상태 소자를 포함하는 것을 특징으로 하는 전자 회로.
  37. 전자 기능을 실행하고, 그 특정 소자가 회로 주파수에서 상태를 변경시키는 적어도 하나의 입력 신호에 응답하여 회로 주파수에서 실질적으로 상태를 변경시키는 기능 회로와, 회로 주파수에서 발진하고, 주로 공진상태에 있도록 기본 공진 주파수에 가깝게 동작하고, 기능 회로와 관련되어 캐패시턴스 및 /혹은 인덕턴스를 극복함에 의해 상태를 변화시키는 데 있어서, 특정 소자를 보조하도록 기능 회로에 접속된 공진 시스템으로 구성된 것을 특징으로하는 전자 회로.
  38. 제37항에 있어서, 공진 시스템의 발진은 기본 공진 주파수보다도 적어도 하나의 공진 주파수에 기여하는 구성부분을 포함하는 것을 특징으로 하는 전자 회로.
  39. 제37항 또는 제38항에 있어서, 공진 시스템의 발진은 대략 기본 공진 주파수의 조파를 포함하는 것을 특징으로 하는 전자 회로.
  40. 39항에 있어서, 조파는 기수번째 조파인 것을 특징으로 하는 전자 회로.
  41. 제어 혹은 동기화를 위한 반복성 펄스가 저항성 스위칭 수단에 우선하여 공진 충전 저장 수단에 의해 공급되는 것을 특징으로 하는 디지탈 전자 회로.
  42. 바람직한 클럭 주파수에 따라 공진하기에 적합한 공진 출력 수단을 갖는 것을 특징으로 하는 클럭 구동 회로.
  43. 제41항 또는 제42항에 있어서, 제1항 내지 제40항중 어느 하나의 특성을 포함하는 것을 특징으로 하는 클럭 구동 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950702516A 1992-12-19 1993-12-17 공진시스템및기능회로를포함하는저전력전자회로 KR100335602B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
GB929226522A GB9226522D0 (en) 1992-12-19 1992-12-19 Power saving electronic logic circuit
GB9226522.2 1992-12-19
GB9304248.9 1993-03-03
GB939304248A GB9304248D0 (en) 1992-12-19 1993-03-03 Power saving electronic logic circuit
GB9314166.1 1993-07-08
GB939314166A GB9314166D0 (en) 1992-12-19 1993-07-08 Low power electronic logic circuit
PCT/GB1993/002594 WO1994015394A1 (en) 1992-12-19 1993-12-17 Low power electronic circuit comprising a resonant system and a function circuitry

Publications (2)

Publication Number Publication Date
KR950704850A true KR950704850A (ko) 1995-11-20
KR100335602B1 KR100335602B1 (ko) 2002-10-04

Family

ID=10726901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950702516A KR100335602B1 (ko) 1992-12-19 1993-12-17 공진시스템및기능회로를포함하는저전력전자회로

Country Status (3)

Country Link
US (1) US5734285A (ko)
KR (1) KR100335602B1 (ko)
GB (3) GB9226522D0 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE38918E1 (en) 1994-04-22 2005-12-13 University Of Southern California System and method for power-efficient charging and discharging of a capacitive load from a single source
US5473526A (en) 1994-04-22 1995-12-05 University Of Southern California System and method for power-efficient charging and discharging of a capacitive load from a single source
GB9518143D0 (en) * 1995-09-06 1995-11-08 Harvey Geoffrey P Low power self -adjusting logic output driver suitable for driving unterminated transmission lines and inductive-capacitive loads
US6351489B1 (en) * 1996-09-30 2002-02-26 Rosemount Inc. Data bus communication technique for field instrument
US6985142B1 (en) * 1998-09-03 2006-01-10 University Of Southern California Power-efficient, pulsed driving of capacitive loads to controllable voltage levels
US6313712B1 (en) 2000-06-13 2001-11-06 International Business Machines Corporation Low power crystal oscillator having improved long term and short term stability
WO2002015400A1 (en) * 2000-08-10 2002-02-21 University Of Southern California Multiphase resonant pulse generators
KR100403810B1 (ko) * 2001-03-09 2003-10-30 삼성전자주식회사 혼합형 전원 공급회로와 상기 혼합형 전원 공급 회로를이용한 논리 회로의 충/방전 방법
GB0109971D0 (en) * 2001-04-24 2001-06-13 Harvey Geoffrey P Electronic logic driver circuit utilizing mutual induction between coupled inductors to drive capacitive loads with low power consumption
GB2374952A (en) * 2001-04-24 2002-10-30 Ubinetics Ltd Resonant clock distribution circuit
US6617891B2 (en) * 2001-09-26 2003-09-09 Intel Corporation Slew rate at buffers by isolating predriver from driver
DE10149032A1 (de) * 2001-10-05 2003-04-17 Infineon Technologies Ag Übertragungsleitungssystem
US20030103155A1 (en) * 2001-11-30 2003-06-05 Eastman Kodak Company Image sensor clock driver having efficient energy consumption
US6777992B2 (en) 2002-04-04 2004-08-17 The Regents Of The University Of Michigan Low-power CMOS flip-flop
DE10257472B4 (de) * 2002-12-09 2005-01-13 Infineon Technologies Ag Integrierte Schaltkreis-Anordnung
DE10312497A1 (de) * 2003-03-17 2004-10-07 Infineon Technologies Ag Synchronisier-Signal-Erzeugungs-Einrichtung, sowie Verfahren zum Erzeugen eines Synchronisier-, insbesondere Takt-Signals
ITMI20030514A1 (it) * 2003-03-18 2004-09-19 Uni Degli Studi Brescia Metodo e dispositivo per determinare la frequenza di
US6867659B2 (en) * 2003-04-22 2005-03-15 Lucent Technologies Inc. Method and apparatus for filtering a clock signal
GB0310844D0 (en) * 2003-05-12 2003-06-18 Adiabatic Logic Ltd Improvements to resonant line drivers
US7237217B2 (en) * 2003-11-24 2007-06-26 International Business Machines Corporation Resonant tree driven clock distribution grid
KR100598011B1 (ko) * 2004-06-29 2006-07-06 삼성전자주식회사 클럭 사용 회로 및 클럭 신호 발생 방법
US7126403B2 (en) * 2004-11-01 2006-10-24 Analog Devices, Inc. LC tank clock driver with automatic tuning
US7479838B1 (en) 2005-05-25 2009-01-20 Athas William C Energy efficient waveform generation using tuned resonators
US7746921B1 (en) * 2005-10-11 2010-06-29 Thomas Robert Wik Resonant digital data transmission
US7622977B2 (en) * 2005-10-27 2009-11-24 The Regents Of The University Of Michigan Ramped clock digital storage control
US20070271449A1 (en) * 2006-05-19 2007-11-22 International Business Machines Corporation System and method for dynamically adjusting pipelined data paths for improved power management
US8086832B2 (en) * 2006-05-19 2011-12-27 International Business Machines Corporation Structure for dynamically adjusting pipelined data paths for improved power management
US8208596B2 (en) * 2007-01-17 2012-06-26 Sony Corporation System and method for implementing a dual-mode PLL to support a data transmission procedure
US7973565B2 (en) * 2007-05-23 2011-07-05 Cyclos Semiconductor, Inc. Resonant clock and interconnect architecture for digital devices with multiple clock networks
US8102216B1 (en) * 2009-05-06 2012-01-24 Qualcomm Atheros, Inc. Voltage controlled oscillator having reduced phase noise
US8400192B2 (en) * 2009-10-12 2013-03-19 Cyclos Semiconductor, Inc. Architecture for frequency-scaled operation in resonant clock distribution networks
US9442195B2 (en) * 2012-10-11 2016-09-13 Lumentum Operations Llc Power efficient pulsed laser driver for time of flight cameras
US9000805B2 (en) * 2013-01-29 2015-04-07 Broadcom Corporation Resonant inductor coupling clock distribution
US9595943B2 (en) * 2014-10-08 2017-03-14 Globalfoundries Inc. Implementing broadband resonator for resonant clock distribution
KR102569408B1 (ko) * 2015-07-27 2023-08-22 파워 다운 세미컨덕터 아이엔씨 공진 구동 회로를 이용한 저전력 디코더
EP3329490B1 (en) 2015-07-27 2023-04-05 Power Down Semiconductor Inc A low power sram bitcell using resonant drive circuitry
WO2020039977A1 (ja) * 2018-08-21 2020-02-27 ソニーセミコンダクタソリューションズ株式会社 半導体回路装置及び半導体回路装置を搭載したシステム
JP7359047B2 (ja) * 2020-03-16 2023-10-11 セイコーエプソン株式会社 リアルタイムクロック装置
US11784648B2 (en) 2021-06-02 2023-10-10 Power Down Semiconductor, Inc. Low power interconnect using resonant drive circuitry
US20230196960A1 (en) * 2021-12-20 2023-06-22 Intel Corporation Resonant clocking employing resonance at fundamental and harmonic frequencies
US11579649B1 (en) * 2021-12-30 2023-02-14 Analog Devices, Inc. Apparatus and methods for clock duty cycle correction and deskew

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3593167A (en) * 1969-01-28 1971-07-13 Honeywell Inc Synchronous read clock apparatus
DE3443424A1 (de) * 1984-11-29 1986-06-05 Robert Bosch Gmbh, 7000 Stuttgart Anordnung zur schiebetaktansteuerung von analogspeicherzellen
JPS63202126A (ja) * 1987-02-17 1988-08-22 Toshiba Corp 論理回路
DE3824970C2 (de) * 1988-07-22 1999-04-01 Lindenmeier Heinz Rückgekoppelter Hochfrequenz-Leistungsoszillator
US5057705A (en) * 1988-10-04 1991-10-15 Nakamichi Corporation Clock formation circuit with phase locked loop control
NL8901033A (nl) * 1989-04-25 1990-11-16 Philips Nv Stuurschakeling voor ten minste een klokelektrode van een geintegreerd circuit.
US5041802A (en) * 1989-10-11 1991-08-20 Zilog, Inc. Low power oscillator with high start-up ability
GB9011757D0 (en) * 1990-05-25 1990-07-18 Mansfield Peter Gradient coil circuits
US5036294A (en) * 1990-12-03 1991-07-30 Motorola Inc. Phase locked loop having low-frequency jitter compensation
JPH04337984A (ja) * 1991-05-14 1992-11-25 Sony Corp 固体撮像素子の２相駆動回路
US5184094A (en) * 1991-08-16 1993-02-02 Moore Products Co. Low power oscillator circuits
FR2689342A1 (fr) * 1992-03-31 1993-10-01 Sgs Thomson Microelectronics Boucle à verrouillage de fréquence.
US5283502A (en) * 1992-05-19 1994-02-01 Piasuowski Andrew D Method and circuit for square wave current generation by harmonic injection

Also Published As

Publication number Publication date
GB9314166D0 (en) 1993-08-18
US5734285A (en) 1998-03-31
GB9226522D0 (en) 1993-02-10
KR100335602B1 (ko) 2002-10-04
GB9304248D0 (en) 1993-04-21

Similar Documents

Publication Publication Date Title
KR950704850A (ko) 공진 시스템 및 기능 회로를 포함하는 저전력 전자 회로(low power electronic circuit comprising a resonant system and a function circuitry)
US20100013567A1 (en) Switching capacitor generation circuit
JP3264811B2 (ja) 電圧制御可変同調回路
US20060220754A1 (en) Voltage controlled oscillator
DE50001110D1 (de) Spannungsgesteuerter oszillator mit lc-schwingkreis
EP0021566B1 (en) Start/stop oscillator having fixed starting phase
US9673790B2 (en) Circuits and methods of synchronizing differential ring-type oscillators
US7411464B1 (en) Systems and methods for mitigating phase jitter in a periodic signal
WO1994015394B1 (en) Low power electronic circuit comprising a resonant system and a function circuitry
KR20190002634A (ko) 전압 파형 형성 오실레이터
KR100460813B1 (ko) 멀티수정제어발진기
EP0674817B1 (en) Low power electronic circuit comprising a resonant system and a function circuitry
KR960027344A (ko) 캐패시터 스위칭 전압제어 발진기
KR100552663B1 (ko) 다중 밴드 전압 제어 발진 장치 및 방법
JP2002009546A (ja) 電圧制御発振器
US7274264B2 (en) Low-power-dissipation CMOS oscillator circuits with capacitively coupled frequency control
US11831278B2 (en) Voltage-controlled oscillator device
JP2000216667A (ja) クロック発振回路
KR20010062082A (ko) 전력 소비가 적고 단시간에 안정하게 되는 발진기
KR19990025533A (ko) 전압 조정 발진기
JP4261067B2 (ja) ジッタ防止回路
KR20160112413A (ko) 다중 위상 모드 ｖｃｏ 회로
JP2004328533A (ja) 周波数切替水晶発振器
SU1748252A1 (ru) Синхронизированный автогенератор
KR960003082A (ko) 전압제어 발진기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060410

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee