KR950030261A - 반도체 장치 절연막 형성방법 - Google Patents
반도체 장치 절연막 형성방법 Download PDFInfo
- Publication number
- KR950030261A KR950030261A KR1019940009302A KR19940009302A KR950030261A KR 950030261 A KR950030261 A KR 950030261A KR 1019940009302 A KR1019940009302 A KR 1019940009302A KR 19940009302 A KR19940009302 A KR 19940009302A KR 950030261 A KR950030261 A KR 950030261A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- oxygen
- semiconductor device
- substrate
- insulating film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
Abstract
반도체 장치 절연막 형성 방법이 개시되어 있다. 산소의 클러스터를 형성하고 이를 이온화하여 기판쪽으로 가속시킨 다음, 열증발된 이티륨 원자와 반응시켜 물질층 상에 Y2O3막을 형성한다.
산소의 ICB와 이티륨의 전자선 증착을 조합하고 고유전물질인 Y2O3막을 절연막으로 형성함으로써 기판 결정결함 및 계면 비정질층 형성을 억제하고, 실리콘 기판위에 양질의 Y2O3에피층을 형성 할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 절연막 형성방법의 일 예를 설명하기 위한 단면도들이다.
Claims (7)
- 산소의 클러스터를 형성하고 이를 이온화하여 기판쪽으로 가속시킨 다음, 열증발된 이티륨 원자와 반응시켜 물질층 상에 Y2O3막을 형성하는 것을 특징으로 하는 반도체 장치 절연막 형성방법.
- 제1항에 있어서, 상기 산소의 클러스터는 상기 산소가 주입된 도가니 상부의 0.1㎜노즐을 통해 상기 산소를 분사시켜 형성되는 것을 특징으로 하는 반도체 장치 절연막 형성방법.
- 제1항에 있어서, 상기 물질층은 실리콘 기판인 것을 특징으로 하는 반도체 장치 절연막 형성방법.
- 제3항에 있어서, 상기 산소의 클러스터 형성 전에 실리콘 기판을 래디컬 빔으로 클리닝 하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치 절연막 형성방법.
- 제4항에 있어서, 상기 래디컬 빔은 수소로 형성하는 것을 특징으로 하는 반도체 장치 절연막 형성방법.
- 제4항에 있어서, 상기 기판 온돈는 650∼750℃인 것을 특징으로 하는 반도체 장치 절연막 형성방법.
- 제1항에 있어서, 상기 물질층은 도전층인 것을 특징으로 하는 반도체 장치 절연막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940009302A KR970006214B1 (ko) | 1994-04-29 | 1994-04-29 | 반도체 장치 절연막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940009302A KR970006214B1 (ko) | 1994-04-29 | 1994-04-29 | 반도체 장치 절연막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950030261A true KR950030261A (ko) | 1995-11-24 |
KR970006214B1 KR970006214B1 (ko) | 1997-04-24 |
Family
ID=19382110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940009302A KR970006214B1 (ko) | 1994-04-29 | 1994-04-29 | 반도체 장치 절연막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970006214B1 (ko) |
-
1994
- 1994-04-29 KR KR1019940009302A patent/KR970006214B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970006214B1 (ko) | 1997-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930020197A (ko) | 전자 장치 제조방법 및 이 방법에 의해 제조된 전자장치 | |
KR900013588A (ko) | 막 형성 방법 | |
KR960030339A (ko) | 반도체장치 및 그 제조공정 | |
KR970063568A (ko) | 낮은 유전상수 비정질 플루오르 카본막과 그 준비 방법 | |
KR940018911A (ko) | 실리콘 전계방출에미터 및 그 제조방법 | |
KR950007032A (ko) | 반도체장치의 절연층 형성방법 및 그 형성장치 | |
KR920000113A (ko) | 수소화 알킬알루미늄을 사용함에 의한 주성분으로 알루미늄을 함유하는 금속 퇴적막의 형성방법 | |
WO2003041124A3 (en) | Method of fabricating a gate stack at low temperature | |
EP0786819A4 (en) | PROCESS FOR THE PREPARATION OF A THIN FILM TRANSISTOR, PROCESS FOR THE PREPARATION OF AN ACTIVE MATRIX SUBSTRATE, AND LIQUID CRYSTAL DISPLAY | |
KR940006197A (ko) | 반도체장치의 콘택부 형성방법 | |
KR870011702A (ko) | 비결정 실리콘 전계효과 트랜지스터의 백 채널표면 안정화 방법 | |
US4558340A (en) | Thin film field effect transistors utilizing a polypnictide semiconductor | |
US4732659A (en) | Sputtering method for making thin film field effect transistor utilizing a polypnictide semiconductor | |
KR950034303A (ko) | 저항체, 저항체의 제조방법 및 제조장치 | |
KR950030261A (ko) | 반도체 장치 절연막 형성방법 | |
KR970067720A (ko) | 신뢰성있는 반도체 소자를 제조하기 위한 방법 | |
KR910007386A (ko) | 전자발광소자의 제조방법 | |
KR970011502B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
KR920020758A (ko) | Mos 트랜지스터 제조방법 | |
Guillet et al. | UNHYDROGENATED POLYCRYSTALLINE SILICON-GERMANIUM THIN FILM TRANSISTORS BY LPCVD | |
KR960026428A (ko) | 박막트랜지스터의 제조방법 | |
KR970008265A (ko) | 금속이 코팅된 3극 필드 에미터 제조방법 | |
KR970000467B1 (ko) | 반도체 장치의 게이트 절연막 형성방법 | |
KR940021758A (ko) | 텅스텐 박막의 증착 방법 | |
KR0133537B1 (ko) | 이중 게이트형 박막트랜지스터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |