KR950021531A - 반도체장치 및 그 제조방법 - Google Patents
반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR950021531A KR950021531A KR1019930031028A KR930031028A KR950021531A KR 950021531 A KR950021531 A KR 950021531A KR 1019930031028 A KR1019930031028 A KR 1019930031028A KR 930031028 A KR930031028 A KR 930031028A KR 950021531 A KR950021531 A KR 950021531A
- Authority
- KR
- South Korea
- Prior art keywords
- gate member
- forming
- silicide
- polysilicon
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract 6
- 229910021332 silicide Inorganic materials 0.000 claims abstract 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 22
- 125000006850 spacer group Chemical group 0.000 claims abstract 20
- 229920005591 polysilicon Polymers 0.000 claims abstract 16
- 239000000758 substrate Substances 0.000 claims abstract 12
- 238000000034 method Methods 0.000 claims 9
- 238000005530 etching Methods 0.000 claims 7
- 239000011810 insulating material Substances 0.000 claims 4
- 239000012535 impurity Substances 0.000 claims 3
- 238000004140 cleaning Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 238000000206 photolithography Methods 0.000 claims 2
- 239000006227 byproduct Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 230000000116 mitigating effect Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
신뢰성 있는 반도체장치 및 그 제조방법이 개시되어 있다. 반도체기판 상에 형성된 다결정 실리콘 하부 게이트 부재와 실리사이드 상부 게이트부재로 이루어진 역T형 게이트와 반도체기판 사이에 형성되고, 상기 실리사이드 상부 게이트부재 상에 절연층이 형성된다. 상기 다결정실리콘 하부 게이트부재 상의 상기 실리사이드 상부 게이 트부재 및 절연층의 측면부 상에 제1측벽 스페이서가 형성된다. 상기 다결정실리콘 하부 게이트부재의 측면부에 정렬되어 상기 반도체기판 내에 일정한 간격을 두고 제1소오스 및 제1드레인영역이 형성된다. 상기 제1측벽 스페이서가 실리사이드 상부 게이트부재의 노출을 방지하여 반도체장치의 신뢰성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의해 제조된 MOS 트랜지스터의 단면도.
Claims (11)
- 반도체기판 상에 형성된 게이트절연막; 상기 게이트절연막 상에 형성된 제1길이의 다결정실리콘 하부 게이트부재 ; 상기 다결정실리콘 하부 게이트부재상에 형성된, 상기 제1길이보다 짧은 제2길이의 실리사이드 상부 게이트부재 : 상기 실리사이드 상부 게이트부재 상에 형성된 절연층 ; 상기 다결정실리콘 하부 게이트부재 상의 상기 실리사이드 상부 게이트부재 및 절연층의 측면부 상에 형성된 제1측벽 스페이서 ; 및 상기 다결정실리콘 하부 게이트부재의 측면부에 정렬되어 상기 반도체기판 내에 일정한 간격을 두고 형성된 제 1소오스영역 및 제1드레인영역을 구비하는 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 제1측벽 스페이서 각각에 이웃하여 형성된 제2측벽 스페이서를 더 구비하는 것을 특징 으로 하는 반도체장치.
- 제2항에 있어서, 상기 제2측벽 스페이서에 정렬되어. 각각 상기 제1소오스영역 및 제1드레인영역 내에 형성된 제2소오스영역 및 제2드레인영역을 더 구비하는 것을 특징으로 하는 반도체장치.
- 반도체기판 상에 형성된 게이트절연막 ; 상기 게이트절연막 상에 형성된 제1길이의 다결정 실리콘 하부 게이트부재 ; 상기 다결정실리콘 하부 게이트부재 상에 형성된, 상기 제1길이보다 짧은 제2길이의 실리사이드 게이트 부재 , 상기 실리사이드 상부 게이트부재 상에 형성된, 상기 제1길이보다 짧고 제2길이보다 긴 제3길이의 절연층; 상기 다결정실리콘 하부 게이트부재 상이 상기 실리사이드 상부 게이트부재 및 절연층의 측면부 상에 형성된 제1측벽 스페이서 ; 및 상기 다결정실리콘 하부 게이트부재의 측면부에 정렬되어 상기 반도체기관 내에 일정한 간격을 두고 형성된 제1소오스영역 및 제1드레인영역을 구비하는 것을 특징으로 하는 반도체장치.
- 제4항에 있어서, 상기 제1측벽 스페이서 각각에 이웃하여 형성된 제2측벽 스페이서를 더 구비하는 것을 특징으로 하는 반도체장치
- 반도체기판 상에 게이트절연막을 형성하는 공정 ; 상기 게이트절연막 상에 다결정실리콘층 및 실리사이드층을 차례로 형성하는 공정 ; 상기 실리사이드층 상에 절연물질을 증착하고, 이를 사진식각공정으로 패터닝하여 절연층을 형성하는 공정 ; 상기 절연층을 마스크로 하여 상기 실리사이드층을,식각함으로써, 실리사이드 상부 게이트부재를 형성하는 공정 ; 상기 절연층 및 실리사이드 상부 게이트부재의 측면부에 제 1측벽 스페이서를 형성하는 공정 ; 상기 제1측벽 스페이서를 마스크로 하여 상시 다결정실리콘층을 식각함으로써, 다결정실리콘 하부게이트부재를 형성하는 공정 ; 및 상기 제1측벽 스페이서를 마스크로 하여 제1불순물을 이온주입함으로써, 상기 다결정실리콘 하부 게이트부재의 측면부에 정렬되어 상기 반도체기판 내에 일정한 간격으로 떨어진 제1소오스영역 및 제2드레인영역을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제6항에 있어서, 상기 실리사이드 상부 게이트부재를 형성하는 공정 후, 상기 실리사이드츠의 식각공정에 의해 발생된 부산물을 제거하기 위한 세정공정을 더 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제6항에 있어서, 상기 다결정실리콘 하부 게이트부재를 형성하는 공정 후, 상기 제1측벽 스페이서 각각에 이웃하는 제2측벽 스페이서를 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제8항에 있어서, 상기 제2측벽 스페이서를 형성하는 공정 후, 상기 제2측벽 스페이서를 마스크로 하여 제2불순물을 이온주입함으로써, 상기 제1소오스영역 및 제1드레인영역 내에 제2소오스영역 및 제2드레인영역을 형성하는 공정을 더 구비하는 것을 특징으로하는 반도체 장치의 제조방법.
- 제6항에 있어서, 상기 다결정실리콘 하부 게이트부재를 형성하는 공정 후, 상기 다결정실리콘의 식각공정에 의한 손상을 완화하기 위한 산화공정을 더 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 반도체기판 상에 게이트절연막을 형성하는 공정 ; 상기 게이트절연막 상에 다결정실리콘층 및 실리사이드 층을 차례로 형성하는 공정 ; 상기 실리사이드층 상에 절연물질을 증착하고, 이를 사진식각 공정으로 패터닝하여 절연층을 형성하는 공정, 상기 절연층을 마스크로 하여 상기 실리사이드층을 식각함으로써, 실리사이드 상부 게이트부재를 형성하는 공정 ; 결과물 전면에 세정공정을 실시하여 상기 실리사이드 상부 게이트부재의 측면 일부분을 식각하는 공정 ; 상기 절연층 및 실리사이드 상부 게이트부재의 측면부에 제1측벽 스페이서를 형성하는 공정 ; 상기 제1측벽 스페이서를 마스크로 하여 상기 다결정 실리콘층을 식각함으로써, 다결정 실리콘 상부 게이트 부재를 형성하는 공정, 및 상기 제1측벽 스페이서를 마스크로 하여 제1불순물을 이온주입함으로써, 상기 다결정 실리콘 하부 게이트부재의 측면부에 정렬되어 상기 반도체기판 내에 일정한 간격으로 떨어진 제1소오스영역 및 제2드레인영역을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031028A KR0129984B1 (ko) | 1993-12-29 | 1993-12-29 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031028A KR0129984B1 (ko) | 1993-12-29 | 1993-12-29 | 반도체장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021531A true KR950021531A (ko) | 1995-07-26 |
| KR0129984B1 KR0129984B1 (ko) | 1998-04-07 |
Family
ID=19374023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930031028A KR0129984B1 (ko) | 1993-12-29 | 1993-12-29 | 반도체장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0129984B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100349367B1 (ko) * | 1999-06-28 | 2002-08-21 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715133B (zh) * | 2012-09-29 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
| KR20200034137A (ko) | 2018-09-21 | 2020-03-31 | 어업회사법인 자이아쿠아팜 유한회사 | 반건조 민물장어의 제조방법 |
-
1993
- 1993-12-29 KR KR1019930031028A patent/KR0129984B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100349367B1 (ko) * | 1999-06-28 | 2002-08-21 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0129984B1 (ko) | 1998-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970054397A (ko) | 모스전계효과트랜지스터 제조방법 | |
| KR940003075A (ko) | 트렌치 서라운딩 게이트구조를 가지는 TFT(Thin Film Transistor) 제조방법 | |
| KR960026895A (ko) | 이이피롬 셀 및 그 제조방법 | |
| KR970054083A (ko) | 상보형 모스(cmos) 트랜지스터 및 그 제조방법 | |
| KR970003688A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR950021531A (ko) | 반도체장치 및 그 제조방법 | |
| KR970013411A (ko) | 일방향, 경사형 채널 반도체 디바이스 형성 방법 | |
| KR970054431A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR970008580A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR960043091A (ko) | 반도체장치의 제조방법 | |
| KR970004069A (ko) | 반도체 소자의 트랜지스터 제조방법 및 그 구조 | |
| KR970054382A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR960026570A (ko) | 고집적 반도체 소자 제조방법 | |
| KR970054340A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR950021269A (ko) | 반도체 소자의 소오스/드레인 형성 방법 | |
| KR970030792A (ko) | 씨모스(cmos) 소자의 제조방법 | |
| KR930003423A (ko) | 반도체 장치의 제조방법 | |
| KR960009216A (ko) | 반도체 소자 및 그 제조방법 | |
| KR970053102A (ko) | 모스전계효과 트랜지스터의 제조방법 | |
| KR970054189A (ko) | 반도체장치 제조방법 | |
| KR930020716A (ko) | Itldd 구조의 반도체장치의 제조방법 | |
| KR970054379A (ko) | 엘디디(ldd) 모스(mos) 소자의 제조 방법 | |
| KR920015619A (ko) | 엘리베이티드 소스/드레인형 mos fet의 제조방법 | |
| KR950030279A (ko) | 반도체소자 및 그 제조방법 | |
| KR970053362A (ko) | 반도체 장치의 모스 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051007 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |