KR950013613B1 - 라디오 수신기 - Google Patents

라디오 수신기 Download PDF

Info

Publication number
KR950013613B1
KR950013613B1 KR1019880700561A KR880700561A KR950013613B1 KR 950013613 B1 KR950013613 B1 KR 950013613B1 KR 1019880700561 A KR1019880700561 A KR 1019880700561A KR 880700561 A KR880700561 A KR 880700561A KR 950013613 B1 KR950013613 B1 KR 950013613B1
Authority
KR
South Korea
Prior art keywords
capacitor
radio receiver
signal
path
voltage
Prior art date
Application number
KR1019880700561A
Other languages
English (en)
Other versions
KR880702012A (ko
Inventor
플 헥 죠셉
카레
Original Assignee
모토로라 인코포레이티드
빈센트 죠셉 토너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드, 빈센트 죠셉 토너 filed Critical 모토로라 인코포레이티드
Publication of KR880702012A publication Critical patent/KR880702012A/ko
Application granted granted Critical
Publication of KR950013613B1 publication Critical patent/KR950013613B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

내용 없음.

Description

라디오 수신기
[도면의 간단한 설명]
제 1 도는 라디오 수신기내에 구성된 본 발명의 블럭다이어그램.
제 2 도는 본 발명을 도시한 다이어그램.
제 3 도는 다른 실시예의 블럭다이어그램.
[발명의 상세한 설명]
[기술분야]
본 발명은 일반적으로 라디오 수신기에 관한 것이며, 특히 복조된 테이타에 대한 네팅 에러 과동 현상이 교정에 관한 것이다.
[배경기술]
전형적인 라디오 수신기에서, 안테나는 공중에 관련 라디오 주파수 신호를 전기적인 라디오 주파수 신호로 변환시킨다. 이런 라디오 주파수 신호는 IF 단에서 낮은 주파수 신호로 감소된 뒤, 관련 정보를 알아내기 위해 복조된다. 이러한 정보는 아날로그 또는 디지트화된 형태일 수 있다. 복조된 아날로그 정보는 통상적으로 오디오 처리 회로에 제공되고, 디지트화된 테이타는 디코드되어 적절한 논리 회로에 의해서 작동된다.
방송 신호가 처음 모니터된 채널에 나타났을때나 또는 라디오 수신기가 먼저 새로운 채널에 동조하여 새로운 채널상에 방송 신호가 나타날 때, 통상적으로(주파수 변조 시스템내의) 복조기의 출력에서 전압 스텝이 발생하게된다. 이와 같은 전압스텝의 크기는 여러 가지 요소에 좌우되며, 종종 전송 신호 발진기의 주파수 공차와 수신기내의 국부 발진기(또는 발진기들)의 공차에 특히 좌우되는 네팅 에러를 포함한다.
때때로, 이와 같은 전압 스텝의 크기는 2kHz의 주파수 에러나 또는 그 이상이 될 수도 있다. 바람직한 신호변조의 최대 편차는 단지 5kHz로 제한될 수 있기 때문에, 이것은 중요한 에러를 구성한다. 상기에서 지적된 에러 이외에, 전압 스텝은 복조기의 출력에 일시적으로 나타나며, 신호 변조와 결합하여 일련의 증폭단을 포함시킬 수 있다. 또한, 이것은 만족할만한 수신 실행에 심각한 방해를 한다.
이런 문제는 통상적으로 일시적인 것이며, 일부 동작 환경하에서 수용될 수 있다. 그러나, 다른 상황하에서 이런 문제점들은 수용되지 않는다. 예를 들면, 낮은 편차(예를 들면, 500 내지 1000Hz의 편차를 가진)FSK 데이타를 수신할 때, 복조된 파형은 네팅 에러를 없애도록 재집중되어 디지트화된 테이타를 포함하는 "I'S"과 "O'S"가 정확히 구별되어야 한다. 이전의 많은 기술에서 라디오는 이와 같은 기능을 수행하기 위해서 다이오드-RC회로망이나 중앙 슬라이서를 사용한다. 불행하게도, 이전의 기술은 복조된 신호를 효과적으로 집중시키기 위해 수백 밀리세컨드를 필요로 한다. 많은 시스템에 있어서, 이것은 많은 중요한 테이타를 상실한다는 것을 의미하는 것이다.
이와 같은 정보의 상실을 방지하기 위해서 비교적 짧은 시간에 네팅 에러 과도 현상을 교정하기 위한 장치가 필요하다. 그런 장치는 새로운 채널에 동조할 때와 모니터된 이전의 정지 채널이 갑자기 동작할 때 발생하는 네팅 에러 과도 현상을 교정해야만 한다.
[발명의요약]
이런 필요성은 본원에 기술된 적응성 교정 장치의 설비를 통하여 실제로 접하게 된다. 그래서 본 발명은 라디오 수신기의 복조기 출력에 동작 가능하게 접속된 캐패시터와, 캐패시터의 DC 바이어스를 적응적으로 제어하기 위해 제공된 캐패시터 바이어스 유니트가 필수적으로 제공되어 있다.
한 실시예에서, 상기 캐패시터는 복조기의 출력과 연속적인 버펴/증폭기단의 입력 사이에 직렬로 접속된다. 그런 다음 버퍼/증폭기단의 출력은 오디오 처리 회로와 디지털 논리 처리 회로에 적절히 접속된다. 또한, 상기 캐패시터의 하류 측 (downstream side)은 캐패시터 바이어스 유니트에 접속된다.
특히, 상기 캐패시터 바이어스 유니트는 제 2 저항과 스위치를 가진 제 2 경로와 제 1 저항을 가진 제 1 경로를 통하여 캐패시터의 하류 측에 접속된 선정된 DC 기준 전압을 보유하고 있다. 상기 제 1 저항의 크기는 상기 제 2 저항의 크기를 훨씬 초과한다.
캐패시터 바이어스 유니트의 스위치는 적절한 제어 신호에 응답하여 제 2 경로를 폐쇄하고 DC 기준 전압과 캐패시터간의 저 임피던스 경로를 효과적으로 확립한다.
스위치에 대한 제어 신호는 스위치가 라디오의 신호검출 유니트(예로, 스켈치 유니트)에 응답하도록 제공 될 수 있으며(이에 따라 스위치는 이전에 모니터된 채널상의 채널 액티비티(activity)의 초기에 응답하며) 및/또는 채널 제어 유니트에 응답하도록 제공될 수 있다(이에 따라 채널 주파수의 변화에 응답한다).
동작 동안에 상기 캐패시터는 통상적으로 DC 기준 전압원으로부터 적절한 바이어싱을 수신하여 후속 버퍼단의 입력이 적절히 바이어스 되는 것을 보장한다. 이런 시간 동안에 네팅에러 과도 현상이 추가적인 신호 탈선(Signal aberrations)을 야기할 것 같으면, 상기 캐패시터 바이어스 유니트의 스위치는 매우 빠른 충전 전류를 제공하기 위해 DC 기준 전압원으로 부터 캐패시터까지의 저 임피던스 경로를 제공하도록 폐쇄된다. 상기 결과로서, 캐패시터는 변경된 환경에 빨리 반응할 수 있으며, DC 전압 탈선이 문제의 테이타를 악화시키는 것을 계속해서 방지할 수 있다. 더우기, 이와 같은 결과를 이루기 위해서 수백 밀리세컨드가 필요하지 않으며, 상기 캐패시터 바이어스 유니트는 단지 수 밀리세컨드 동안만 바람직한 기능을 제공함으로써 저 편차 FSK 데이티 및 다른 유사한 형태의 저 편차 신호를 적절히 지원한다.
본 발명의 상기 이점은 특히 도면과 관련하여 검토해 볼 때, 본 발명은 수행하기 위한 최선의 방법으로 다른 설명을 검토하고 연구함으로써 더욱 분명해진다.
[본 발명 실시의 최선 방법]
특히 제 1 도 도면에 관하여 언급하면, 본 발명은 참조 번호(10)로 표시된 전형적인 라디오 수신기의 일반적인 성분과 관련하여 설명될 수 있다. 상기 라디오 수신기(10)는 RF 입력(11), 믹서(12), 국부 발진기(13), IF 필터(14), 제한기(16), 복조기(17), 버퍼/증폭기(18), 디지탈 논리 비교기(19), 채널 제어 유니트(21), 신호 검출 유니트(22)를 구비한다. 본 발명은 캐패시터(23)와 타이밍 유니트(24)와, DC 기준 전압(VREF)에 캐패시터(23)를 접속하기 위한 제1경로(26)를 DC 관련 전압 (VREF)에 접속하기위한 제 2 경로를 구비한다. 상기에서 언급된 각각의 성분은 계속해서 상세히 설명될 것이다.
계속해서 제 1 도에 따라 RF 입력(11)은 이전 기술에서 잘 공지된 사전 선택기 필터와 안테나를 포함할 수 있다. RF 입력(11)의 출력은 국부 발진기(13)로부터 적절한 주입 신호를 수신하는 믹서(12)와 접속된다. 종래 기술에 따라, 믹서(12)의 출력은 적절한 IF 필터(14)와 제한기(16)를 거쳐 복조기(17)의 입력을 통과하는 중간 주파수 신호를 포함한다. 상기 복조기는 중간 주파수 신호를 복조하고, 보유하고 있는 정보를 알아내는 기능을 한다.
복조기(17)의 출력은 캐패시터(23)를 통하여 버퍼/증폭기(18)의 입력에 접속된다. 버퍼/증폭기(18)의 입력임입피던스의 배수인 캐패시터(23)의 시정수(time constant)는 복조기(17) 출력에서 예상된 가장 낮은 변조 주파수가 통과할 수 있도록 충분히 길어야만 한다. 버퍼/증폭기(18)의 출력은 적절한 오디오 처리 회로에 접속될 수 있는 복조된 오디오 출력(28)을 포함한다. 또한, 버퍼/증폭기(18)의 출력은 적절하게 구성된 디지탈 논리 비교기(19)와 접속되어 디지탈 정보를 적절히 디코드하고 연속으로 처리한다.
VREF, 소스 (통상적으로 공급 전압의 1/2 값을 가짐)는 저항기(29)를 구비한 제 1 경로(26)를 통하여 캐패시터(23)의 하류측과 접속된다. 또한, VREF는 적절한 스위치(31)를 통하여 캐페시터(23)의 하류측과 접속된다.(보통 개방되어있는) 이 스위치(31)는 타이밍 유니트(24)와 접속되어 있으며, 타이밍 유니트는 차례로 신호 검출 유니트(22) 및 채널 제어 유니트(21)와 응답한다. 신호 검출 유니트(22)와 채널 제어 유니트(21)는 이전에 잘 공지된 기술과 같은 바람직한 구성일 수도 있다. 또한, 타이밍 유니트(24)는 아래서 설명된 바와 같은 시간 주기 동안 적절한 입력 신호에 응답하여 상기 스위치(31)들 "on"으로 트리거 시킬 수 있는 한 바람직한 구성이 될 수 있다.
동작에 있어서, 신호 검출 유니트(22)와 채널 제어 유니트(21)는 타이밍 유니트(24)를 효과적으로 트리거함으로써 스위치(31)가 소정의 시간 주기(통상적으로 수밀리세컨드)동안 제 2 경로(27)를 폐쇄시킨다. 할당된 정확한 시간 주기는 복조기(17)의 출력 임피던스와 상기 스위치(31)의 임피던스 합에 따라 캐패시터(23)의 시정수를 충분히 조절할 수 있어야만 한다.
상기 스위치(31)가 폐쇄되었을 때, 캐패시터(23)는 매우 빠르게 충전될 수 있으며, 발생할 수도 있는 네팅 에러 과도 현상에 응답하도록 조절될 수 있음을 알수 있다.
이제 제 2 도에 관하여 언급하면, 본 발명의 더욱 상세한 설명이 제공될 것이다.
상기 캐패시터(23)는 복조기의 출력단(3)과 버퍼/증폭기(18)의 입력부 사이에서 직렬로 구성될 수 있다. 위에서 설명된 바와 같이, 캐패시터 바이어스 유니트의 제 1 경로(26)는 캐패시터(23)의 하류 측과 DC 기준 전압원(VREF) 사이에 접속된 저항기(29)를 구비한다. 유사한 방법으로, 제 2 경로(27)는 캐패시터(23)의 하류측과 VREF사이에 접속된 스위치(31)를 보유하고 있다. 이와 같은 실시예에 있어서, 상기 스위치(31)는 연산 전도성 증폭기를 사용하여 제공되며, 상기 스위치(31)는 이제 설명될 것이다.
상기 스위치(31)에 있어서, 제1PNP 트랜지스터(33)는 Vcc에 접속되 에미터와, 베이스에 접속되고 제2PNP 트랜지스터(34)의 에미터에 접속되 콜렉터를 구비한다. 제2PNP 트랜지스터(34)의 베이스는 제3PNP 트랜지스터(36)의 콜렉터와 접속되며, 트랜지스터(36)의 에미터는 Vcc와 접속되고 또한, 트랜지스터(36)의 베이스는 제1PNP 트랜지스터(33)의 베이스에 접속된다.
제2PNP 트랜지스터(34)의 콜렉터는 캐패시터(23)의 하류 측과 접속되고, 또한 제1NPN 트랜지스터(37)의 베이스와 콜렉터에 접속된다. 이 트랜지스터(37)의 에미터는 제2NPN 트랜지스터(38)의 에미터와 접속되고, 또한 제3NPN 트랜지스터(39)의 콜렉터와 접속된다. 제2NPN 트랜지스터(38)의 콜렉터는 제2PNP 트랜지스터(34)의 베이스와 접촉되고, 제3PNP 트랜지스터(36)의 콜렉터에 접속되며, 트래지스터(38)의 베이스는 VREF에접속된다.
제3PNP 트랜지스터(39)의 에미터는 접지되고, 베이스는 제4NPN 트랜지스터(41)의 베이스에 접속되며, 트랜지스터(41)의 에미터는 접지되고, 또한 트랜지스터(41)의 콜렉터는 제5NPN 트랜지스터(42)의 베이스에 접속된다. 제5트랜지스터(42)의 에미터는 제3 및 제4NPN 트랜지스터(39, 41)의 베이스에 접속되고, 콜렉터는 Vcc에 접속된다. 마지막으로, 제5NPN 트랜지스터(42)의 베이스는 타이밍 유니트(24)(제 1 도)로부터 제어 신호를 수신하는 적절한 저항기(40)를 통하여 접속된다.
제어 신호 전압(45)이 낮을 때, 스위치(31)의 모든 트랜스터는 오프된다. 결과적으로 스위치(31)의 출력은 상기 캐패시터(23)의 하류 측에 접속되어 있으므로 효과적인 개방 회로를 나타낸다. 적절한 제어 신호를 제공함에 있어서, 연산 전도성 증폭기는 캐패시터(23)의 하류 측에 나타나는 출력 전압이 제2NPN, 트랜지스터(38)(예를 들면, VREF)의 베이스의 입력 전압과 같도록 하는 단일 이득 버퍼로서 작용한다. 상기 버퍼는 캐패시터(23)의 하류측에서의 전압이 VREF와 같게 될 때까지, 제어전압(45), 저항기(40) 및 트랜지스터(39, 41)의 영역내의 크기에 의해서 결정된 충전 전류를 공급한다.
상기 스위치(31)는 다양한 매카니즘을 통하여 확실히 제공될 수 있다. 그러나 서술한 특별한 실시예는 바이-폴라 IC회로 구조와 비교될 수 있고, 그 기술을 사용함으로써 용이하게 실시될 수 있다.
제 3 도에 관하여 언급하면, 본 발명의 대안적 구성은 연속적인 버퍼/증폭기단에 충분한 세기를 가진 신호를 제공하는 복조기단(17)을 가진 라디오와 결합되어 묘사됨을 이해할 수 있다. 여기에서 저항기(43)/캐패시터(44) 시정수는 신호 변조를 적절히 필터하는데 충분히 길게 되어, 본질적으로 복조기(17)의 출력에 나타나는 DC 성분만이 디지탈 논리 비교기(19)의 역변환 입력에서 나타나게 된다.
이와 같은 구성에 있어서, 상기 스위치(31)는 디지탈 논리 비교기(19)의 입력 양단에 접속된 저항기(43)와 병렬로 직접 접속될 수 있다. 그리고 저항기(43)와 스위치(31)는 접지된 캐패시터(44)와 복조기(17)의 출력 사이에 병렬로 접속된다.
상기에서 설명된 실시예에서처럼, 상기 스위치(31)는 보통 개방된다. 그래서, 복조기(17)의 출력에 나타나는 DC 성분은 저항기(43)를 구비하는 제1경로를 통하여 캐패시터(44)에 전송된다. 액티비티를 검출하거나 또는, 위에서 설명한 바와 같은 채널 스위치를 검출하면, 상기 스위치(31)는 폐쇄되어 복조기(17) 출력의 DC 성분과 캐패시터(44) 사이의 저 임피던스 경로를 제공하며, 이에 따라 캐패시터(44)가 급속히 충전되어 제1실시예에서 언급한 바와 같은 이점이 제공된다.
본 기술에 익숙한 사람은 본 발명의 개념과 범위를 벗어나지 않고 위에서 설명한 실시예에 따라 다양한 변화와 수정을 할 수 있음을 인식하게 될 것이다. 그러므로, 첨부된 첨부범위는 특정한 제한을 두지 않고 실시되는 간략된 실시예에 대해서 제한된 것으로 고려되어서는 안된다.

Claims (8)

  1. 관련 방송 신호를 수신하기 위한 라디오 수신기에 있어서, 상기 방송 신호로부터 복조된 정보를 포함하는 출력 신호를 제공하기 위한 출력 수단과 ; 상기 출력 수단에 동작가능하게 접속된 캐패시터 수단과 ; 상기 캐피시터 수단을 DC 전압으로 바이어스 시키는 캐패시터 바이어스 수단을 구비하며, 상기 캐패시터 바이어스 수단은, 상기 캐패시터 수단과 상기 DC 전압 사이에 동작 가능하게 접속된 제 1 저항을 갖는 제 1 경로와 ; 상기 패캐시터 수단과 상기 DC 전압 사이에 동작 가능하게 접속된 제 2 저항을 갖는 제 2 경로를 구비하며, 상기 제 2 저항은 상기 제 1 저항 보다 작은 것을 특징으로 하는 방송 신호 수신용 라디오 수신기.
  2. 제 1 항에 있어서, 상기 제 2 경로는 상기 제 2 경로를 선택적으로 폐쇄하고 개방하는 스위치 수단을 구비하는 것을 특징으로 하는 방송 신호 수신용 라디오 수신기.
  3. 제 2 항에 있어서, 상기 라디오 수신기에 동조될 수 있는 다수의 방송 신호로부터 관련 방송 신호를 선택하기 위한 채널 제어수단을 더 포함하는 것을 특징으로 하는 방송신호 수신용 라디오 수신기.
  4. 제 3 항에 있어서, 스위치 수단이 상기 채널 제어 수단에 응답함으로써 상기 채널 제어수단이 다른 방송 신호를 선택할 때마다 상기 스위치 수단은 상기 DC 기준 전압이 상기 캐패시터에 접속되도록 상기 제 2 경로를 폐쇄하는 것을 특징으로 하는 방송 신호 수신용 라디오 수신기.
  5. 제 4 항에 있어서, 상기 스위치 수단이 폐쇄되었을 때, 상기 수위치 수단을 선정된 시간 주기 동안만 폐쇄시키는 타이밍 수단을 더 구비하는 것을 특징으로 하는 방송 신호 수신용 라디오 수신가.
  6. 제 2 항에 있어서, 채널상에서 신호 액티비를 검출나는 신호 검출 수단을 더 구비하는 것을 특징으로 하는 방송 신호 수신용 라디오 수신기.
  7. 제 6 항에 있어서, 상기 스위치 수단이 상기 신호 검출 수단에 응답함으로써 상기 신호 검출 수단이 채널상에서 신호 액티비티를 먼저 검출할 때마다 상기 스위치 수단은 상기 캐패시터에 상기 DC 기준 전압을 접속시키기 위해 상기 제 2 경로를 폐쇄하는 것을 특징으로 하는 방송 신호 수신용 라디오 수신기.
  8. 제 1 항에 있어서, 상기 제 1 경로의 접속되어 있는 상기 DC 전압은 제 1 DC 전압원을 구비하고, 상기 제 2 경로와 접속되어 있는 상기 DC 전압은 제 2 DC 전압원을 구비하는 것을 특징으로 하는 방송 신호 수신용 라디오 수신기.
KR1019880700561A 1986-09-23 1987-07-20 라디오 수신기 KR950013613B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US910,590 1986-09-23
US06/910,590 US4829594A (en) 1986-09-23 1986-09-23 Adaptive correction of DC error transients
PCT/US1987/001706 WO1988002581A1 (en) 1986-09-23 1987-07-20 Adaptive correction of dc error transients

Publications (2)

Publication Number Publication Date
KR880702012A KR880702012A (ko) 1988-11-07
KR950013613B1 true KR950013613B1 (ko) 1995-11-13

Family

ID=25429027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880700561A KR950013613B1 (ko) 1986-09-23 1987-07-20 라디오 수신기

Country Status (9)

Country Link
US (1) US4829594A (ko)
EP (1) EP0326566B1 (ko)
JP (1) JP2557246B2 (ko)
KR (1) KR950013613B1 (ko)
AR (1) AR240725A1 (ko)
BR (1) BR8707816A (ko)
DE (1) DE3788571T2 (ko)
IL (1) IL83446A (ko)
WO (1) WO1988002581A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027352A (en) * 1989-01-05 1991-06-25 Motorola, Inc. Receiver frequency offset bias circuit for TDM radios
US5057803A (en) * 1990-08-01 1991-10-15 Motorola, Inc. Stripline split ring resonator bandpass filter
US5255094A (en) * 1990-10-10 1993-10-19 Thomson Consumer Electronics, S.A. Muting circuit for eliminating transient signals generated due to power supply turn-on and turn-off
US5521941A (en) * 1990-11-29 1996-05-28 Motorola, Inc. Automatic threshold control for multi-level signals
DE4143537C2 (de) * 1990-12-20 1996-11-28 Motorola Inc Einrichtung und Verfahren zur Gleichstromversatz-Korrektur für einen Empfänger
US5212826A (en) * 1990-12-20 1993-05-18 Motorola, Inc. Apparatus and method of dc offset correction for a receiver
US5325405A (en) * 1991-08-27 1994-06-28 Motorola, Inc. Burst mode receiver control
ES2048050B1 (es) * 1991-09-05 1996-06-01 Alcatel Standard Electrica Sistema para el mantenimiento del nivel dc en receptores opticos en recepcion a rafagas
ES2076077B1 (es) * 1993-05-31 1997-08-16 Alcatel Standard Electrica Circuito de control de continua en receptores de datos a rafagas.
US5603115A (en) * 1995-04-01 1997-02-11 Hwa Lin Electronics Co., Ltd. Direct broadcasting satellite tuner with an auto threshold control demodulator
FI112131B (fi) * 1996-02-08 2003-10-31 Nokia Corp Menetelmä ja piirijärjestely signaalin erojännitteen pienentämiseksi
US6356749B1 (en) * 1998-11-04 2002-03-12 Motorola, Inc. Automatic adapt circuit for circumventing demodulator transients in radio receiver

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3049710A (en) * 1958-01-02 1962-08-14 Gen Electric Continuous tone-controlled squelch system
JPS5548597Y2 (ko) * 1976-03-17 1980-11-13
US4479239A (en) * 1983-03-28 1984-10-23 Silver Creek Nurseries, Inc. Sound detecting device
DE3500217C2 (de) * 1985-01-05 1995-04-13 Blaupunkt Werke Gmbh Verfahren und Schaltungsanordnung zum Unterdrücken von Zwischenstationsgeräuschen
US4628539A (en) * 1985-02-25 1986-12-09 Rca Corporation Muting circuit
US4627101A (en) * 1985-02-25 1986-12-02 Rca Corporation Muting circuit

Also Published As

Publication number Publication date
BR8707816A (pt) 1989-10-03
US4829594A (en) 1989-05-09
WO1988002581A1 (en) 1988-04-07
IL83446A (en) 1991-05-12
AR240725A1 (es) 1990-09-28
DE3788571T2 (de) 1994-04-21
DE3788571D1 (de) 1994-02-03
JPH02500074A (ja) 1990-01-11
EP0326566A4 (en) 1991-01-09
IL83446A0 (en) 1988-01-31
JP2557246B2 (ja) 1996-11-27
KR880702012A (ko) 1988-11-07
EP0326566A1 (en) 1989-08-09
EP0326566B1 (en) 1993-12-22

Similar Documents

Publication Publication Date Title
KR950013613B1 (ko) 라디오 수신기
KR100273876B1 (ko) 라디오 수신기내의 인접채널의 식별 및 억압을 위한 회로
US6961548B2 (en) Method for masking interruptions on playback of received radio signals
KR960008953B1 (ko) Am 라디오 수신기
US5722060A (en) Radio receiver
JPS5843301Y2 (ja) 受信機における受信状態自動選択回路
US4688264A (en) AM/FM receiver with automatic tuning system
CA1076651A (en) Blanker inhibit circuit
KR930010182B1 (ko) 신호 처리 장치
JPH0132432Y2 (ko)
JP3626350B2 (ja) 受信装置
JP2844609B2 (ja) Ａｇｃ回路
US4203073A (en) Radio receiver blanker gate
US5203031A (en) Am radio receiver with improved tracking
KR890001537Y1 (ko) 위성 텔레비죤 방송수신기의 음성 중간주파수 대역폭 자동 절환회로
JP3070988B2 (ja) 自動選局回路
US5732340A (en) FM receiver
JPH0423849B2 (ko)
JP3519839B2 (ja) 波形同一識別回路
US4282602A (en) Channel signal detection circuit for scanning receivers
US4530005A (en) AFC circuit for television tuner
JPH0779171A (ja) 受信機
KR20020064765A (ko) 증폭기 회로, 튜너, 수신기 및 증폭기 회로 동작 최적화방법
JPH09294080A (ja) Ａｍラジオ受信機
JPS6210050B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981015

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee