KR950012798B1 - 동일 평면의 다이 대기판의 접착방법 - Google Patents

동일 평면의 다이 대기판의 접착방법 Download PDF

Info

Publication number
KR950012798B1
KR950012798B1 KR1019890700154A KR890700154A KR950012798B1 KR 950012798 B1 KR950012798 B1 KR 950012798B1 KR 1019890700154 A KR1019890700154 A KR 1019890700154A KR 890700154 A KR890700154 A KR 890700154A KR 950012798 B1 KR950012798 B1 KR 950012798B1
Authority
KR
South Korea
Prior art keywords
dies
silicon wafer
plate
die
wafer substrate
Prior art date
Application number
KR1019890700154A
Other languages
English (en)
Other versions
KR890701363A (ko
Inventor
제이. 리드 데이빗
케이. 페어뱅크스 로버트
Original Assignee
모토로라 인코포레이티드
빈센트 죠셉 로너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드, 빈센트 죠셉 로너 filed Critical 모토로라 인코포레이티드
Publication of KR890701363A publication Critical patent/KR890701363A/ko
Application granted granted Critical
Publication of KR950012798B1 publication Critical patent/KR950012798B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

동일 평면의 다이 대기판의 접착방법
[도면의 간단한 설명]
제 1 도는 다수의 다이를 가지는 다이 개구를 포함하는 실리콘 웨이퍼 기안의 확대된 상부 단면도이다.
제 2 도는 평탄한 플레이트상에서의 제 1 도의 실리콘 웨이퍼 기판의 확대된 단면도이다.
제 3 도는 본 발명을 구체화하며, 홈을 가진 플레이트상에서 제 1 도의 실리콘 웨이퍼 기판의 확대된 단면도이다.
제 4 도는 종래 기술에서 사용된 바와 같은, 평탄한 플레이트상에서 실리콘 웨이퍼 기판의 확대된 단면도이다.
[발명의 상세한 설명]
본 발명은 동일 평면의 다이(die) 대 기판의 접착방법에 관한 것이다. 일반적으로, 고밀도의 직접회로 모듈 어셈불리등에 있어서, 상호 접속 라인의 처리등과 같은 이후의 처리 단계가 비교적 쉽게 수행될 수 있도록 다이가 장착되는, 다수의 다이와 기판 사이에 동일 평면성의 관계가 유지되는 것이 바람직하다. 1986년 12월 16일 간행된 "로밀도 IC 모듈 어셈불리"라는 제목의 이합중국 특허 제 4,630,096호는 본 발명이 사용되어질 모듈의 형태이다.
이전의 다이 대 기판의 접착방법은 다이와 기판사이의 동일 평면성의 결핍으로 인해 어려움이 있었다. 일반적으로 다이는 용해된 유러 슬러러를 사용하여 기판에 접착된다. 다이 및 기판에 인가된 후 유리의 연소과정동안 가장 통상적인 문제점이 발생한다. 유리가 연소되는 동안, 오버플로우 또는 언더플로우가 생기는것은 통상적이다. 이는 기판과 다이 사이의 동일 평면성의 결핍을 초래한다. 상기 동일 평면성의 결핍은 상호 접속 라인의 개방 및 단락을 야기시키며, 홈안에 위치하는 상호 접속 금속의 부정확한 양으로 인해 스탭커버의 문제점을 또한 야기시킨다. 따라서 상호 접속 라인의 처리 단계를 보다 용이하게 하는, 동일 평면의 다이 대 기판의 접착방법은 매우 바람직하다.
[발명의 요약]
본 발명은, 다수의 다이가 실리콘 웨이퍼 기판의 다이 개구에 위치되는, 동일 평면의 다이 대 기판의 접착방법에 관한 것이다. 다이가 실리콘 웨이퍼 기판에 적절하게 배치 및 정렬되면 유리 슬러리는 다이 개구의 측별부와 다이의 에지 사이에 인가된다. 이는 실리콘 웨이퍼 기판 및 다이가 평탄한 진공 플레이트 또는 홈이 있는 진공 플레이트상에 있을때 일어난다. 유리 슬러리가 인가되고 적어도 부분적으로 건조된 후, 유리 슬러리가 평탄한 플레이트상에 인가되는 경우 연소를 위해 다이 및 실리콘 웨이퍼 기판은 홈이 있는 진공 플레이트상에 놓여질 것이며, 유리 슬러리가 홈이 있는 플레이트상에 인가되는 경우, 연소를 위해 홈이있는 플레이트상에 그대로 유지될 것이다. 홈이 있는 진공 플레이트상에서, 유리 슬러리가 인가되는 실리콘 웨이퍼 기판 및 다이 사이의 공간이 홈이 진공 플레이트상에서 홈위로 위치하도록 실리콘 웨이퍼 기판 및 다이가 정렬된다. 이는 연소 및 그로 인한 오버플로우 경향의 감소동안 모세관 현상의 기회를 감소시킨다. 접착된 다수의 다이를 포함하는 실리콘 웨이퍼 기판은 홈이 있는 플레이트상에서 연소되어 유리 프릿을 용해시킨다. 오버플로우 경향의 감소로 인해, 기판은 언더플로우를 감소시키는 보다 높은 온도에서 연소될 수있다.
홈을 가진 플레이트의 목적은, 용해된 유리를 기판의 바깥으로부터 다수의 다이위로 끌어내는 모세관으로서 작용할 수 있는 모든 타이트한 공간을 제거하는 반면, 연소 과정 동안에 기판뿐 아니라 다수의 다이를 지지할 수 있는 평면성을 유지하는 것이다. 어떤 경우에 있어서, 용해된 유리의 표면장력은 다수의 다이 및 기판의 표면을 동일 평면으로 유지시킴으로써, 모세관을 형성할 수 있는 타이트한 공간을 제거하도록 기판을 지지한다. 상기 경우에 있어서, 에지 주위에 세개의 스페이서를 가지는 기판을 지지하는 것이 한가지 해결방법이다.
본 발명의 목적은 새로운 개선된 동일 평면이 다이 대 기판의 접착방법을 제공하는 것이다.
본 발명의 또다른 목적은 다른 처리단계보다 쉽게 수행될 수 있도록 새로운 개선된 동일 평면의 다이 대기판의 접착방법을 제공하는 것이다.
본 발명의 또다른 목적은, 고밀도의 집적회로 모듈 어셈블리가 저렴하고 쉽게 제조될 수 있는 새로운 개선된 동일평면의 다이 대 기판의 접착방법을 제공하는 것이다.
본 발명의 또다른 목적은, 오버플로우를 야기시키며, 언더플로우를 감소시키기 위해 보다 높은 온도에서 접착이 이루어지게 하는 모세관력을 감소시키는 홈을 가진 플레이트를 사용하여 새로운 개선된 동일 평면이 다이 대 기판의 접착방법을 제공하는 것이다.
본 발명의 상기 및 또다른 목적은 첨부된 명세서 청구 범위 및 도면을 고려하면 본 기술에 숙달된 사람에게는 명백해 질 것이다.
[적합한 실시예의 설명]
제 1 도를 참조로 하면, 다수의 다수(14)를 가지는 다수의 다이 개구(12)를 포함하는 실리콘 웨이퍼 기판(10)의 확대된 상부 단면도가 도시된다. 각각의 다이 개구(12)는 다수의 측벽부(16)를 가진다. 더우기, 다수의 다이(14)의 각각의 부분은 다수의 에지(18)를 포함한다. 실리콘 웨이퍼 기판(10)의 다이 개구(12)에 다수의 다이(14)를 배치 및 정렬시키기 위해 다수의 다이(14)가 상호간에 소정의 관계로 플레이트(20)상에 일차척으로 놓여져야 한다(제 2 도 참조). 그러나, 플레이트(20)는 도시된 바와 같이 평탄한 플레이트이며, 홈을 가진 플레이트(22)(제 3 도 참조)가 또한 사용될 수 있다. 홈을 가진 플레이트(22) 및 플레이트(20)는 진공 플레이트이며 다수의 진공 호울(34)을 포함하지만, 상기 호울은 필수적인 것은 아니다. 다수의 다이(l4)가 플레이트(20) 또는 홈을 가진 플레이트(22)상에 놓여지면, 실리콘 웨이퍼 기판(10)은 다수의 다이(l4)를 가지는 홈을 가진 플레이트(22) 또는 플레이트(20)상에 배치 및 정렬되어 다수의 다이가 실리콘 웨이퍼 기판(10)의 다이 개구(12)에 배치되도록 한다.
제 2 도 및 제 3 도를 참조로 하면, 다수의 다이(14)를 포함하는 실리콘 웨이퍼 기판(l0)의 확대도 단면도가 플레이트(20) 및 홈을 가진 플레이트(22)상에서 각각 도시된다. 실리콘 웨이퍼 기판(10) 및 다수의 다이(14)가 플레이트(20) 또는 홈을 가진 플레이트(22)상에 적절히 배치 및 정렬되면, 유리 슬러리(24)가 실리콘 웨이퍼 기판(10)의 다이 개구(12)의 측벽부(16) 및 다수의 다이(14)의 에지(l8) 사이에 인가되어 실리콘 웨이퍼기판(10)에 다수의 다이(14)를 접착시킨다. 유리(24)의 인가후에 실리콘 웨이퍼 기판(10)의 표면 또는 다수의 다이(14)상에 여분의 유리가 잔존하지 않도록 특별한 주의를 필요로 하여 실리콘 웨이퍼 기판(10) 및 다수의 다이(14)는 세척되어야 한다. 유리 슬러리(24)가 플레이트(20)상에서 실리콘 웨이퍼 기판(10) 및 다수의 다이(14)에 인가되는 경우, 상기 인가 및 유리(24)의 최소한의 부분적 건조가 선행되는 홈을 가진 플레이트(22)상으로 이동 및 배치되어야 한다. 얇은 막(29)은 실리콘 웨이퍼 기판(l0) 및 다수의 다이(14)의 제거를 돕기 위하여 플레이트(20)상에 위치한다. 막(29)은 듀퐁 캄파니에 의해 제조된 MYLAR와 같은 물질이다. 상술한 단계가 홈을 가진 플레이트(22)상에서 최초로 수행된다면, 유리 슬러리(24)와 더불어 실리콘 웨이퍼 기판(10) 및 다수의 다이(14)는 상기 플레이트상에 머무를 수 있다.
유리(24)가 실리콘 웨이퍼 기판(10) 및 다수의 다이(14)를 함께 접착시키는 영역이, 홈을 가진 플레이트(22)의 제 1표면(30)으로 절단되는 다수의 홈(26)위에 직접적으로 배치되도록, 유리(24)를 포함하는 실리콘 웨이퍼 기판(10) 및 다수의 다이(14)가 홈을 가진 플레이트(22)상에 배열되어야 한다. 홈을 가진 플레이트(22)의 제 2표면(32)은 제 1표면(30)의 반대방향을 향하고 있으며 홈을 가지지 않는다. 상기 배열이 일단완성되면, 유리는 녹을때 까지 연소된다.
제 4 도에서 도시된 바와 같이, 다수의 다이(42)를 포함하는 실리콘 웨이퍼 기판의 확대된 단면도는 플레이트(44)상에 위치한다. 기판(40) 및 다이(42) 사이의 유리(46)는 플레이트(44)상에 연소되는 경우, 연소되는 동안에 오버플로우(46a)에 대한 문제점을 가질 것이다. 이는 다수의 다이(42)를 포함하는 실리콘 웨이퍼 기판(40)과 플레이트(44) 사이에 놓여있는 영역(48)에 존재하는 모세관력에 의한 것이다. 영역(48)의 상기 모세관력은 유리가 연소되는 온도, 기판(40)과 다이(42) 사이의 개구의 크기 및 개구에서 유리(46)의 양에 의존하면서 오버플로우(46a)를 야기시킨다. 연소 온도가 충분히 높지 않은 경우, 유리(46)의 불충분한 유동은 언더플로우(46b)를 야기시킨다. 종종, 오버플로우(46a) 및 언더플로우(46b)는 다수의 다이(42) 및 실리콘 웨이퍼 기판(40) 사이에 인가된 유리(46)의 양에 의존하면서 동일한 기판상에서 발생한다. 언더플로우(46b 참조) 및 오버플로우(46a 참조)의 상기 영역은 상호 접속 라인의 처리와 같은 이후의 처리 단계를 야기시킴으로써 상당히 어려운 상태를 유발시킨다. 다시 제 3 도를 참조로 하면, 홈을 가진 플레이트(22)의 홈(26)이 유리(24) 아래에 위치하는 경우, 모세권력은 홈(26)이 없는 경우보다 약해지며 따라서 유리(24)에 실제적으로 큰3 영향을 미치지 않는다. 홈(26)은, 유리(24)의 표면 장력이 유리(46)가 홈을 가진 플레이트(22)와 접촉되는 것을 방지하도록 충분히 커야 한다. 부가적으로, 유리 슬러리(24)의 인가 및 연소의 단계는 언더플로우 문제가 연소과정에서 해결될 수 있도록 반복될 것이다. 상이한 온도에서 하나이상의 연소단계를 수행하는 것은 보다 양호하게 제어된 연소 처리를 허용할 수 있을 것이다. 예로서, 400℃에서의 제 1연소는 유리(24)를 수축시키며 제한된 유동성을 가지게 할 것이며, 반면에 470℃에서 유리(24)가 부가적으로 인가된 후에 제 2연소는 유리(24)가 완전한 유동성을 가지게 함으로써 실리콘 웨이퍼 기판(10)과 다수의 다이(14) 사이에 보다 양호한 접촉을 이루게 한다.
플레이트(20) 및 홈을 가진 플레이트(22)는 붕소 질화물과 같은 물질로 이루어져야 한다. 플레이트(20) 또는 홈을 가진 플레이트(22)가 스테인레스강과 같은 물질로 이루어진 경우, 유리(24)가 슬러리의 형태로 인가될때 플레이트(20) 또는 홈을 가진 플레이트(22)를 적시는 경향이 있으며 따라서, 연소과정 동안에 영역(28)에 보다 큰 모세관력을 야기시킨다. 붕소 질화물은 스테인레스강에 젖는만큼 젖지 않으므로 보다 적은 모세관련이 발생된다. 따라서, 붕소 질화물은 실리콘 웨이퍼 기판(10) 및 다수의 다이(14)가 플레이트(20) 또는 홈을 가진 플레이트(22)상에 훨씬 쉽게 유지될 수 있게 하는 비교적 거친 표면을 가진다. 또한, 붕소 질화물이 비교적 유연하므로 기계로 만들기 용이하며 플레이트(20) 및 홈을 가진 클레이트(22)는 비교적 쉽게 만들어진다.
상술한 바와 같이 플레이트(22) 및 홈을 가진 플레이트(20)는 진공 호울(34)을 포함하는 진공 플레이트일 수 있지만 반드시 진공 플레이트일 필요는 없다. 진공은 단지 실리콘 웨이퍼 기판(l0) 및 다수의 다이(14)를 적소에 유지하는 기능을 한다는 것을 이해하여야 한다. 진공은 유리(24)를 경화시키는 성질을 가지지는 않는다. 홈을 가진 플레이트(22)는 전체가 진공 플레이트이거나, 또는 홈(26)내에 진공을 가지지 않는다.홈(26)내에 진공을 가지지 않음으로써, 유리(24)의 표면장력을 극복하고 홈을 가진 플레이트(22)위로 유리를 끌어내며 오버플로우를 야기시키는 모세관력을 발생 기회가 보다 적어진다.
따라서, 본 발명에 따라, 연소과정동안 유리의 언더플로우 및 오버플로우 경향을 감소시킴으로써 상술한 목적 및 장점을 충족시키는 개선된 동일 평면의 다이 대 기판의 접착방법이 제공되었다는 것은 분명하다.

Claims (3)

  1. 다중칩 모듈에 대한 동일 평면의 다이 대 기판의 접착 방법에 있어서, 각각 다수의 측벽부를 가지는 다이 개구를 가지는 실리콘 웨이퍼 기판을 제공하는 단계, 각각 다수의 에지를 가지며 실리콘 웨이퍼 기판의 다이 개구에 위치하는 다수의 다이를 제공하는 단계, 소정의 상호관계를 유지하면서 플레이트상에 다수의 다이를 위치시키는 단계, 상기 다수의 다이가 실리콘 웨이퍼 기판의 다이 개구에 배치되도록 상기 다수의 다이를 가지는 상기 플레이트 상에 실리콘 웨이퍼 기판을 배치 및 정렬시키는 단계, 실리콘 웨이퍼 기판의 다수의 다이 개구의 다수의 측벽부와 다수의 다이의 상기 에지 사이에 유리 슬러리를 인가하는 단계, 실리콘 웨이퍼 기판의 다이 개구의 측벽부, 상기 다수의 다이의 에지 및 그 사이의 유리와 함께 정렬되는 다수의 홈을 가지는 플레이트상에 상기 유리에 의해 접착된 다수의 다이를 포함하는 실리콘 웨이퍼 기판을 배치시키는 단계 및, 유리가 용해될때까지, 상기 홈을 가진 플레이트상에서 실리콘 웨이퍼 기판, 다수의 다이및 상기 유리를 연소시키는 단계로 이루어지는 것을 특징으로 하는 동일 평면의 다이 대 기판의 접착방법.
  2. 제 1 항에 있어서, 다수의 다이를 플레이트상에 배치되는 단계를 상기 다수의 다이를 진공 플레이트상에 배치하는 과정을 포함하는 것을 특징으로 하는 동일 평면의 다이 대 기판의 접착방법.
  3. 다중칩 모듈에 대한 동일 평면의 다이 대 기판의 접착 방법에 있어서, 각각이 다수의 측벽부를 가지는 다이 개구를 가지는 실리콘 웨이퍼 기판을 제공하는 단계, 각각이 다수의 에지를 가지며, 실리콘 웨이퍼 기판의 다이 개구에 배치된 다수의 다이를 제공하는단계, 다수의 홈을 가지는 플레이트상에서 소정의 위치에 다수의 다이를 배치시키는 단계, 실리콘 웨이퍼 기판의 다이 개구에 다수의 다이가 배치되도록, 실리콘 웨이퍼 기판의 다이 개구의 측벽부 및 다수의 다이의 에지와 함께 정렬된 홈이 있고 다수의 다이를 포함하는 플레이트상에 상기 실리콘 웨이퍼 기판을 배치 및 정렬시키는 단계, 홈이 있는 플레이트상에서 실리콘 웨이퍼 기판의 다수의 다이 개구의 다수의 측벽부와 다수의 다이의 에지 사이에 유러 슬러리를 인가하는 단계및, 유리가 용해될때까지 홈이 있는 플레이트상에서 실리콘 웨이퍼 기판, 다수의 다이 및 유리를 연소시키는 단계로 이루어지는 것을 특징으로 하는 동일 평면의 다이 대 기판의 접착방법.
KR1019890700154A 1987-06-01 1988-03-28 동일 평면의 다이 대기판의 접착방법 KR950012798B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US056,497 1987-06-01
US07/056,497 US4781775A (en) 1987-06-01 1987-06-01 Coplanar die to substrate bond method
PCT/US1988/000954 WO1988009724A1 (en) 1987-06-01 1988-03-28 Coplanar die to substrate bond method

Publications (2)

Publication Number Publication Date
KR890701363A KR890701363A (ko) 1989-12-20
KR950012798B1 true KR950012798B1 (ko) 1995-10-21

Family

ID=22004784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890700154A KR950012798B1 (ko) 1987-06-01 1988-03-28 동일 평면의 다이 대기판의 접착방법

Country Status (8)

Country Link
US (1) US4781775A (ko)
EP (1) EP0315655B1 (ko)
JP (1) JP2524831B2 (ko)
KR (1) KR950012798B1 (ko)
DE (1) DE3850850T2 (ko)
HK (1) HK1000613A1 (ko)
MY (1) MY101956A (ko)
WO (1) WO1988009724A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
US5067004A (en) * 1989-12-13 1991-11-19 Digital Equipment Corporation Module for interconnecting integrated circuits
US5380390B1 (en) * 1991-06-10 1996-10-01 Ultimate Abras Systems Inc Patterned abrasive material and method
US5439636A (en) * 1992-02-18 1995-08-08 International Business Machines Corporation Large ceramic articles and method of manufacturing
US5639325A (en) * 1995-02-01 1997-06-17 The Whitaker Corporation Process for producing a glass-coated article
US6399182B1 (en) * 2000-04-12 2002-06-04 Cmc Wireless Components, Inc. Die attachment utilizing grooved surfaces
US7070673B2 (en) * 2002-07-02 2006-07-04 United Technologies Corporation Method for repairing loose molded-in bushings
JP4899675B2 (ja) * 2006-07-12 2012-03-21 ソニー株式会社 実装方法、電子機器の製造方法および発光ダイオードディスプレイの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300978A (en) * 1979-07-06 1981-11-17 Rohr Industries, Inc. Bonding tool for venting honeycomb noise attenuation structure during manufacture
US4620216A (en) * 1983-04-29 1986-10-28 International Business Machines Corporation Unitary slotted heat sink for semiconductor packages
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly

Also Published As

Publication number Publication date
EP0315655A1 (en) 1989-05-17
EP0315655A4 (en) 1991-01-16
JPH01503424A (ja) 1989-11-16
HK1000613A1 (en) 1998-04-09
WO1988009724A1 (en) 1988-12-15
DE3850850D1 (de) 1994-09-01
JP2524831B2 (ja) 1996-08-14
KR890701363A (ko) 1989-12-20
MY101956A (en) 1992-02-15
US4781775A (en) 1988-11-01
DE3850850T2 (de) 1995-03-02
EP0315655B1 (en) 1994-07-27

Similar Documents

Publication Publication Date Title
US5314107A (en) Automated method for joining wafers
US5415331A (en) Method of placing a semiconductor with die collet having cavity wall recess
US5029418A (en) Sawing method for substrate cutting operations
KR950012798B1 (ko) 동일 평면의 다이 대기판의 접착방법
JP2003031524A (ja) 半導体装置およびその製造方法
US6076585A (en) Method of manufacturing a semiconductor device and apparatus therefor
US6683378B2 (en) System for singulating semiconductor components utilizing alignment pins
US4474639A (en) Method and device for processing individual integrated circuits into film-mounted, integrated circuits (micropacks)
JP2001035871A (ja) チップトレイ及びそれを用いたフリップチップ形成方法
CN114937610A (zh) 芯片的制备方法及芯片
JP2001217270A (ja) 電子部品の製造方法及び製造装置
CN218160302U (zh) 用于回流焊的基板固定治具
JPH02312259A (ja) 半導体ウエハ検査治具
JPS644339B2 (ko)
JPS5818285Y2 (ja) 板状物の位置決め装置
JPS58202542A (ja) 半導体基板収納装置
JP2932847B2 (ja) ビームリード型半導体デバイスの製造方法
JPH0235464B2 (ko)
JP2001060569A (ja) デバイス製造方法
JPS60228110A (ja) 半導体ペレツト分離方法
JPS63273322A (ja) 半導体加工方法
JPH04177862A (ja) 半導体装置用セラミックパッケージ
KR20000007050U (ko) 반도체 웨이퍼 이송장치
JPH0494554A (ja) Ｔａｂフィルムキャリヤ及びｔａｂ実装半導体装置のインナーリードボンディング方法
JPS6396932A (ja) フイルムキヤリアのボンデイングステ−ジ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090930

Year of fee payment: 15

EXPY Expiration of term