KR950012588A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR950012588A
KR950012588A KR1019930021156A KR930021156A KR950012588A KR 950012588 A KR950012588 A KR 950012588A KR 1019930021156 A KR1019930021156 A KR 1019930021156A KR 930021156 A KR930021156 A KR 930021156A KR 950012588 A KR950012588 A KR 950012588A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
exposure
semiconductor device
manufacturing
Prior art date
Application number
KR1019930021156A
Other languages
English (en)
Other versions
KR970010568B1 (ko
Inventor
배상만
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930021156A priority Critical patent/KR970010568B1/ko
Publication of KR950012588A publication Critical patent/KR950012588A/ko
Application granted granted Critical
Publication of KR970010568B1 publication Critical patent/KR970010568B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 스테퍼의 분해능 이상의 크기를 갖는 두장의 노광 마스크를사용하여, 감광막 패턴이 오픈될 부분을 두번의 노광 과정에서 중복되게 노광/비노광시켜 패턴이 되기에 충분한 광에너지를 제공하여 광 회절에 의한 영향을 받지 않고 분해능 이하 크기의 극미세패턴을 형성하였다.
따라서 종래 공정 분해능이 0.5㎛이상인 i-라인, G-라인 또는 그 이하인 액시머 레이저 스테퍼로 64M디램 이상의 초고집적 소자에 필요한 공정 분해능 0.3㎛이하의 극미세 패턴을 용이하게 형성하여 반도체 장치의 고집적화가 가능하다.

Description

반도체 장치의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 (A) 및 (B)는 본 발명에 따른 제1 및 제2정렬 측정 마크가 형성되어 있는 다이의 평면도.
제4도는 제3도의 일, 제2정렬 마크에 의해 정렬되어 있는 다이들의 평면도.

Claims (4)

  1. 소정 기판상에 감광액을 도포한 후, 축소 노광 장치로 노광하여 감광막 패턴을 형성하는 공정을 포함하는 반도체 장치의 제조 방법에 있어서, 상기 축소 노광 장치의 분해능 이상 크기의 패턴이 형성되어 있는 제1노광 마스크를 사용하여, 상기 감광액을 패턴화하기에 불충분한 에너지로 일차 노광하는 공정과, 상기 제1노광 마스크의 패턴에서 형성하고자 하는 패턴의 크기 만큼 일측으로 이동된 형상의 패턴이 형성되어 있는 제2노광 마스크를 사용하여, 상기 일차 노광된 감광액 상에 상기 감광액을 패턴화하기에 충분한 에너지로 이차 중복 노광을 실시하는 공정과, 상기 감광액을 현상하여 감광막 패턴을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 축소 노광장치가 i-라인, G-라인 및 엑시머 레이저로 이루어지는 군에서 임의의 선택되는 하나의 파장을 광원으로 사용하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 감광액이 포지티브형 또는 네가티브형 감광액인 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제3항에 있어서, 상기 포지티브 감광액일 때 상기 제1및 제2노광 마스크의 크롬 패턴이 상기 제거되는 감광액의 오픈 영역을 중복 노광하는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930021156A 1993-10-13 1993-10-13 반도체 장치의 제조 방법 KR970010568B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930021156A KR970010568B1 (ko) 1993-10-13 1993-10-13 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930021156A KR970010568B1 (ko) 1993-10-13 1993-10-13 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR950012588A true KR950012588A (ko) 1995-05-16
KR970010568B1 KR970010568B1 (ko) 1997-06-28

Family

ID=19365716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021156A KR970010568B1 (ko) 1993-10-13 1993-10-13 반도체 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR970010568B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722985B1 (ko) * 2000-12-28 2007-05-30 주식회사 하이닉스반도체 멀티마스크 노광시스템

Also Published As

Publication number Publication date
KR970010568B1 (ko) 1997-06-28

Similar Documents

Publication Publication Date Title
US6251549B1 (en) Generic phase shift mask
US5480047A (en) Method for forming a fine resist pattern
KR0128828B1 (ko) 반도체 장치의 콘택홀 제조방법
US6934007B2 (en) Method for photolithography using multiple illuminations and a single fine feature mask
US6556277B2 (en) Photolithographic apparatus
US6287732B1 (en) Generic phase shift masks
KR960000179B1 (ko) 에너지 절약형 포토마스크
JPH05243115A (ja) 半導体装置の製造方法
KR950012588A (ko) 반도체 장치의 제조방법
KR100278917B1 (ko) 반도체 소자의 콘택 마스크 제조방법
KR970049060A (ko) 다중 노광에 의한 미세 패턴 형성 방법
JPH0431858A (ja) マスクの製作方法
KR0146399B1 (ko) 반도체 패턴 형성 방법
KR0126656B1 (ko) 반도체 장치의 제조 방법
KR0140475B1 (ko) 반도체 소자의 미세패턴 형성방법
KR960006695B1 (ko) 다중마스크에 의한 미세콘택홀 형성방법
JPH04194939A (ja) マスク形成方法およびパターン形成方法
KR100272519B1 (ko) 반도체소자의 패터닝방법
KR960035156A (ko) 노광장치의 렌즈 비점수차(Lens Astignatism) 측정방법
WO2001006320A1 (en) Generic phase shift mask
KR0125294B1 (ko) 반도체 장치의 콘택홀 제조장치
KR100209370B1 (ko) 중첩도 측정 마크용 마스크 및 그를 이용한 중첩도 마크 제조방법
JP2002252165A (ja) ホールパターン形成方法
KR0159014B1 (ko) 노광마스크의 제조방법
KR950015617A (ko) 반도체소자의 미세패턴 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee