KR950012016B1 - 화상정보제어장치 - Google Patents

Abstract

내용 없음.

Description

화상정보제어장치

제1도는 본 발명의 블록도.

제2도는 본 발명에서 사용한 멀티태스크의 설명도.

제3도는 본 발명에서 사용한 타이밍차트.

제4도는 본 발명에서 사용한 강제리프레시(LL)를 실현하는 타이밍차트.

제5도는 본 발명에서 사용한 하드웨어의 블록도.

제6도는 스태틱메모리의 블록도.

제7도는 케이스 1의 설명도.

제8도는 케이스 2의 설명도.

제9도는 케이스 3의 설명도.

제10도는 케이스 4의 설명도.

제11도는 케이스 5의 설명도.

제12도는 케이스 6의 설명도.

제13도는 케이스 7의 설명도.

제14도는 케이스 8의 설명도.

제15도는 케이스 9의 설명도.

제16도는 케이스 10의 설명도.

제17도는 본 발명(청구항 4의 발명)의 타이밍차트.

제18도는 본 발명에서 사용한 샘플링 H/W의 설명도.

제19도는 본 발명에서 사용한 X-window에서의 스케쥴러의 설명도.

제20도 및 제21도는 그래픽 명령실행을 모식적으로 도시한 설명도.

제22도는 VRAM억세스의 설명도.

[발명의 분야]

본 발명은 표시시스템, 특히 메모리성을 가진 강유전성 액정을 사용한 표시시스템에 있어서의 화상정보제어장치에 관한 것이다.

[기술의 배경]

최근, 퍼스널컴퓨터(PC)나 워크스테이션시스템은, 해를 거듭할수록 대화면, 고해상도화하고 있으며, 재래의 PC나 WS와의 호환성도 요구되고 있다.

특히 메모리성이 부여된 강유전성액정(FLCD)을 사용한 표시채널을 PC나 WS에 채용하였을 때에, 예컨대 마우스나 커서 등을 유연하게 이동시켜 표시시키는 것이 필요하나, 이러한 이동표시는 미국특허 제465551호 공보 등에 개시된 바와 같은 부분기입방식(부분적으로 고쳐 기입될 영역에 대응한 주사선만 주사된다) 표시중에 마우스를 이동시켜 표시하려고 하였을 때, 특히 스크로울화면의 옆에 마우스를 표시하려고 하였을 때에, 스크로울 화면전체가 표시되는 경우가 있었다.

[발명의 개요]

본 발명의 목적은 상기의 문제를 해소하고, CRT표시시스템과 호환성을 향상시킨 액정표시시스템, 특히 강유전성 액정표시시스템을 제공하는데 있다.

본 발명의 다른 목적은 CRT표시시스템과의 호환성을 향상시킨 화상정보 제어시스템을 제공하는 데 있다.

본 발명은 첫째로 VRAM(화상격납용 메모리)에 억세스된 어드레스를 주사방향에 대한 라인단위로 검지 및 기억하는 메모리부를 적어도 2종 설치하고 각각 다른 주기로 상기 검지 및 기억을 반복하는 부분기입용 검출회로와, 각 메모리내용으로부터 부분 기입정보를 인지하도록 계산하는 회로와, 각각의 상기 계산결과를 기억하는 메모리부와, 각각의 상기 메모리내용을 비교하여 부분기입영역의 대소관계를 판별하는 회로와, 상기 부분기입영역의대소관계에 의거하여 부분기입식별신호를 제어하고 또한 외부에 출력하는 부분기입식별신호 제어회로와, 부분기입중이라도 외부로부터의 리프레시 제어신호의 상태에 따라서 강제적으로 부분기입을 중단하고 리프레시를 개시하며, 또한 부분기입상태와 리프레시 제어신호의 상태변화에 따라 다시 부분기입을 재개하도록 제어하는 회로를 가지고 있는 화상정보제어장치 및 이것을 사용한 표시시스템 : 둘째로, 메모리부에 검지된 라인단위의 부분기입정보가 억세스된 어드레스 데이타로부터 연속된 주사선방향의 라인어드레스군으로서 식별되고, 각 군마다 그 수나 개시라인 어드레스나 종료라인 어드레스, 또는 라인수를 계산하고, 다시 억세스된 라인총수인 화상정보 제어장치 및 이것을 사용한 표시시스템 : 세째로, VRAM에의 억세스중, 기입시에만 유효로하는 화상정보제어장치 및 이것을 사용한 표시시스템 : 네째로, 주상방향에 대한 라인단위로 검지 및 기억하는 메모리부의 검지기간(샘플링 기간)이 기억기간보다 짧은 화성정보제어장치 및 표시시스템 : 다섯째로, 부분기입정보로 얻어진 부분기입영역의 대소관계를 동시에 판별하는 경우, 큰 영역의 부분기입정보를 가진 메모리부의 검지기간(샘플링기간)이 기억기간보다 짧은 화상정보제어장치 및 표시시스템 : 여섯째로, 부분기입정보로 얻어진 부분기입영역의 대소관계를 판별하는 주기가 먼저번의 검지·기억을 반복하는 부분기입용 검출회로의 주기와 연동하여, 각각 다른 메모리부에 대하여 서로 각각의 정수배의 관계에 있는 화상정보 제어장치 및 표시시스템이다.

[발명의 태양의 상세한 설명]

본 발명의 장치 및 시스템은 메모리성이 부여된 FLCD(강유전성 액정)을 사용한 디스플레이에 적합하고, 특히 마우스나 커서 등의 이동표시를 실현하는 부분기입방식과 전면 리프레시 주사궁동방식을 사용할 수 있다.

본 발명에서 사용된 부분기입방식은 기본으로는 다음과 같이 행하여 진다.

① 묘화(描畵)요구가 부분기입을 필요로 하면 전면 리프레시는 중지되고, 스크린상 부분기입영역이 비인터레이스(non-interlace)방식으로 주사된다.

② 부분기입종료후, 리프레시는 재개한다. 실제로는 이렇게 단순하지 않다.

다음의 인식이 필요하다.

[1] 어떤 묘화 요구가 최우선 부분기입이어야 할 것인기를 인식할 것.

제20도를 예로 든다. 4개의 사상(事象) 즉, 3개의 독립된 윈도우와 이동하는 마우스 폰트가 있다. 윈도우 ①에서는 시계표시, 윈도우 ②에서는 회전이동하는 선표시, 윈도우 ③에서는 문자의 세로 스크로울 표시하고 있다.

각 윈도우내 표시속도는 각각 다르게 되어 있어서, 서로 비동기표시를 하고 있다(독립사상). FLCD의 1라인 억세스시간은 온도가 일정하다면 변화하지 않으므로, 각 윈도우내 표시를 부분기입으로 행할 때의 필요시간(주사시간)은 부분기입영역의 크기에 비례한다.

이제, 어느 윈도우내 부분기입을 실행하고 있는 중에 다른 윈도우내 부분기입이 발생하였을때, 어느 쪽의 부분기입을 우선적으로 실행할 것인가를 결정하여야 한다.

그 때문에 부분기입에서는 미리 사상이 일어날 때에 우선순위를 정해두고, 이것을 각 부분기입요구발생마다 인식하여, 정해진 수순으로 대처할 필요가 있다.

예컨대 스크로울 표시중인 부분기입을 중단하고, 시계표시부분기입을 행하고, 그후 중단 되어 있었던 부분기입을 재개하도록 우선순위를 정하여, 각 부분기입간의 수순을 정해둔다.

[2] 부분기입을 위하여 그래픽 스케줄러를 가질것.

UNIX-Window와 같은 멀티태스크 시스템에서는, 우선순위의 개념만으로는 불충분하다.

그러한 시스템에서는 몇가지 요구가 동시에 부분기입을 호출하고, 또 각각 호스트 큐에 격납된다(제19도). 그후, 이들이 요구는 각 호스트 큐로부터 서업의 큐 버퍼로 네트워크를 통하거나 내부적으로 전송된다. 그러나, 여기서 서어버내에 버퍼되는 요구는 이미 VRAM에의 묘화순서를 유지한채 설정된다.

그 때문에 우선순위는 그 순서에 따르므로 잘 적용하지 않는다. 예컨대, "마우스"는 최고의 우선 순위를 가지고 있는데도, 마우스요구전에 VRAM에의 화상묘화요구가 많이 있는 경우에는, 마우스요구는 그 이전의 요구가 종료된 후가 아니면 묘화되지 않는다.

결국, 마우스요구는 이러한 멀티태스크 시스템하에서는 최고의 우선순위를 가질 수 없다(제20도).

이 문제를 해결하기 위하여, 그래픽 스테쥴러가 도입된다.

이 스케쥴러는 결구 호스트쪽의 큐로부터의 요구에 부분기입에 있어서의 적당한 우선순위를 가지게 하도록 작용하는 것이다(제21도).

본 발명의 FLCD H/W 인터페이스의 기본적인 개념은,

① VRAM에의 연속적인 1군의 억세스된 라인의 개시, 종료 및 라인수를 계산하여, "스택"에 데이타를 기억시킬 것,

② 매 기간에 몇몇의 군이 동시에 검출될 것(S/W케이스와는 다르다),

③ "스택"에 있어서, 어떤 시간에 대한 여유가 상기의 몇몇의 군을 포함할 수 있을 것,

④ 몇몇의 스택이 우선순위로 얻어질 수 있을 것, 및

⑤ 최종의 부분기입억세스가 최고우선순위를 가질 것 등이다.

제1도는 본 발명의 장치의 블록도로서, VRAM에의 억세스정보를 캐치하기 위한 레지스터를 도시한 것이고, 이 정보를 외부회로에 전송하여 부분기입의 수를 카운트하거나, 또 하나의 메모리에 보내는 것을 도시하고 있다.

상기 레지스터는 애트랜덤(at-random)입력, 직렬 출력이 사용된다.

제2도는 본 발명에 있어서의 우선순위를 얻기위한 멀티스택을 도시하고 있다.

스택(1)은 감시 개시시간 n으로부터 측정되는 △t(시간간격)마다 부분기입영역을 격납한다. 반대로, 스택(2)은 기본적으로 우선순위를 얻기 위하여 2△t마다 부분기입영역을 격납한다. 예를 들어, 제7도에 도시된 바와 같이, 문자 a,b,c,d,e 및 f는 주사선에 대응한다. 더욱이, 제2도의 "클록1"은 "스택1"에 대응하며, 그 수직선은 도시된 바와 같이 주소데이타가 스택 1내로 기억되는 시간신호 n, n＋1△t등을 지시하고 있다. 마찬가지로 "클록2"는 "스택2"에 대응하고, 주소데이타가 클록2의 수직선과 동기하여 스택2내로 기억된다.

여기서는 스택의 깊이를 어떤 레벨로 하느냐는 정해져 있지 않다.

제3도는 본발명에 있어서의 부분기입과 리프레시 교환의 타이밍챠트를 도시한 것이다.

B는 스크린이 리프레시되어야 하는 교환횟수의 수를 표시한다.

억세스된 라인의 누적된 수에 대응하는 A가 B를 넘었을 때, 리프레시에 의하여 스크린 화상을 유지하도록 모든 부분기입이 중단되어야 한다.

그러나, 현재의 FLCD에서는 고정된 B를 세트하는 것은 곤란하다.

제4도는 본 발명에 있어서의 부분기입과 리프레시를 교환하기 위한 2개의 신호, PAR와 REF를 도시하고 있다.

제3도에서는 새GSP가 부분기입과 리프레시의 교환을 제어하려고 하고 있다.

그러나, GSP(텍사스, 인스트루먼트사제의 GSP : 등록상품이다)에서는 FLCD에 있어서의 "B"값을 인식할 수 없고, 연속되어 있는 부분기입요구중의 리프레시의 끝을 결정할 수도 없다.

그래서, 이 부분기입용의 H/W는 신호 PAR을 새 FLCD제어기에 보내어, 그 FLCD제어기는 신호 REF를 리프레시를 위하여 먼저번의 H/W에 각각 독립적으로 보낸다.

제5도는 본 발명의 약간의 하드웨어를 도시한 개념설명을 위한 모식도이다.

샘플링 레지스터와 메모리 레지스터에는 더블버퍼를 사용하는 것이 바람직하다.

그들은 교대로 사용된다.

레지스터는 많은 F.F.(플립플롭)나 스태틱메모리로 구성된다.

F.F의 경우, 직렬로 판독레지스터가 리세트된다(제5도).

그러나, 스태틱메모리의 경우(제6도), 데이타를 직렬로 판독하려면, 다른 하드웨어로 행하여야 하고, 또한 리세트시에는 다시 다른 하드웨어에 의하여 모든 어드레스에 대하여 "0"데이타를 중복기입하여야 한다.

제6도는 본 발명에 있어서의 스태틱메모리의 경우를 도시한 것이다.

전제 :

억세스된 라인어드레스는 스태틱메모리의 어드레스에 할당된다.

샘플링 :

억세스된 라인어드레스에 할당된 메모리어드레스에 "1"의 데이타를 세트한다.

전송 :

게이트가 "오프"로 될 때, 자동어드레스 발생회로에 자동적으로 어드레스를 할당하도록 제어가 옮겨진다. 메모리내의 데이타가 먼저번의 발생회로부터 직렬로 어드레스를 할당하면서 판독한다.

리세트 :

리세트시에, 자동데이타 발생회로가 어드레스를 할당하면서, 메모리의 전어드레스에서 "0"데이타를 중복기입한다.

제7도의 케이스1은 부분기입을 위한 멀티-레지스터의 예를 도시한 것이다.

이 경우, 단하나의 요구만이 발생되고, 또 가장 고속이다.

제8도의 케이스2는 중속도에서의 다른 예를 도시한 것이다.

제9도의 케이스3은 고속과 중속의 혼재예를 도시한 것이다.

제10도의 케이스4는 복수의 속도에서의 예를 도시한 것이다.

각각 다른 속도로 스크로우하는 2개의 윈도우가 있다. 이 경우가 부분기입에 있어서는 엄격한 조건이 된다.

제11도의 케이스5는 케이스4와 비슷한 예이나, 스키린상의 크기와 위치가 다른다. 이 경우에도 부분기입에 있어서는 엄격한 조건이 된다.

제12도의 케이스6은 케이스3과 비슷한 예이나, 케이스3의 스크로울 속도가 다른다. 이 경우에도 부분기입에 있어서는 엄격한 조건이 된다.

제13도의 케이스7은 케이스 3의 또하나의 예이다. 여기서는 우선순위를 얻기 위한 개량된 방법이 사용되고 있다.

제14도의 케이스8은 케이스4의 또 하나의 예이다. 각각 다른 속도로 스크로울하고 있는 윈도우가 2개 있다. 이 경우에도 부분기입을 위한 우선순위를 얻기위한 개량된 방법이 사용되고 있다.

제15도의 케이스9는 케이스5의 또 하나의 예이다. 여기서도 또 우선순위를 위하여 개량된 방법이 사용되고 있다. 이 경우에는 이전의 부분기입과 비교하여 그다지 엄격한 것은 아니다.

제16도의 케이스10은 케이스6의 또 하나의 예이다. 이경우, 이전과 비교하여 부분기입이 그다지 엄격한 것은 아니다. 이 경우에만 제17도에 도시한 타이밍챠트가 사용된다.

제17도는 제16도에 도시된 예에 따른 본 발명에 있어서의 실제의 부분기입과 리프레시의 시퀀스 및 교체를 도시한다.

스택에 대한 샘플링시와 요구발생시에 대하여 설명하고 있다.

제17도에서는 스택(1)과 스택(2)의 실제 샘플링 타이밍이 도면과 같이 어긋나고 있다.

a-b, c-d, e-f, g-h 등의 운의 이동에 다르는 억세스 요구는 스택(1)의 샘플링 시간내에서 검출되고, 스크로울요구는 스택(2)의 샘플링시간내에서 검출된다. 여기서 보다 큰 부분기입은 짧은 것보다 우선하므로, 부분기입정보로서는 최종결과는 도면에 도시된 바와 같이 된다.

따라서, 실제의 부분기입과 리프레시는 다음과 같이 제어된다.

① 부분기입이전의 리프레시를 중단하고,

② a-b, c-d의 원의 이동표시 부분기입을 실행한다.

③ a-b, c-d부분기입의 종료시점이 다음의 부분기입 검토시간이전이고, 스택(1)은 데이타 미확정상태이고, 스택(2)은 샘플링 중이므로, 리프레시를 실행한다.

④ 부분기입데이타 확정시점에서 각 스택데이타를 비교하여, 스택(2)의 샘플링데이타, a-h, 스크로를 요구의 부분기입을 실행한다.

제18도는 제17도에 있어서의 FLCD인터페이스에서의 실제의 H/W를 설명하기 위한 1예이다.

스크로울중의 화상과 이동중의 원이 스크린상에 있다.

가정 :

1비트당의 VRAM 억세스시간은 100nsec이다.

VRAM은 1M×8비트로 구성되어 있다. 원의 크기는 100×100비트, 스크로울 크기는 1K×1K비트이다. 그래서, 각각에 요하는 시간은 0.125msec와 12.5msec이다. 원은 25msec마다 움직이고 있어서, 스크로울은 100msec마다 행하여지고 있다.

[VRAM에의 억세스]

VRAM에의 억세스로서는 실제로 READ 억세스와 WRITE 억세스가 있다. 부분기입제어의 관점에서 엄밀히 보면, 실제에 필요한 것은 WRITE 억세스이다.

제22도는 어떤 윈도우를 또하나의 윈도우에 복사하는 예이다.

이 경우, 복사원(元)의 윈도우는 VRAM에 대하여 READ사이클로 억세스되고 복사선(先)의 윈도우는 WRITE사이클로 억세스된다.

실제로는 부분기입은 복사선에서만 개시되고, 복사원도 함께 부분기입할 필요는 없다. 항상 부분기입은 VRAM에의 WRITE사이클에 의한 억세스후에 행하여지고, READ사이클에서는 필요없다.

가령, READ/WRITE사이클의 양쪽이 VRAM에의 억세스의 검출에 사용되었다고 한다면, 부분기입의 시간을 2배로 낭비하게 된다.

[2] 스케줄러

FLCD에는 이미 상기한 바와 같이 멀티태스크하에서는 스케쥴러가 필요하다.

하드웨어 인터페이스의 경우에서는 보다 큰 부분기입이 우선권을 가지거나, 부분기입 개시점에서 래치되어 있는 부분기입데이타가 우선권을 가진다. 그리고, 또 부분 기입이 끝날 때까지, 다른 부분기입은 접수되지 않는다.

따라서, 실제로 생긴 부분기입요구의 순번은 샘플링 기간중에 균일하게 이루어지고, 그후에 일제히 부분기입되므로, 본래 사상마다 있었던 우선순위는 [1]의 하드웨어에 의하여 물리적인 부분기입 영역간의 대소관계에 근거하여 판별되고, 동시 혼재부분기입은 어느 기간내에 겹쳐진다. 따라서, 이 시점에서 부분기입요구의 순번의 스케쥴링은 암묵중에 이루어진 것이 된다.

상기한 바와 같이, FLCD부분기입에는 주로 2개의 항목이 필요하고, 하드웨어 인터페이스에서 같은 기능을 가져야 한다.

[1]은 우선순위에 대하여, [2]는 스케쥴러에 대한 것이다(상기의 [2]스케쥴러는 명시적으로 구성되어 있지 않으나, [1]의 하드웨어에 포함된다. 기능도 다르다.).

제1도, 제2도, 제3도 및 제5도 및 기본적 개념에 볼 수 있듯이, 우선순위의 할당은 다음의 수순을 사용함으로써 H/W로 얻어진다 :

① 최저 2개의 특별한 레지스터를 설치한다.

② 주사방향에 대하여, VRAM에 억세스된 y라인이 각가의 샘플링 주기의 동안(제5도와 같은 더블버퍼 테크닉을 사용하여)레지스터에 의해 검출된다. 예컨대, 여기서는 최고샘플링은 25msec이다.

③ 얻어진 데이타는 직렬로 외부회로에 전송된다. 예컨대 전송클록은 10 MHz로 한다(제2도).

④ 외부회로는 억세스된 y라인을 1라인만으로하거나, 개시, 종료어드레스를 가진 블록이거나, 또한 억세스된 라인/블록의 수나 억세스된 라인총수를 인지하도록 계산하다. 즉, 직렬데이타를 병렬데이타로 변환하고, 레지스테내에 억세스된 연속블록을 "스택"에 격납된다.

⑤ 이들의 부분기입으로서 검출된 데이타는 다른 샘플링주기, 예컨데 하나는 25msec마다, 또 하나는 50msec마다에 따라 각각의 "스택"에 격납된다.

또한 2개이상의 샘플링 주기의 스택이 가능하다(제3도 및 제4도).

⑥ 장기간 또는 항구적으로 부분기입이 계속되고 있는 동안, 스크린상에 화상을 유지할 필요가 있을 때에는, 억세스된 총수를 감시할 필요가 있다.

그러나, 두가지 이유로 하드웨어적으로 고정된 B를 세트하는 것은 곤란하다.

B는 감시될 억세스라인의 총수에 대한 제한수를 의미하고 있다. 아마 B는 주사선의 총수보다 작을 것이다. 그 이유는 B가 그 총수를 넘을 때, 이 부분기입에의 억세스 시간은 프레임주기를 넘는다. 환언하면, 부분기입에 의한 비인터레이스가 프레임주기를 넘어 생기는 것이다. 이 때문에 용이하게 프릭커링(frickering)하기 쉬어지는 것이다.

또한, FLCD의 온도의존성에 의한 프레임주기는 변화하고, 따라서 B는 온도에 대하여 변화한다. 그러므로, 고정된 B값을 세트할 수 없다.

또 하나의 이유는 부분기입이 계속하고 있는 중에 이 리프레시의 마감시기를 안다는 중요한 점이다. 이것도 또 FLCD의 온도의존성에 의하여 가변적이다. 이들 문제점을 해결하기 위하여 FLCD H/W 인터페이스에 2개의 제어신호, 즉 PAR 및 REF를 사용한다. 지금, 우선순위를 할당하는 두가지 아이디어가 있다.

케이스1부터 케이스6은 가장 빠른 부분기입이 제1우선순위를 가진다는 또하나의 발명을 이용한 몇가지의 예를 예시한다.

설명에 사용되는 FLCD의 화소크기는 세로 1024×가로 1280이고, 통상 사용온도에서의 프레임 주파수(리프레시 속도)는 20Hz로 한다.

상술된 복수의 레지스터는 우선순위를 구별하기 위하여 디자인되어 있다.

그러나 우선순위를 잘 할당하기 위한 케이스3부터 케이스6에 주의하여야 한다.

그들은 매우 엄격한 제약이 필요하다고 말하고 있다.

레지스터(1)는 가장 빠른 움직임, 예컨대 매 25msec(=40Hz 상당)을 검출한다.

레지스터(2)는 제2의 움직임, 예컨대 매 50msec(=20Hz 상당)을 검출한다.

존재한다면, 레지스터(3)는 제3의 움직임, 예컨대 100msec(=10Hz 상당)을 검출한다. 레지스터(4)는 200msec이상이 될것이지만, FLCD의 리프레시가 20Hz이하(50msec 이상)이므로, 무의미하다. 또 레지스터(3)는 똑같은 이유에 의하여 필요가 없다.

그후, 데이타는 제2도에서 볼 수 있는 바와 같이, 서로 각각"스택"에 이동한다. 케이스1과 케이스2에서는 각각의 움직임이 검출되며, 각각의 경우에 단하나의 움직임만 있기 때문에 잘 표시된다.

그러나, 케이스3부터 케이스6에서 볼 수 있는 바와 같이, 혼재한 움직이 있는 경우에는 주의하여야 한다. 도면의 설명에서 볼 수 있는 바와 같이 부분기입용의 최고속 레지스터의 제1우선순위가 있다고 하면, 복수의 부분기입을 완수하기 위하여는 매우 엄격한 제약이 있는 것을 알게 된다.

즉, FLCD 프레임 주파수는 최고속 샘플링 주파수, 즉 25msec(40Hz 상당)보다 빨라야 한다. 그것은 여기서는 FLCD로는 불가능하다.

우선순위 할당에 대한 반대의 가정을 가져야 한다(케이스7부터 케이스10).

즉, 우선순위는 "스택 2>스택1"로 한다. 바꾸어 말하면, FLCD패널에 대한 최장부분 기입이 끝날때까지, 스택1은 부분기입에 영향을 주지 않는다. 이하에 다시 상세히 설명한다.(케이스1과 케이스2는 단일요구이므로, 새로운 가정에 의한 영향을 받지 않는다.)

새로운 부분기입 우선순위 할당가정에 의거하여 케이스7에서는 최고속 이동물체는 때때로 표시되거나, 드문드문 빼고(interlace)표시되지만, 연속적으로 표시되지 않게된다. 케이스8에서는 케이스7과 똑같이 스택1의 움직임은 빼버린 것이 된다.

케이스9에서는 케이스8과 같은 결과이다.

케이스10에서는 케이스7과 같다.

FLCD의 속도에 관계없이 모든 경우(케이스7부터 케이스10)에 잘 수행된다. 그것은 최장부분기입이 종료할 때까지 다른 부분기입이 빠지기 때문이다.

따라서, 이전의 문제는 일어나지 않는다.

우선순위 할당에 대한 최후의 발명은 실제의 실행방법이다.

여태까지는 부분기입의 데이타는 순간에 레지스터에 의해 검출되고, 샘플링기간중 기억되고 있다고 생각해왔다. 그러나, 실제로는 어느 기간을 샘플링에 소비하여야 한다.

또한, FLCD인터페이스는 특히 멀티태스크하에서 동시에 일어나는 요구에 대한 스케둘러를 가져야 한다. 그래서 H/W FLCD인터페이스는 1예로서 제17도와 같은 동작을 한다. 제17도에서는 스택1의 실제의 샘플링시간은 12.5msec, 스택 2 25msec이고, 스택1의 2배이다. 이들 기간중에는 마치 검출회로(레지스터)에의 게이트가 "온"되어 있는것처럼 볼 수 있다. 각 레지스터는 억세스된 라인어드레스를 검출하고, 기억한다. 스택(1)의 샘플링 간격은 23msec마다이고, 스택(2)은 50msec마다이다.

제17도의 패러미터는 제18도와 먼저번의 케이스10을 사용한다. 스크린상에 2개의 화상이미지가 있다. 하나는 고속으로 이동하는 원의 이미지이고, 또하나는 스크로울중의 윈도우이다.

원의 쪽은 25msec마다(40Hz 상당)이동하고 있고, 스크로울 속도는 100msec마다이다(=10Hz 상당).

한편, VRAM의 1비트당의 억세스 타입은 100nsec/bit이다(이 속도는 다른것과 비교하여 빠른편이다). 이경우, 한번에 8비트 억세스할 수 있다.

스크로울중의 윈도우에서는 1회의 스크로울 전화면 억세스시간은,

100nsec×(1K×1K)비트/8비트=12.5msec≪100msec

이므로, 윈도우의 1화면 억세스는 스택(2)의 샘플링시간 25msec이내에 모두 검출될 수 있다. 또, 샘플링 간격은 50msec인데 대하여 100msec의 스크로울속도이므로, 검출후 1스크로울 화면의 부분기입을 개시할 수 있다.

한편, 원에 대해서는 1이동표시를 위하여 소거·기입의 2회 억세스가 1단위로서 행하여지므로,

100nsec×(100×100)비트/8비트=0.125msec …… 1억세스

0.125nsec×2=0.25msec≪25msec …… 1이동

이므로, 스택(1)의 샘플링시간 12.5msec이내에 1이동표시 억세스는 모두 검출될 수 있고, 또, 샘플링간격이 25msec이기 때문에 25msec의 이동속도의 원은 적어도 1회는 이동표시의 부분기입을 개시할 수 있다.

스클울과 원이 동시에 혼재한 경우를 생각한다. 케이스10에 상당한다.

제17도의 설명에서는 보다 큰 부분기입용의 스택(2)의 부분기입이 개시될 때에는, 스크린상에 있는 원의 화상정보를 포함한 스크로울중의 윈도우로 되어 있다.

그리고, 스크로울의 사이에 이동하는 원의 부분기입표시는 스택(1)으로부터의 정보에 의한다.

부분기입의 최후가 스택끼리 비교할 시간보다 앞서고, 어느쪽도 샘플링 데이타가 미확정이거나 샘플링중일 때에는, 다음의 비교하는 시간까지 리프레시가 행하여진다(③에 상당).

다음의 부분기입의 시간이 왔을때, 리프레시는 중단되고, 부분기입이 개시된다.

물론, 그때 부분기입데이타가 없으면 리프레시가 행하여지고, 다음부분기입이 발견될때까지 계속된다.

본 발명에 의하면, 부분적인 스크로울 표시와 마우스 이동표시를 동시에 표시함으로써, CRT표시시스템에 대한 호환성을 향상시켰다.

Claims (7)

1. VRAM에 부분기입을 수행하는 화상정보제어장치에 있어서, 일 소정시간주기동안 메모리부중 한 메모리부가 새로운 억세스된 주소정보를 검출하기 위한 검출동작에 이용되는 반면 메모리부중 다른 메모리부가 이전에 검출된 정보를 유지하는데 이용되고, 다음 시간주기동안 메모리부의 기능이 교환되어 메모리부중 다른 메모리부가 검출동작에 이용되는 반면 메모리부중 한 메모리부가 선행시간 주기에서 검출된 정보를 유지하도록 배열되는 적어도 두개의 메모리부로 구성되어 있고, VRAM의 억세스된 어드레스를 주상방향에 대한 라인단위로 검지 및 기억하기 위한 부분기입용 검출회로, 두개의 메모리부의 각 내용으로부터 부분기입정보를 인치하도록 계산하는 수단; 각각의 계산결과를 기억하는 추가메모리부; 추가메모리부의 내용을 비교하여 부분기입영역간의 대소관계를 판별하는 수단; 상기 부분기입영역간의 대소관계에 의거하여 부분기입신호를 제어하고, 그 신호를 외부에 출력하는 수단; 및 부분기입중이라도, 외부로부터의 리프레시 제어신호의 상태변화에 따라 강제적으로 부분기입을 중단하고, 리프레서를 수행하고, 그리고 부분 기입상태와 리프레시 제어신호와 상태변화에 따라 부분기입을 재개하는 수단으로 구성되어 있는 것을 특징으로 하는 화상 정보 제어장치.
2. 제1항에 있어서, 상기 두개의 메모리부에 의해 검지된 라인단위의 부분기입정보가 억세스된 어드레스데이타로부터 연속된 주사선방향의 라인어드레스군으로서 식별되고, 상기 계산하는 수단은 어드레스수, 개시라인어드레스, 종료라인 어드레스, 각 군에 대한 라인수, 및 억세스된 라인총수중 적어도 하나를 계산하는 것을 특징으로 하는 화상정보 제어장치.
3. 제1항에 있어서, 기입동안 수행된 상기 VRAM에의 억세스만이 유효하게 수행되는 것을 특징으로 하는 화상정보 제어장치.
4. 제1항에 있어서, 부분기입정보로부터 얻어진 부분기입 영역간의 대소관계는 보다 큰 영역의 부분 기입정보를 가진 메모리부의 검지기간(샘플링기간)이 그 기억기간보다 짧은 것으로 판별될 것인 것을 특징으로 하는 화상정보 제어장치.
5. 제1항에 있어서,부분기입정보로붙 얻어진 부분기입영역간의 대소관계를 판별하는 주기가 검지·기억을 반복하는 상기 부분기입용 검출회로의 주기와 동기화되어 주기는 상기 두개의 다른 메모리부에 대하여 각각 정수배인 관계에 있는 것을 특징으로 하는 화상정보 제어장치.
6. 제1항에 있어서, 표시패널을 더 포함하는 것을 특징으로 하는 화상정보 제어장치.
7. 제6항에 있어서, 상기 두개의 메모리부에 의해 검지된 라인단위의 부분기입정보가 억세스된 어드레스데이타로부터 연속된 주사선방향의 라인어드레스군으로서 식별되고, 상기 계산하는 수단은 어드레스수, 개시라인어드레스, 종료라인 어드레스, 각 군에 대한 라인수, 및 억세스된 라이총수중 적어도 하나를 계산하는 것을 특징으로 하는 화상정보 제어장치.