KR950010922B1

KR950010922B1 - 트렁크 접속장치

Info

Publication number: KR950010922B1
Application number: KR1019910021998A
Authority: KR
Inventors: 이영대
Original assignee: 현대전자산업주식회사; 정몽헌
Priority date: 1991-12-02
Filing date: 1991-12-02
Publication date: 1995-09-25
Also published as: DE4240551A1; JP2744181B2; US5305315A; JPH0670043A; KR930015439A

Abstract

내용 없음.

Description

트렁크 접속장치

제1도는 본 발명에 의한 1차군 속도 트렁크 접속 장치의 구성도.

제2도는 제1도의 CEPT1/T1 변환부, 1차군 속도 송수신부, 프레임 정렬부, B채널 스위칭부 및 D채널 콘트롤부(400)의 세부구성도.

제3도는 제1도의 CPU부의 내부구성도.

제4도는 제1도의 모니터링부의 세부구성도.

제5도는 제1도의 1차군 속도 송수신부의 CEPT, T1 및 로컬로프 백 선택신호 파형도.

제6도는 제2도의 프레임 정렬부의 HDB3 라인 코딩 신호 파형도.

제7도는 제2도의 프레임 정렬부의 AMI 및 D8ZS 라인코딩 신호파형도.

제8도는 본 발명에 따른 상세 구성도.

제9도는 본 발명에 따른 상세 구성도.

제10도는 본 발명에 따른 상세 구성도.

* 도면의 주요부분에 대한 부호의 설명

100 : 1차군 속도 송수신부 200 : 프레임 정렬부

300 : B채널 스위칭부 400 : D채널 콘트롤부

500 : 모니터링부 600 : 클럭 발생부

700 : 리셀회로부 800 : CPU부

900 : CEPT/T1 변환부 110 : 1차군 속도 송수신기

210 : 프레임 정렬기 310 : 타임/스페이스 스위치

410 : D채널 콘트롤러 510 : LED 모니터링부

520 : RS-232 모니터링부 810 : 마이크로 프로세서

820 : 메모리부 821 : 래치

822 : EPROM 823 : SRAM

830 : 칩선택부 831 내지 833 : 디코더

840 : 워치 독 타이머부 910 : DIP 스위치

920 : CEPT/T1 라인 하드웨어부

본 발명은 ISDN(Integrated Service Digital Network) PABX(Private Automatic Branch Exchange) 또는 NT12(Network Termination 12)에 있어서, ISDN 국설 교환기나 타 ISDN PABX와 트렁크 접속되어 1차군 속도(Primary Rate)의 정보 전송을 지원하는 트렁크 접속 장치에 관한 것이다.

1차군 속도에는 유럽 방식(이하 'CEPT 방식'이라 한다)(30B+1D,2,048Mbps)과 북미방식(이하 'T1방식'이라 한다)(23B+1D, 1.544Mbps)이 있는데, 상기 두 방식은 비트 레이트(Bit Rate)와 프레임 정렬 방식이 다르고 이들 각각에 제공되는 클럭 역시 상이하기 때문에 종래의 1차군 속도 트렁크 접속 장치는 CEPT 방식이나 T1 방식중 하나로 고정되기 쉬운 문제점이 있었다.

또한 대부분의 경우에 있어서, 종래의 트렁크 접속 장치는 타 교환기로 부터 수신한 30B+1D(CEPT)/23B+1D(T1) 정보를 B채널 정보와 D채널 정보로 나누어 B채널은 본 장치가 속한 ISDN PABX 시스템(이하 시스템) 내의 스위치 매트릭스로, D채널은 본 장치가 속한 시스템의 상호 레벨로 전송하거나 시스템의 스위치 매트릭스로부터 수신한 B채널 정보와 시스템 상위 레벨로부터 수신한 D채널 정보를 통합하여 타교환기로 30B+1D(CEPT)/23B+1D(T1) 정보를 송신하는 형태를 취하고 있다. 따라서, D채널 콘트롤러를 이용하여 추출, 분리한 D채널 정보를 시스템 상위 레벨로의 송신시나 상위 레벨로부터의 D채널 수신시에 HDLC/SDLC(High Level Data Link Control/Syncrronous Data Link Control) 시리얼 채널등과 같은 시리얼 채널이 내장된 마이크로 프로세서를 사용하거나 상기와 같은 시리얼 채널이 제공되지 않은 마이크로 프로세서를 사용하는 경우에는 마이크로 프로세서의 제어를 받는 별도의 통신모듈을 사용하여 송수신하여만 하므로 마이크로 프로세서의 선택의 폭이 좁아지고 비용이 증가되며 마이크로 프로세서의 D채널 통신에의 직접 관여로 부하가 증가하는 문제점이 있었다.

상기 문제점을 해결하기 위하여 안출된 본 발명의 목적은 1차군속도 송수신기와 프레임 정렬기를 이용하여 CEPT 방식과 T1 방식을 모두 지원하고, D채널 콘트롤러의 시리얼 포트를 이용하여 시스템 상위 레벨과 통신하므로써 HDLC/SDLC 시리얼 채널과 같은 통신모듈이 없는 마이크로 프로세서를 사용할 수 있고 마이크로 프로세서의 부하를 줄일 수 있는 트렁크 접속 장치를 제공함에 있다.

상기 목적을 달성하기 위하여 본 발명은 NT12(Network Termina-tion 12) 또는 ISDN PABX나 국설 ISDN 교환기와 트렁크 접속되어 1차군 속도의 정보 전송을 지원하는 트렁크 접속 장치에 있어서, 국설 ISDN 교환기 또는 ISDN PABX에 연결되어 트렁크 라인을 CEPT 또는 T1 방식에 적합한 하드웨어가 되도록 선택하는 CEPT/T1 변환수단; 상기 CEPT/T1 변환수단에 연결되어 CEPT 또는 T1방식의 1차 레이트로 타국과 정보를 송수신하는 1차군 속도 송수신 수단; 상기 1차군 속도 송수신 수단에 연결되어 상기 1차군 속도 송수신 수단으로부터 입력되는 정보를 CEPT 방식이나 T1 방식의 프레임 구조에 따라 라인 코딩 방식, 프레임 형태, 채널 할당 신호, CRC 및 경보에 대한 정보를 제어하는 프레임 정렬수단; 상기 프레임 정렬 수단에 연결되어 1차군 속도 타임 슬롯에 실린 B채널 정보를 PCM 타임 슬롯상에 스위칭하여 시스템의 스위치 매트릭스에 보내고, 상기 시스템의 스위칭 매트릭스로 부터 오는 PCM 타임슬롯에 실린 B채널 정보를 1차군 속도 타임슬롯상에 스위칭하여 상기 프레임 정렬수단으로 전송하는 B채널 스위칭수단; 상기 프레임 정렬수단과 B채널 스위칭 수단에 연결되어 상기 CEPT 또는 T1 정보 중에서 D채널 정보만을 추출하여 자신의 시리얼 포트를 이용하여 시스템의 상위 레벨로 전송하거나 상기 시스템의 상위레벨로부터 시리얼 포트를 통해 D채널 정보를 수신하여 1차군 속도 프레임 구조내에 삽입하는 D채널 콘트롤 수단; 상기 1차군 속도 송수신 수단과 프레임 정렬수단과 B채널 스위칭수단과 D채널 콘트롤수단에 연결되고 내장된 EPROM 내의 프로그램을 이용하여 장치전체를 제어 및 관리하는 중앙 처리 수단; 상기 프레임 정렬수단과 중앙 처리 수단과 D채널 콘트롤수단에 연결되어 파워 온 리셋(Power On Reset) 또는 메뉴얼 리셋시키는 리셋수단; 상기 중앙 처리 수단에 연결되어 상기 중앙 처리 수단에 따라 본 장치의 상태를 PC의 CRT상에 디스플레이하거나 경보 및 경보의 종류를 LED 점멸에 의해 나타내는 모니터링 수단; 및 시스템 전체가 필요로하는 클럭을 망동기에 맞춰서 제공하는 클럭 발생 수단을 구비하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.

제1도는 본 발명에 의한 1차군 속도 트렁크 접속 장치의 구성도로서, 100은 1차군 속도 송수신부, 200은 프레임 정렬부, 300은 B채널 스위칭부, 400은 D채널 콘트롤부, 500은 모니터링부, 600은 클럭발생부, 700은 리셋회로부, 800은 CPU부, 900은 CEPT/T1 변환부를 각각 나타낸다.

본 발명에 의한 트렁크 접속 장치는 제1도에 도시한 바와 같이 CEPT/T1 변환부(900), 1차군 속도 송수신부(100), 프레임 정렬부(200), B채널 스위칭부(300), D채널 콘트롤부(400), 모니터링부(500), 클럭발생부(600), 리셋 회로부(700) 및 CPU(800)를 구비한다.

상기 CEPT/T1 변환부(900)는 국설 ISDN 교환기 또는 타 ISDN PABX와 연결되는 트렁크 라인을 CEPT 또는 T1으로 선택하여 상기 1차군 속도 송수신부(100)에 연결해 주는 기능을 한다.

상기 1차군 속도 송수신부(100)는 상기 CEPT/T1 변환부(900)에 연결되어 CEPT(2.048Mbps)나 T1(1.544Mbps)의 1차군 속도로 타국과 정보를 송수신하는 기능을 한다.

상기 프레임 정렬부(200)는 상기 1차군 속도 송수신부(100)에 연결되어 상기 1차군 속도 송수신부(100)로 부터 입력되는 정보를 CETP 방식이나 T1방식에 따라 라인 코딩방식, 프레임 형태, 채널 할당신호, CRC(Cyclic Redundancy Cheak) 및 경보에 대한 정보를 제어하는 기능을 한다.

상기 B채널 스위칭부(300)는 1차군 속도 타임슬롯에 실린 B채널 정보를 PCM 타임슬롯상에 스위칭하여 시스템의 스위치 매트릭스에 보내고 상기 시스템의 스위치 매트릭스로 부터 오는 PCM 타임슬롯에 실린 B채널 정보를 1차군 속도 타임슬롯 상에 스위칭하여 상기 프레임 정렬부(200)로 보내는 기능을 한다.

상기 D채널 콘트롤부(400)는 CEPT 방식의 30B+1D 또는 T1방식의 23B+1D 정보중 D채널 정보만을 추출하여 자신의 시리얼 포트를 이용하여 시스템 상위 레벨로 전송하거나 상기 시스템 상위 레벨로 부터 시리얼 포트를 통해 D채널 정보를 수신하여 1차군 속도 프레임 구조내에 삽입하는 기능을 한다.

상기 모니터링부(500)는 본 장치의 상태를 RS-232 포트를 통해 PC(Personal Computer)의 CRT(Cathode Ray Tube) 상에 디스플레이 하거나 경보 및 경보의 종류를 LED 점멸에 의해 나타내주는 기능을 한다.

상기 클럭 발생부(600)는 PLL(Phase Locked Loop), 오실레이터 및 인버터로 구성되어 망 클럭에 동기를 맞추어 시스템 전체에 클럭을 제공해 주는 기능을 한다.

상기 리셋회로부(700)는 푸쉬버튼 스위치, 인버터, 콘덴서, 및 저항으로 구성된 매뉴얼 리셋부와 타이머, 인버터, 콘덴서, 및 저항으로 구성된 파워 온 리셋부로 구성되어 본 장치를 파워 온 리셋 또는 매뉴얼 리셋 시키는 기능을 한다.

상기 CPU부(800)는 본 장치 전체를 제어 및 관리하는 기능을 한다.

편의상 1차군 속도 송수신부(100)와 프레임 정렬부(200) 사이를 듀얼레일 인터페이스, 프레임 정렬부(200)와 B채널 스위칭부(300) 사이를 1차군 속도 인터페이스, B채널 스위치(300)와 시스템의 스위치 매트릭스 사이를 PCM 인터페이스라고 명하고, 상기와 같이 구성된 트렁크 접속 장치의 동작을 설명하면 다음과 같다.

먼저, 외부 교환기로부터 정보를 수신하는 경우(Down Stream), 상기 1차군 속도 송수신부(100)는 4선으로 구성된 CEPT/T1 라인을 통해 2.048Mbps 또는 1.544Mbps의 정보를 수신한다. 상기 수신된 정보는 다시 상기 프레임 정렬부(200)로 전송되어 CEPT 방식이냐 T1 방식이냐에 따라서 30B+1D 또는 23B+1D의 프레임 구조로 상기 B채널 스위칭부(300)로 전송되어 이중 B채널 정보는 32개의 PCM 타임슬롯 중 30개(CEPT) 또는 23개(T1)의 타임슬롯에 할당되어 시스템의 스위치 매트릭스로 전송되며, D채널 정보는 상기 D채널 콘트롤부(400)에 의해서 추출되어 시스템 상위 레벨로 전송된다. 보통 B채널에는 음성, 화상, 데이타 등의 정보가 실리며 D채널에는 신호 정보가 실린다. 상기 모니터링부(500)는 상기 동작하에서의 상태를 상기 CPT(800)의 도움을 받아 나타내주며 상기 클럭 발생부(600)는 본 장치가 동작하는데 필요한 4.096MHz의 데이타 클럭과 8KHz의 프레이 펄스 클럭을 상기 프레임 정렬부(200), B채널 스위칭부(300) 및 D채널 콘트롤부(400)에 각각 공급된다. 그리고, 상기 리셋회로부(700)는 파워 온시에 상기 CPU부(800)를 비롯하여 상기 프레임 정렬부(200)와, D채널 콘트롤부(400)를 리셋시키며 본 장치의 동작 중에는 매뉴얼로 리셋시킨다. 상기 CPU부(800)는 상기 1차 군속도 송수신부(100)와 프레임 정렬부(200)를 CEPT 방식 또는 T1 방식으로 초기화시키고, 상기 B채널 스위칭부(300)를 제어하여 30B+1D 또는 23B+1D 정보 중의 B채널 정보를 32개의 타임슬롯에 원하는 바대로 할당시키며 D채널 콘트롤부(400)를 이용하여 D채널 정보를 추출, 삽입하거나 송수신하고 상기 모니터링부(500)를 통해 본 장치의 상태를 외부로 알리는 등 본 장치를 제어, 감독한다. 또한, 상기 CEPT/T1 변환부(900)는 CEPT 또는 T1에 적합한 하드웨어로 변환해 주는 기능을 한다.

또한, 본 시스템으로부터 외부 교환기로 정보를 송신하는 경우 (Up Stream)에는 상기 2차군 속도 송수신부(100), 프레임 정렬부(200), B채널 스위칭부(300), D채널 콘트롤부(400)는 정보의 흐름이 위에서와는 반대로 진행되므로 상기 언급한 것의 역으로 동작하며 그밖에는 위에서 언급한 것과 동일하게 동작한다.

제2도는 제1도의 CEPT/T1 변환부(900), 1차군 속도 송수신부(100), 프레임 정렬부부(200), B채널 스위칭부(300), 및 D채널 콘트롤붙(400)의 세부적구성도로, 110은 1차군 속도 송수신기, 210은 프레임 정렬기, 310은 타임/스페이스 스위치, 410은 D채널 콘트롤러, 910은 DIP 스위치, 920은 CEPT/T1 라인 하드웨어부를 각각 나타낸다.

상기 1차군 속도 송수신부(100)는 1차군 속도 송수신기(110)를 구비하여 구성되고, 상기 프레임 정렬부(200)는 프레임 정렬기(210)와 주위의 결선으로 이루어지며, 상기 B채널 스위칭부(300)는 타임/스페이스 스위치(310)를 구비하여 구성되고, 상기 D채널 콘트롤부(400)는 D채널 콘트롤부(410)를 포함하여 구성되고, 상기 CEPT/T1변환부(900)는 DIP 스위치(910)와 트랜스포머, 저항, 크리스탈, 콘덴서로 구성된 CEPT/T1 라인 하드웨어부(920)로 구성된다.

제3도는 제1도의 CPU부(800)의 세부 구성도로, 810은 마이크로 프로세서, 820은 메모리부, 821은 래치, 822는 EPROM, 823은 SRAM, 830은 칩선택부, 831 내지 833은 디코더, 840은 윗치독 타이머(Watch dog Timer)부를 각각 나타낸다.

상기 CPU부(800)는 마이크로 프로세서(810), 래치(821)와 EPROM(822)과 SRAM(823)으로 구성된 메모리부(820), 디코더(831 내지 833)로 구성된 칩선택부(830) 및 멀티바이브레이터와 콘덴서와 저항으로 구성된 스위치 독 타이머부(840)로 구성된다.

제4도는 제1도의 모니터링부(500)의 세부구성도로, 510은 LED 모니터링부, 520은 RS-232 모니터링부를 각각 나타낸다.

상기 모니터링부(500)는 LED 점멸에 의해 본 장치의 상태를 인식하는 LED 모니터링부(50)와 RS-232포트를 통해 PC의 CRT에 문자나 숫자 형태로 디스플레이되는 것에 의해 본 장치의 상태를 인식하는 RS-232 모니터링부(520)로 구성된다.

제5도는 제1도의 1차군 속도 송수신부(100)의 CEPT, T1 및 로컬로프백 선택 신호파형도로, 제5a도는 CEPT 선택 신호파형, 제5b도는 T1 선택 신호 파형, 제5c도는 로컬 루프 백 선택 신호파형을 각각 나타낸다.

제6도는 제2도의 프레임 정렬부(200)의 HDB3(High Density Bipolar 3 Code)의 라인코딩 신호 파형도, 제7도는 제2도의 프레임 정렬부(200)의 AMI(Alternate Mark Inversion) 및 B8ZS(Bipolar 8 Zero Substitution) 라인코딩 신호 파형도로, V는 바이올레이션(Violation)을 나타낸다.

본 발명에 의한 트렁크 접속 장치의 동작을 제2도 내지 제10도를 참조하여 설명하면 다음과 같다.

먼저, ISDN 국설 교환기나 타 ISDN PABX와 트렁크 연결을 하기 전에 본 장치를 CEPT 방식으로 할것인가 T1 방식으로 할 것인가를 결정하여 상기 CEPT/T1 변환부(900)의 DIP 스위치(910)를 조작한다.

상기 DIP 스위치(910)의 홀수번째의 스위치를 전부 온(ON)으로 하고 짝수번째의 스위치를 전부 오프(OFF)상태로 하면 CEPT 방식에 적합한 하드웨어가 선택되고 상기 DIP 스위치(910)의 조작을 반대로 하면 T1 방식에 적합한 하드웨어가 선택된다.

그리고, 1차군 속도 송수신부(100)의 1차군 속도 송수신기(Primary Rate Tranceiver)(110)를 CEPT로는 T1 방식으로 동작하도록 프로그래밍하고 상기 프레임 정렬부(200)의 프레임 정렬기(Frame Aligner)(210)의 CEPT 또는 T1방식에 맞도록 프로그래밍한 상기 CPU부(800)의 EPROM(822)을 장착한다. 상기 EPROM(822)에는 계층 1드라이버(Layer 1 Driver) 프로그램도 같이 들어 있다. 상기 EPROM(822)의 교체를 용이하게 하기 위하여 IC소켓을 사용한다.

본 장치를 포함하는 ISDN PABX 시스템 또는 NT12에 하나의 보드(Board)형태로 된 본 장치를 장착하며 파워 온이 되어 본 장치는 리셋스위치(700) 및 EPROM(822)에 내장된 프로그램에 의해 초기화가 된다. 상기 초기화 과정에서 본 장치가 CEPT로 되는지 T1로 되는지가 결정된다.

먼저, 타국으로부터 본 장치가 정보를 수신하는 경우(Down-stream), 상기 CEPT/T1 변환부(900)를 거쳐 1차군 속도 송수신부(100)로 4선의 CEPT/T1 라인을 통해 정보가 수신된다. 상기 CEPT/T1 변환부(900)의 셋팅은 상술한 바와 같이 상기 DIP 스위치(910)를 조작하여 CEPT 또는 T1으로 선택하여 본 장치의 동작전에 미리 정해 놓아야 한다. 그리고 1차군 속도 송수신부(100)이 CEPT 또는 T1 선택은 상기 마이크로 프로세서(810)의 포트 1를 이용하여 1차군 속도 송수신부(100)내 1차군 속도 송수신기(110)의 RL, LL, LS0, LS1, LS2 단자에 제5도와 같이 입력하면 CEPT나 T1으로 선택할 수 있으며 라인 점검을 위한 로컬로프 백 테스트도 할 수 있다. 상기 1차군 속도 송수신부(100)를 거친 정보는 듀얼 레일 인터페이스를 통해 상기 프레임 정렬부(200)로 진행된다. 상기 프레임 정렬부(200)를 제어하여 PCM 30 모드인 CEPT 방식은 라인 코딩을 제6도와 같은 HDB3로, PCM 24Mode인 T1방식은 라인 코딩을 제7도와 같은 AMI나 B8ZS로 선택할 수 있으며, 프레임 형태로는 CEPT방식의 경우, 더블 레임(Double frmae)이나 CRC 멀티프레임(Multiframe)을 가질 수 있으며, T1방식인 경우에는 멀티 프레임 구조(Multiframe Structure)를 선택할 수 있다.

채널 할당신호는 CEPT나 T1에 걸쳐서 CCS(Common Channel Signaling)와 CAS(Channel Associated Signaling)을 모두 지원 한다. 그리고 CRC 및 경보의 체크로 정보의 상태를 알 수도 있다. 이들에 관한 선택과 제어는 상기 프레임 정렬부(200)의 프레임 정렬기(210)의 레지스터를 조작함으로 가능하다. 상기와 같이 처리된 정보는 1차군 속도 타임슬롯 32개(CEPT) 혹은 1차군 속도 타임슬롯 24개(T1)에 할당되어 상기 B채널 스위칭부(300)로 진행되는데 이때에 타임슬롯 16(CEPT)/타임슬롯 24(T1)에 할당된 D채널 정보는 상기 D채널 콘트롤부(400)의 D채널 콘트롤부(410)에 의해 인터셉트되어 추출된다.

CEPT의 경우에는 프레임 할당 신호를 위한 타임슬롯 0과 D채널이 할당된 타임슬롯 16을 제외한 30개의 타임슬롯에 할당된 B채널이, T1인 경우에는 CRC체크를 위한 비트와 타임슬롯 24에 할당된 D채널을 제외한 23개의 타임슬롯에 할당된 B채널이 상기 타임/스페이스 스위치(310)에 입력되어 32개의 PCM 타임 슬롯중 30개(CEPT) 또는 23개(T1)의 타임슬롯에 할당되어 상기 타임/스페이스 스위치(310)에 의해 출력되어 시스템의 스위치 매트릭스로 전송하되 입력되는 1차군 속도 타임슬롯 번호와 같은 번호의 PCM 타임슬롯에 같은 B채널 정보를 실어 출력한다.

예를 들면, 1차군 속도 타임슬롯 12에 실린 B채널 정보가 상기 타임/스페이스 스위치(310)에 입력되었으면 PCM 타임슬롯 12에 이 B채널 정보를 실어 출력 단자로 출력시킨다.

상기 D채널 콘트롤부(400)의 D채널 콘트롤부(410)는 A와 B로 구별되는 독립적이면서도 같은 구조와 기능을 갖는 두개의 파트로 되어 있으며, 상기 프레임 정렬부(200)와의 통신에는 B파트를, 시스템 상위 레벨과의 통신에는 A파트를 사용한다.

상기 D채널 콘트롤러(410)는 30B+1D(CEPT) 또는 23B+1D(T1)의 정보 흐름중에서 D채널 정보를 추출하여 이 D채널 정보를 자신의 B파트 수신 FIFO(First In First Out)에 저장했다가 이 FIFO가 다 차거나 메세지의 끝을 만나게 되면 상기 마이크로 프로세서(810)에 인터럽트를 걸어 알리고 상기 마이크로 프로세서(810)는 상기 수신 FIFO의 내용을 외부 데이타 메모리에 임시저장했다가 상기 D채널 콘트롤러(410)의 A파트의 송신 FIFO에 쓰기동작을 하면 상기 D채널 콘트롤러(410) A파트의 시리얼 포트로 출력되어 시스템 상위레벨로 전송된다.

상기 클럭 발생부(600)에서는 상술한 프레임 정렬부(200)와, B채널 스위칭부(300)와, D채널 콘트롤부(400)에 상기한 대로 동작하는데 필요한 4.096MHz의 데이타 클럭과 8KHz의 프레임 펄스 클럭을 제공한다.

상기 클럭 발생부(600)는 망 클럭에 동기화된 프레임 정렬기(210)에서 출력되는 8KHz와 오실레이터로 부터의 16.8MHz입력을 이용하여 4.096MHz와 8KHz 클럭을 출력하는데 4.096MHz 출력이 상기 클럭 발생부(600)의 PLL(Phase Locked Loop)에 피드백되어 망 클럭에 동기된 8KHz와 비교되어 위상 수정을 거쳐 출력되므로 클럭 발생부(600)에서 출력되는 두 클럭은 망 클럭에 동기되었을 뿐 아니라 PLL 기능도 갖는다.

상기 리셋회로부(700)는 파워 온 리셋과 매뉴얼 리셋을 가능하게 한 것으로 액티브 로우(Active Low) 및 액티브 하이(Active High) 신호를 발생시켜 리셋신호의 액티브 로우 신호가 필요한 마이크로 프로세서(810), 프레임 정렬기(210)와, 리셋신호로 액티브 하이 신호가 필요한 D채널 콘트롤러(410)를 각각 리셋시키며 리셋회로부(700)를 이용하여 안정한 리셋신호를 발생한다.

상기 모니터링부(500)의 LED 모니터링부(510)는 상기 마이크로 프로세서(810)에 의해 동작하는데 각각 동기의 손실, 경보 표시신호, 수신 리모트(Remote)경보, 수신(Slip)표시, 파워 유무를 나타내 준다. 반면에 RS-232 모니터링부(520)는 상기 마이크로 프로세서(810)의 비동기시리얼 통신 포트에 RS-232 전송기를 연결하여 하드웨어를 구현하고 CPU부(800)의 크리스탈의 클럭 및 마이크로 프로세서(810)내의 관련 레지스터를 조작하면 9600bps 또는 4800bps의 보오드레이트(Baudrate)로 모니터링할 수 있다.

상기 CPU부(800)는 주변회로 및 본 장치를 각 포트를 통해 관장하는데 포트 0으로는 데이타와 하위 바이트 어드레스의 입출력에, 포트 1로는 1차 레이트 송수신부(100)를 CEPT 또는 T1으로 셋팅하는 목적으로, 포트 2는 상위 바이트 어드레스의 출력으로, 포트 3은 인터럽트 입력과 RS-232를 통한 모니터링에, 포트4로는 LED를 통한 모니터링에, 포트 5는 예비용으로, 포트 6은 워치독 타이머 운동에 각각 사용한다.

상기 메모리부(820)는 래치(821)와 EPROM(822)과 SRAM(823)으로 구성되었으며 본 장치를 제어하는 프로그램이 EPROM에 저장되어 필요시 마이크로 프로세서(810)에 리드(Read)되어 프로그램이 수행되며 본 장치의 동작중에 발생되는 데이타와 1차군 속도 프레임에서 추출되어 상위 레벨로 전송되기 전의 D채널 정보나 상위레벨로부터 수신되어 1차군 속도 프레임상에 삽입되기 전의 D채널 정보는 상기 SRAM(823)에 잠시 저장된다.

상기 칩 셀렉트부(830)는 3개의 디코더(831,832,833)로 구성되었으며 상위 바이트 어드레스를 이용하여 프레임 정렬기(210), 타임/스페이스 스위치(310)에 D채널 콘트롤러(410)를 필요시 선택한다.

상기 워치 독 타이머부(840)는 정상적인 상태에서는 정해진 시간내에 트리거가 발생되도록 하고 정해진 시간내에 트리거가 발생하지 않으면 소프트웨어를 리셋시킨다. 트리거가 발생되어야 하는 시간의 범위 설정은 윗치 독 타이머부(840)의 콘덴서와 저항의 값에 의해 정해진다.

지금까지 앞에서 언급했던 것과는 반대로 이번에는 상위 레벨로부터 정보를 수신하여 타국으로 정보를 송신하는 경우(Up stream)를 살펴 보면 다음과 같다.

먼저 스위치 매트릭스로부터 PCM 형태의 B채널 정보가 32개 타임슬롯중 30개(CEPT) 또는 23개(T1)의 타임슬롯에 실려 B채널 스위칭부(300)로 입력되면 상기 B채널 스위칭부(300)에서는 입력되는 PCM타임슬롯 번호와 일치하는 1차군 속도 타임슬롯에 같은 B채널 정보를 실어 출력한다. 예를 들면, PCM 타임 슬롯 12에 B채널 정보가 실려 상기 타임/스페이스 스위치(310)를 통해 입력되었다면 이것은 상기 타임/스페이스 스위치(310)에 의해서 스위칭되어 1차군 속도 타임슬롯 12에 같은 B채널 정보가 출력 단자를 통해 출력되어 상기 프레임 정렬부(200)로 진행딘다. 그리고 B채널 정보가 차지하는 1차군 속도 타임슬롯 번호는 위에서 다운 스트림의 경우에 언급한 것과 같다.

상기 B채널 스위칭부(300)에서 상기 프레임 정렬부(200)로의 30B/23B의 정보가 흐를때 상기 D채널 콘트롤부(400)는 D채널 정보를 1차군 속도 타임슬롯 16(CEPT) 또는 1차군 속도 타임슬롯 24(T1)를 삽입하여 전체 30B+1D 또는 23B+1D의 정보를 프레임 정렬부(200)로 보낸다.

이때 삽입되는 D채널 정보를 상기 D채널 콘트롤러(410)의 A파트의 시리얼 포트를 이용하여 상위 레벨로 수신한 것이다.

즉 상위레벨로부터의 D채널 정보의 상기 D채널 콘트롤러(410)를 통해 받아 들여 상기C채널 정보를 자신의 A파트 수신 FIFO에 저장했다가 상기 FIFO가 다 차거나 메세지의 끝을 만나게 되면 상기 마이크로 프로세서(810)에 인터럽트를 걸어 알리고 상기 마이크로 프로세서(810)는 상기 수신 FIFO의 내용을 외부 데이타 메모리에 임시 저장했다가 상기 D채널 콘트롤러(410)의 B파트의 송신 FIFO에 쓰기동작을 하면 상기 D채널 콘트롤러(410) B파트의 시리얼 포트로 출력되어 1차군 속도 프레임상에 삽입된다.

상기 프레임 정렬부(200), 1차군 속도 송수신부(100), CEPT/T1 변환부(900)에서의 동작은 상기 다운스트림의 경우에 언급한 것과 같으며 다만 정보의 흐름이 반대 방향이다. 그외 클럭 발생부(600), 모니터링부(500), 리셋회로부(700), CPU부(800)의 동작도 역시 다운 스트림의 경우에 설명한 것과 동일하게 동작한다.

상기와 같이 구성되어 동작하는 본 발명은 ISDN PABX나 NT12에 위치하면서 국설 ISDN 교환기 또는 타 ISDN PABX와의 트렁크 접속을 제공하여 ISDN 1차군 속도를 지원한다. 또한 CEPT 방식 또는 T1방식으로 프로그램한 EPROM의 교체에 의해서 유럽방식의 CEPT(30B+1D)와 북미방식의 T1(23B+1D)를 모두 지원하므로 타국의 트렁크가 T1방식이든 CEPT 방식이든 상관없이 접속 가능하다. 또한 D채널 콘트롤러를 이용하여 추출, 분리한 D채널 정보의 시스템 상위레벨로의 송신시나 상위 레벨로 부터의 D채널 정보의 수신시에 마이크로 프로세서의 시리얼 채널을 이용하거나 외부의 별도 통신 듈을 사용하지 않고, D채널 콘트롤러의 시리얼 포트를 이용하여 시스템 상위 레벨과 통신함으로써 HDLC/SDLC 시리얼 채널과 같은 통신모듈이 없는 마이크로 프로세서를 사용해도 불편이 전혀 없으므로 마이크로 프로세서의 선택의 폭이 넓어지고 통신모듈이 업은 마이크로 프로세서의 가격의 통신모듈이 있는 마이크로 프로세서보다 싸 경제성이 있으며 통신모듈이 없는 마이크로 프로세서를 사용하더라도 상위레벨과 통신하기 위한 별도의 통신모듈이 필요없으므로 비용이 절감되며, 상위 레벨과의 D채널 통신을 하는데 있어서 많은 부분을 D채널 콘트롤러가 처리해 주기 때문에 마이크로 프로세서의 부하를 줄일 수 있는 적용 효과가 있다.

Claims

NT12(Network Temination 12)또는 ISDN PABX나 국설 ISDN 교환기의 트렁크 접속되어 1차군 속도의 전보전송을 지원하는 트렁크 접속 장치에 있어서; 국설 ISDN 교환기 또는 ISDN PABX에 연결되어 트렁크 라인을 CEPT 또는 T1 방식의 적합한 하드웨어가 되도록 선택하는 CEPT/T1 변환수단(900); 상기 CEPT/T1 변환수단(900)에 연결되어 CEPT 또는 T1 방식의 1차군 속도로 타국과 정보를 송수신하는 1차군 속도 송수신 수단(100), 상기 1차군 속도 송수신 수단(100)에 연결되어 상기 1차군 속도 송수신 수단(100)으로부터 입력되는 정보를 CEPT 방식이나 T1 방식의 프레임 구조에 따라 라인 코딩 방식, 프레임형태, 채널 할당 신호, CRC 및 경보에 대한 정보를 제어하는 프레임 정렬수단(200); 상기 프레임 정렬수단(200)에 연결되어 1차군 속도 타임슬롯에 실린 B채널 정보를 PCM 타임슬롯상에 스위칭하여 시스템의 스위치 매트릭스에 보내고, 상기 시스템의 스위칭 매트릭스로부터 오는 PCM 타임슬롯에 실린 B채널 정보를 1차군 속도 타임슬롯상에 스위칭하여 상기 프레임 정렬수단(200)으로 전송하는 B채널 스위칭수단(300); 상기 프레임 정렬수단(200)과 B채널 스위칭 수단(300)에 연결되어 상기 CEPT 또는 T1 정보 중에서 D채널 정보만을 추출하여 자신의 시리얼 포트를 이용하여 시스템의 상위 레벨로 전송하거나 상기 시스템의 상위레벨로부터 시리얼 포트를 통해 D채널 정보를 수신하여 1차군 속도 프레임 구조내에 삽입하는 D채널 콘트롤 수단(400); 상기 1차군 속도 송수신 수단(100)과 프레임 정렬수단(200)과 B채널 스위칭 수단(300)과 D채널 콘트롤수단(400)에 연결되고 내장된 EPROM(822)내의 프로그램을 이용하여 장치 전체를 제어 및 관리하는 중앙 처리 수단(800); 상기 프레임 정렬수단(200)과 중앙 처리 수단(800)과 D채널 콘트롤수단(400)에 연결되어 파워 온 리셋(Power On Reset) 또는 메뉴얼 리셋시키는 리셋수단(700); 상기 중앙 처리 수단(800)에 연결되어 상기 중앙 처리 수단(800)에 따라 본 장치의 상태를 PC의 CRT 상에 디스플레이하거나 경보 및 경보의 종류를 LED 점멸에 의해 나타내는 모니터링 수단(500); 및 시스템 전체가 필요로 하는 클럭을 망동기에 맞춰서 제공하는 클럭 발생수단(600)를 구비하는 것을 특징으로 하는 트렁크 접속 장치.
제1항에 있어서, 상기 CEPT/T1 변환수단(900)은, CEPT 또는 T1 방식을 선택하기 위해 미리 세팅되는 DIP 스위치(910)를 포함하여 구성되는 것을 특징으로 하는 트렁크 접속 장치.
제1항에 있어서, 상기 D채널 콘트롤 수단(400)은, 시리얼 포트를 이용하여 시스템의 상위 레벨과 통신하는 D채널 콘트롤러(410)로 구성되는 것을 특징으로 하는 트렁크 접속 장치.