JP2744181B2 - Ｉｓｄｎシステムのヨーロッパ方式（ｃｅｐｔ）及び北米方式（ｔ１）のためのトランク接続方式 - Google Patents
Ｉｓｄｎシステムのヨーロッパ方式（ｃｅｐｔ）及び北米方式（ｔ１）のためのトランク接続方式Info
- Publication number
- JP2744181B2 JP2744181B2 JP4322077A JP32207792A JP2744181B2 JP 2744181 B2 JP2744181 B2 JP 2744181B2 JP 4322077 A JP4322077 A JP 4322077A JP 32207792 A JP32207792 A JP 32207792A JP 2744181 B2 JP2744181 B2 JP 2744181B2
- Authority
- JP
- Japan
- Prior art keywords
- cept
- channel
- information
- unit
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1635—Format conversion, e.g. CEPT/US
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0435—Details
- H04Q11/0464—Primary rate access circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Interface Circuits In Exchanges (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＩＳＤＮ（インテグレー
テッドサービスディジタルネットワーク）システムのヨ
ーロッパ方式（ＣＥＰＴ）及び北米方式（Ｔ１）のため
のトランク接続装置に関し、特にＩＳＤＮ ＰＡＢＸ
（プライベート オートマチック ブランチ エクスチ
ェンジ）又はＮＴ１２（ネットワーク ターミネーショ
ン１２）内に位置しながら、ＩＳＤＮサービスを提供す
る局設交換機や他のＩＳＤＮ ＰＡＢＸとトランク接続
されて、１次群速度（プライマリーレート）のヨーロッ
パ方式（ＣＥＰＴ）及び北米方式（Ｔ１）による情報伝
送を支援するトランク接続装置に関する。
テッドサービスディジタルネットワーク）システムのヨ
ーロッパ方式（ＣＥＰＴ）及び北米方式（Ｔ１）のため
のトランク接続装置に関し、特にＩＳＤＮ ＰＡＢＸ
（プライベート オートマチック ブランチ エクスチ
ェンジ）又はＮＴ１２（ネットワーク ターミネーショ
ン１２）内に位置しながら、ＩＳＤＮサービスを提供す
る局設交換機や他のＩＳＤＮ ＰＡＢＸとトランク接続
されて、１次群速度（プライマリーレート）のヨーロッ
パ方式（ＣＥＰＴ）及び北米方式（Ｔ１）による情報伝
送を支援するトランク接続装置に関する。
【０００２】
【従来の技術】ＣＣＩＴＴが勧告した１次群速度には、
ヨーロッパ方式（以下‘ＣＥＰＴ’方式という）（３０
Ｂ＋１Ｄ，２．０４８Ｍｂｐｓ）と北米方式（以下、
‘Ｔ１’方式という）（２３Ｂ＋１Ｄ，１．５４４Ｍｂ
ｐｓ）があるが、上記両方式はビット速度（ビットレー
ト）とフレーム整列方式が異なり、これら夫々に提供さ
れるクロックもまた相違するため、従来の１次群速度ト
ランク接続装置は一般的にＣＥＰＴ方式やＴ１方式のう
ち、いずれか一つの方式のみを支援するよう構成され
た。
ヨーロッパ方式（以下‘ＣＥＰＴ’方式という）（３０
Ｂ＋１Ｄ，２．０４８Ｍｂｐｓ）と北米方式（以下、
‘Ｔ１’方式という）（２３Ｂ＋１Ｄ，１．５４４Ｍｂ
ｐｓ）があるが、上記両方式はビット速度（ビットレー
ト）とフレーム整列方式が異なり、これら夫々に提供さ
れるクロックもまた相違するため、従来の１次群速度ト
ランク接続装置は一般的にＣＥＰＴ方式やＴ１方式のう
ち、いずれか一つの方式のみを支援するよう構成され
た。
【０００３】更に、大部分の場合において、従来のトラ
ンク装置は他の交換機から受信した３０Ｂ＋１Ｄ（ＣＥ
ＰＴ）／２３Ｂ＋１Ｄ（Ｔ１）情報をＢチャンネル情報
とＤチャンネル情報に分けた後、Ｂチャンネルは本装置
が属するシステム内のスイッチマトリックスへ伝送し、
Ｄチャンネルは本装置が属するシステムの上位レベルへ
伝送したり、又はこれとは逆にシステムのスイッチマト
リックスから受信したＢチャンネル情報と上記システム
の上位レベルから受信したＤチャンネル情報を統合して
他の交換機で３０Ｂ＋１Ｄ（ＣＥＰＴ）／２３Ｂ＋ＩＤ
（Ｔ１）情報を送信する形態を取っている。
ンク装置は他の交換機から受信した３０Ｂ＋１Ｄ（ＣＥ
ＰＴ）／２３Ｂ＋１Ｄ（Ｔ１）情報をＢチャンネル情報
とＤチャンネル情報に分けた後、Ｂチャンネルは本装置
が属するシステム内のスイッチマトリックスへ伝送し、
Ｄチャンネルは本装置が属するシステムの上位レベルへ
伝送したり、又はこれとは逆にシステムのスイッチマト
リックスから受信したＢチャンネル情報と上記システム
の上位レベルから受信したＤチャンネル情報を統合して
他の交換機で３０Ｂ＋１Ｄ（ＣＥＰＴ）／２３Ｂ＋ＩＤ
（Ｔ１）情報を送信する形態を取っている。
【０００４】
【発明が解決しようとする課題】そして、このような形
態の実現方法として、Ｄチャンネルコントローラーを利
用して抽出、分離したＤチャンネル情報をシステム上位
レベルへの送信時や、上位レベルからのＤチャンネル情
報受信時にはＨＤＬＣ／ＳＤＬＣ（ハイレベルデータ
リンク コントロール／シンクロナス データ リンク
コントロール）シリアルチャンネル等のようなシリア
ルチャンネルが内蔵されたマイクロプロセッサーを用い
たり、このようなシリアルチャンネルが提供されないマ
イクロプロセッサーを用いる場合には、マイクロプロセ
ッサーの制御を受ける別途の通信モジュールを用いて送
受信しなければならなかった。
態の実現方法として、Ｄチャンネルコントローラーを利
用して抽出、分離したＤチャンネル情報をシステム上位
レベルへの送信時や、上位レベルからのＤチャンネル情
報受信時にはＨＤＬＣ／ＳＤＬＣ（ハイレベルデータ
リンク コントロール／シンクロナス データ リンク
コントロール）シリアルチャンネル等のようなシリア
ルチャンネルが内蔵されたマイクロプロセッサーを用い
たり、このようなシリアルチャンネルが提供されないマ
イクロプロセッサーを用いる場合には、マイクロプロセ
ッサーの制御を受ける別途の通信モジュールを用いて送
受信しなければならなかった。
【０００５】従って、マイクロプロセッサーの選択の幅
が狭くなり、費用が高くなる。更に、マイクロプロセッ
サーがＤチャンネル通信に直接関興するため、マイクロ
プロセッサーにかかる負荷が増加する問題点がある。
が狭くなり、費用が高くなる。更に、マイクロプロセッ
サーがＤチャンネル通信に直接関興するため、マイクロ
プロセッサーにかかる負荷が増加する問題点がある。
【０００６】
【課題を解決するための手段】上記問題点を改善するた
めに案出した本発明は、ヨーロッパ方式（ＣＥＰＴ）と
北米方式（Ｔ１）をいずれも支援する１次群送受信機
（プライマリトランシーバ）とフレーム整列器を利用す
ることにより、簡単なプログラムとディップスイッチ操
作を通じて所望通りＣＥＰＴ方式とＴ１方式を選択でき
るようにし、その選択により上記１次群送受信機が各方
式に適合なクロックをフレーム整列機に供給するように
し、Ｄチャンネルコントローラーのシリアルポットを利
用してシステム上位レベルと通信するようにすることに
より、ＨＤＬＣ／ＳＤＬＣシリアルチャンネルのような
通信モジュールのないマイクロプロセッサーを用いるこ
とができるようにして、マイクロプロセッサーにかかる
負荷を減らしてやるＩＳＤＮシステムのヨーロッパ方式
（ＣＥＰＴ）及び北米方式（Ｔ１）のためのトランク接
続装置を提供することにその目的がある。
めに案出した本発明は、ヨーロッパ方式（ＣＥＰＴ）と
北米方式（Ｔ１）をいずれも支援する１次群送受信機
（プライマリトランシーバ）とフレーム整列器を利用す
ることにより、簡単なプログラムとディップスイッチ操
作を通じて所望通りＣＥＰＴ方式とＴ１方式を選択でき
るようにし、その選択により上記１次群送受信機が各方
式に適合なクロックをフレーム整列機に供給するように
し、Ｄチャンネルコントローラーのシリアルポットを利
用してシステム上位レベルと通信するようにすることに
より、ＨＤＬＣ／ＳＤＬＣシリアルチャンネルのような
通信モジュールのないマイクロプロセッサーを用いるこ
とができるようにして、マイクロプロセッサーにかかる
負荷を減らしてやるＩＳＤＮシステムのヨーロッパ方式
（ＣＥＰＴ）及び北米方式（Ｔ１）のためのトランク接
続装置を提供することにその目的がある。
【０００７】上記目的を達成するために、本発明はＩＳ
ＤＮ ＰＡＢＸ又はＮＴ１２システムに装着され、ＩＳ
ＤＮ局設交換機又は他のＩＳＤＮ ＰＡＢＸとトランク
接続されて１次群速度の情報伝送を支援するトランク接
続装置であって、上記ＩＳＤＮ局設交換機又は他のＩＳ
ＤＮ ＰＡＢＸに連結されているトランクラインに連結
されており、上記トランクラインをＣＥＰＴ又はＴ１方
式で選択するＣＥＰＴ／Ｔ１変換手段；上記ＣＥＰＴ／
Ｔ１変換手段に連結されて、ＣＥＰＴ又はＴ１方式の１
次群速度で情報を送受信する１次群速度送受信手段；上
記１次群速度送受信手段に連結されて、上記１次群速度
送受信手段から入力される情報をＣＥＰＴ方式やＴ１方
式のフレーム構造で整列されるよう制御するフレーム整
列手段；上記フレーム整列手段に連結されており、シス
テムのスイッチマトリックスに接続されて、１次群速度
タイムスロットに載せられたＢチャンネル情報をＰＣＭ
タイムスロット上にスイッチングして上記システムのス
イッチマトリックスに送り、上記システムのスイッチン
グマトリックスから来るＰＣＭタイムスロットに載せら
れたＢチャンネル情報を１次群速度タイムスロット上に
スイッチングして上記フレーム整列手段へ伝送するＢチ
ャンネルスイッチング手段；上記フレーム整列手段に連
結されており、上記システムの上位レベルに接続され
て、上記ＣＥＰＴ又はＴ１方式の情報のうち、Ｄチャン
ネル情報のみを抽出して自分のシリアルポートを利用し
てシステムの上位レベルへ伝送したり、上記システムの
上位レベルからのＤチャンネル情報を自分のシリアルポ
ートを通じて受信して１次群速度フレーム構造内に挿入
するＤチャンネルコントロール手段；上記１次群速度送
受信手段とフレーム整列手段とＢチャンネルスイッチン
グ手段とＤチャンネルコントロール手段に夫々連結され
ており、内部のプログラムを利用して装置全体を制御及
び管理する中央処理手段；上記フレーム整列手段と中央
処理手段とＤチャンネルコントロール手段に連結されて
いるリセット手段；上記中央処理手段に連結されてお
り、上記中央処理手段により本装置の状態をＣＲＴ上に
ディスプレーしたり、警報及び警報の種類をＬＥＤ点滅
を通じて示すモニタリング手段；及びシステム全体が必
要とするクロックを網同期に合わせて提供するクロック
発生手段；を含んでいるＩＳＤＮシステムのヨーロッパ
方式（ＣＥＲＴ）及び北米方式（Ｔ１）のためのトラン
ク接続装置を提供する。
ＤＮ ＰＡＢＸ又はＮＴ１２システムに装着され、ＩＳ
ＤＮ局設交換機又は他のＩＳＤＮ ＰＡＢＸとトランク
接続されて１次群速度の情報伝送を支援するトランク接
続装置であって、上記ＩＳＤＮ局設交換機又は他のＩＳ
ＤＮ ＰＡＢＸに連結されているトランクラインに連結
されており、上記トランクラインをＣＥＰＴ又はＴ１方
式で選択するＣＥＰＴ／Ｔ１変換手段；上記ＣＥＰＴ／
Ｔ１変換手段に連結されて、ＣＥＰＴ又はＴ１方式の１
次群速度で情報を送受信する１次群速度送受信手段；上
記１次群速度送受信手段に連結されて、上記１次群速度
送受信手段から入力される情報をＣＥＰＴ方式やＴ１方
式のフレーム構造で整列されるよう制御するフレーム整
列手段；上記フレーム整列手段に連結されており、シス
テムのスイッチマトリックスに接続されて、１次群速度
タイムスロットに載せられたＢチャンネル情報をＰＣＭ
タイムスロット上にスイッチングして上記システムのス
イッチマトリックスに送り、上記システムのスイッチン
グマトリックスから来るＰＣＭタイムスロットに載せら
れたＢチャンネル情報を１次群速度タイムスロット上に
スイッチングして上記フレーム整列手段へ伝送するＢチ
ャンネルスイッチング手段；上記フレーム整列手段に連
結されており、上記システムの上位レベルに接続され
て、上記ＣＥＰＴ又はＴ１方式の情報のうち、Ｄチャン
ネル情報のみを抽出して自分のシリアルポートを利用し
てシステムの上位レベルへ伝送したり、上記システムの
上位レベルからのＤチャンネル情報を自分のシリアルポ
ートを通じて受信して１次群速度フレーム構造内に挿入
するＤチャンネルコントロール手段；上記１次群速度送
受信手段とフレーム整列手段とＢチャンネルスイッチン
グ手段とＤチャンネルコントロール手段に夫々連結され
ており、内部のプログラムを利用して装置全体を制御及
び管理する中央処理手段；上記フレーム整列手段と中央
処理手段とＤチャンネルコントロール手段に連結されて
いるリセット手段；上記中央処理手段に連結されてお
り、上記中央処理手段により本装置の状態をＣＲＴ上に
ディスプレーしたり、警報及び警報の種類をＬＥＤ点滅
を通じて示すモニタリング手段；及びシステム全体が必
要とするクロックを網同期に合わせて提供するクロック
発生手段；を含んでいるＩＳＤＮシステムのヨーロッパ
方式（ＣＥＲＴ）及び北米方式（Ｔ１）のためのトラン
ク接続装置を提供する。
【０００８】
【実施例】以下、添付した図面を参照して本発明の一実
施例を詳細に説明する。図１は本発明によるＩＤＤＮシ
ステムのヨーロッパ方式（ＣＥＰＴ）及び北米方式（Ｔ
１）のためのトランク接続装置の概略的な構成ブロック
図であって、１次群速度（プライマリレート）トランク
接続装置の一実施例構成図である。図中、１００は１次
群速度送受信部、２００はフレーム整列部（フレームア
ライナ）、３００はＢチャンネルスイッチング部、４０
０はＤチャンネルコントロール部、５００はモニタリン
グ部、６００はクロック発生部、７００はリセット回路
部、８００はＣＰＵ部、９００はＣＥＰＴ／Ｔ１変換部
を夫々示す。
施例を詳細に説明する。図１は本発明によるＩＤＤＮシ
ステムのヨーロッパ方式（ＣＥＰＴ）及び北米方式（Ｔ
１）のためのトランク接続装置の概略的な構成ブロック
図であって、１次群速度（プライマリレート）トランク
接続装置の一実施例構成図である。図中、１００は１次
群速度送受信部、２００はフレーム整列部（フレームア
ライナ）、３００はＢチャンネルスイッチング部、４０
０はＤチャンネルコントロール部、５００はモニタリン
グ部、６００はクロック発生部、７００はリセット回路
部、８００はＣＰＵ部、９００はＣＥＰＴ／Ｔ１変換部
を夫々示す。
【０００９】本発明によるトランク接続装置は、図１に
示す通り、ＣＥＰＴ／Ｔ１ラインに連結されたＣＥＰＴ
／Ｔ１変換部９００と、上記ＣＥＰＴ／Ｔ１変換部に連
結された１次群速度送受信部１００と、上記１次群速度
送信部に連結されたフレーム整列部２００と、上記フレ
ーム整列部に連結されており、本装置が設置されたシス
テムのスイッチマトリックスに接続されるＢチャンネル
スイッチング部３００と、上記フレーム整列部に連結さ
れており、上記システムの上位レベルに接続されるＤチ
ャンネルコントロール部４００と、上記フレーム整列
部、Ｂチャンネルスイッチング部及びＤチャンネルコン
トロール部に連結されたクロック発生部６００と、上記
フレーム整列部、Ｄチャンネルコントロール部及びＣＰ
Ｕ部に連結されたリセット回路部７００と、上記１次群
速度送受信部、フレーム整列部、Ｂチャンネルスイッチ
ング部及びＤチャンネルコントロール部に連結されたＣ
ＰＵ部８００と、上記フレーム整列部、ＣＰＵ部及びＤ
チャンネルコントロール部に連結されたリセット回路部
７００と、上記ＣＰＵ部に連結されたモニタリング部５
００で構成される。
示す通り、ＣＥＰＴ／Ｔ１ラインに連結されたＣＥＰＴ
／Ｔ１変換部９００と、上記ＣＥＰＴ／Ｔ１変換部に連
結された１次群速度送受信部１００と、上記１次群速度
送信部に連結されたフレーム整列部２００と、上記フレ
ーム整列部に連結されており、本装置が設置されたシス
テムのスイッチマトリックスに接続されるＢチャンネル
スイッチング部３００と、上記フレーム整列部に連結さ
れており、上記システムの上位レベルに接続されるＤチ
ャンネルコントロール部４００と、上記フレーム整列
部、Ｂチャンネルスイッチング部及びＤチャンネルコン
トロール部に連結されたクロック発生部６００と、上記
フレーム整列部、Ｄチャンネルコントロール部及びＣＰ
Ｕ部に連結されたリセット回路部７００と、上記１次群
速度送受信部、フレーム整列部、Ｂチャンネルスイッチ
ング部及びＤチャンネルコントロール部に連結されたＣ
ＰＵ部８００と、上記フレーム整列部、ＣＰＵ部及びＤ
チャンネルコントロール部に連結されたリセット回路部
７００と、上記ＣＰＵ部に連結されたモニタリング部５
００で構成される。
【００１０】上記ＣＥＰＴ／Ｔ１変換部９００はＩＳＤ
Ｎ局設交換機又は他のＩＳＤＮ ＰＡＢＸと連結される
トランクライン（ＣＥＰＴ／Ｔ１）をディップ（ＤＩ
Ｐ）スイッチ操作によりＣＥＰＴ方式ライン又はＴ１方
式ラインで選択して、上記１次群速度送受信部１００に
連結する機能を有する。上記１次群速度送受信部１００
は上記ＣＥＰＴ／Ｔ１交換部９００に連結されて、ＣＥ
ＰＴ（２．０４８Ｍｂｐｓ）やＴ１（１．５４４Ｍｂｐ
ｓ）の１次群速度で情報を送受信する機能をする。上記
フレーム整列部２００は上記１次群速度送受信部１００
から入力される情報をＣＥＰＴ方式やＴ１方式によりラ
インコーディング方式、フレーム形態、チャンネル割当
信号、ＣＲＣ（サイクリック リダレダンシイ チェッ
ク）及び警報に対する情報を制御することにより、ＣＥ
ＰＴやＴ１方式のフレーム構造で整列させる機能をす
る。
Ｎ局設交換機又は他のＩＳＤＮ ＰＡＢＸと連結される
トランクライン（ＣＥＰＴ／Ｔ１）をディップ（ＤＩ
Ｐ）スイッチ操作によりＣＥＰＴ方式ライン又はＴ１方
式ラインで選択して、上記１次群速度送受信部１００に
連結する機能を有する。上記１次群速度送受信部１００
は上記ＣＥＰＴ／Ｔ１交換部９００に連結されて、ＣＥ
ＰＴ（２．０４８Ｍｂｐｓ）やＴ１（１．５４４Ｍｂｐ
ｓ）の１次群速度で情報を送受信する機能をする。上記
フレーム整列部２００は上記１次群速度送受信部１００
から入力される情報をＣＥＰＴ方式やＴ１方式によりラ
インコーディング方式、フレーム形態、チャンネル割当
信号、ＣＲＣ（サイクリック リダレダンシイ チェッ
ク）及び警報に対する情報を制御することにより、ＣＥ
ＰＴやＴ１方式のフレーム構造で整列させる機能をす
る。
【００１１】上記Ｂチャンネルスイッチング部３００は
１次群速度タイムスロットに載せられたＢチャンネル情
報をＰＣＭタイムスロット上にスイッチングして、ＰＣ
Ｍ形態のＢチャンネル情報がシステムのスイッチマトリ
ックスに送られるようにし、上記システムのスイッチマ
トリックスから来るＰＣＭタイムスロットに載せられた
Ｂチャンネル情報を１次群速度タイムスロット上にスイ
ッチングして、１次群速度Ｂチャンネル情報が上記フレ
ーム整列部２００へ送られるようにする機能をする。上
記Ｄチャンネルコントロール部４００はＣＥＰＴ方式の
３０Ｂ＋１Ｄ又はＴ１方式の２３Ｂ＋１Ｄ情報のうち、
Ｄチャンネル情報のみを抽出して、自分のシリアルポー
トを通じてシステム上位レベルへ伝送したり、上記シス
テム上位レベルからのＤチャンネル情報を自分のシリア
ルポートを通じて受信して１次群速度フレーム構造内に
挿入する機能をする。上記モニタリング部５００は本装
置の状態をＲＳ−２３２ポートを通じてＰＣ（パーソナ
ルコンピュータ）のＣＲＴ（陰極線管）上にディスプレ
ーしたり、警報及び警報の種類をＬＥＤ点滅により示す
機能をする。上記クロック発生部６００は網クロックに
同期を合わせてシステム全体にクロックを提供する機能
を有する。上記リセット回路部７００は本装置をパワー
オンリセット又はマニュアルリセットさせる機能をす
る。そして、上記ＣＰＵ部８００は本装置全体を制御及
び管理する機能を有する。
１次群速度タイムスロットに載せられたＢチャンネル情
報をＰＣＭタイムスロット上にスイッチングして、ＰＣ
Ｍ形態のＢチャンネル情報がシステムのスイッチマトリ
ックスに送られるようにし、上記システムのスイッチマ
トリックスから来るＰＣＭタイムスロットに載せられた
Ｂチャンネル情報を１次群速度タイムスロット上にスイ
ッチングして、１次群速度Ｂチャンネル情報が上記フレ
ーム整列部２００へ送られるようにする機能をする。上
記Ｄチャンネルコントロール部４００はＣＥＰＴ方式の
３０Ｂ＋１Ｄ又はＴ１方式の２３Ｂ＋１Ｄ情報のうち、
Ｄチャンネル情報のみを抽出して、自分のシリアルポー
トを通じてシステム上位レベルへ伝送したり、上記シス
テム上位レベルからのＤチャンネル情報を自分のシリア
ルポートを通じて受信して１次群速度フレーム構造内に
挿入する機能をする。上記モニタリング部５００は本装
置の状態をＲＳ−２３２ポートを通じてＰＣ（パーソナ
ルコンピュータ）のＣＲＴ（陰極線管）上にディスプレ
ーしたり、警報及び警報の種類をＬＥＤ点滅により示す
機能をする。上記クロック発生部６００は網クロックに
同期を合わせてシステム全体にクロックを提供する機能
を有する。上記リセット回路部７００は本装置をパワー
オンリセット又はマニュアルリセットさせる機能をす
る。そして、上記ＣＰＵ部８００は本装置全体を制御及
び管理する機能を有する。
【００１２】便宜上、上記１次群速度送受信部１００と
フレーム整列部２００間の接続をデュアルレール（Dual
rail)インターフェース、上記フレーム整列部２００と
Ｂチャンネルスイッチング部３００間の接続を１次群速
度インターフェース、上記Ｂチャンネルスイッチング部
３００とシステムのスイッチマトリックス間の接続をＰ
ＣＭインターフェースと指摘して、上記の通り構成され
たトランク接続装置の動作を説明すると、次の通りであ
る。
フレーム整列部２００間の接続をデュアルレール（Dual
rail)インターフェース、上記フレーム整列部２００と
Ｂチャンネルスイッチング部３００間の接続を１次群速
度インターフェース、上記Ｂチャンネルスイッチング部
３００とシステムのスイッチマトリックス間の接続をＰ
ＣＭインターフェースと指摘して、上記の通り構成され
たトランク接続装置の動作を説明すると、次の通りであ
る。
【００１３】先ず、外部交換機から情報を受信する場合
（ダウンストリーム）、上記１次群速度送受信部１００
は４線で構成されたＣＥＰＴ／Ｔ１ラインを通じて２．
０４８Ｍｂｐｓ又は１．５４４Ｍｂｐｓの情報を受信す
る。上記受信された情報は更に上記フレーム整列部２０
０へ伝送されて、ＣＥＰＴ方式かＴ１方式かによって３
０Ｂ＋１Ｄ又は２３Ｂ＋１Ｄのフレーム構造で上記スイ
ッチング部３００及びＤチャンネルコントロール部４ａ
に印加される。すると、フレーム整列部２００から印加
された情報のうち、Ｂチャンネル情報は３２個のＰＣＭ
タイムスロットのうち３０個（ＣＥＰＴ）又は２３個
（Ｔ１）のタイムスロットに割当てられてシステムのス
イッチマトリックスへ伝送され、Ｄチャンネル情報は上
記Ｄチャンネルコントロール部４００により抽出された
システム上位レベルへ伝送される。通常Ｂチャンネルに
は音声データ、画像データ等のデータ情報が載せられ、
Ｄチャンネルには信号情報が載せられる。上記モニタリ
ング部５００は上記動作の下における状態を直ちに上記
ＣＰＵ部８００の助けを受けて示し、上記クロック発生
部６００は本装置が動作するに必要な４．０９６ＭＨｚ
／１．５４４ＭＨｚのデータクロックと８ＫＨｚのフレ
ームパルスクロックを上記フレーム整列部２００、Ｂチ
ャンネルスイッチング部３００及びＤチャンネルコント
ロール部４００に夫々供給する。そして、上記リセット
回路部７００はパワーオン時に上記ＣＰＵ部８００を初
めとして、上記フレーム整列部２００とＤチャンネルコ
ントロール部４００をリセットさせ、本装置の動作中に
は必要時にマニュアルでリセットされる。上記ＣＰＵ部
８００は上記１次群速度送受信部１００とフレーム整列
部をＣＥＰＴ方式又はＴ１方式で初期化させ、上記Ｂチ
ャンネルスイッチング部３００を制御して３０Ｂ＋１Ｄ
又は２３Ｂ＋１Ｄ情報中のＢチャンネル情報を３２個の
タイムスロットに所望通り割当てさせ、Ｄチャンネルコ
ントロール部４００を利用してＤチャンネル情報を抽出
・挿入したり送受信し、上記モニタリング部５００を通
じて本装置の状態を外部に知らせる等、本装置を制御、
監督する。更に、上記ＣＥＰＴ／Ｔ１変換部９００はデ
ィップ（ＤＩＰ）スイッチの操作でＣＥＰＴ又はＴ１方
式に適合なハードウェアに変換する機能をする。
（ダウンストリーム）、上記１次群速度送受信部１００
は４線で構成されたＣＥＰＴ／Ｔ１ラインを通じて２．
０４８Ｍｂｐｓ又は１．５４４Ｍｂｐｓの情報を受信す
る。上記受信された情報は更に上記フレーム整列部２０
０へ伝送されて、ＣＥＰＴ方式かＴ１方式かによって３
０Ｂ＋１Ｄ又は２３Ｂ＋１Ｄのフレーム構造で上記スイ
ッチング部３００及びＤチャンネルコントロール部４ａ
に印加される。すると、フレーム整列部２００から印加
された情報のうち、Ｂチャンネル情報は３２個のＰＣＭ
タイムスロットのうち３０個（ＣＥＰＴ）又は２３個
（Ｔ１）のタイムスロットに割当てられてシステムのス
イッチマトリックスへ伝送され、Ｄチャンネル情報は上
記Ｄチャンネルコントロール部４００により抽出された
システム上位レベルへ伝送される。通常Ｂチャンネルに
は音声データ、画像データ等のデータ情報が載せられ、
Ｄチャンネルには信号情報が載せられる。上記モニタリ
ング部５００は上記動作の下における状態を直ちに上記
ＣＰＵ部８００の助けを受けて示し、上記クロック発生
部６００は本装置が動作するに必要な４．０９６ＭＨｚ
／１．５４４ＭＨｚのデータクロックと８ＫＨｚのフレ
ームパルスクロックを上記フレーム整列部２００、Ｂチ
ャンネルスイッチング部３００及びＤチャンネルコント
ロール部４００に夫々供給する。そして、上記リセット
回路部７００はパワーオン時に上記ＣＰＵ部８００を初
めとして、上記フレーム整列部２００とＤチャンネルコ
ントロール部４００をリセットさせ、本装置の動作中に
は必要時にマニュアルでリセットされる。上記ＣＰＵ部
８００は上記１次群速度送受信部１００とフレーム整列
部をＣＥＰＴ方式又はＴ１方式で初期化させ、上記Ｂチ
ャンネルスイッチング部３００を制御して３０Ｂ＋１Ｄ
又は２３Ｂ＋１Ｄ情報中のＢチャンネル情報を３２個の
タイムスロットに所望通り割当てさせ、Ｄチャンネルコ
ントロール部４００を利用してＤチャンネル情報を抽出
・挿入したり送受信し、上記モニタリング部５００を通
じて本装置の状態を外部に知らせる等、本装置を制御、
監督する。更に、上記ＣＥＰＴ／Ｔ１変換部９００はデ
ィップ（ＤＩＰ）スイッチの操作でＣＥＰＴ又はＴ１方
式に適合なハードウェアに変換する機能をする。
【００１４】一方、本システムから外部交換機まで情報
を送信する場合（アップストリーム）には、上記１次群
速度送受信部１００、フレーム整列部２００、Ｂチャン
ネルスイッチング部３００、Ｄチャンネルコントロール
４００における情報の流れが上記とは逆に進行されるた
め、上記言及したことの逆に動作し、その外は上記と同
一に動作する。
を送信する場合（アップストリーム）には、上記１次群
速度送受信部１００、フレーム整列部２００、Ｂチャン
ネルスイッチング部３００、Ｄチャンネルコントロール
４００における情報の流れが上記とは逆に進行されるた
め、上記言及したことの逆に動作し、その外は上記と同
一に動作する。
【００１５】図２乃至図４は、本発明による１次群速度
トランク接続装置の一実施例細部構成図であって、図２
は上記図１のＣＥＰＴ／Ｔ１変換部９００、１次群速度
送受信部１００、フレーム整列部２００、クロック発生
部６００及びリセット回路部７００の一実施例細部構成
図であり、図３はＢチャンネルスイッチング部３００、
Ｄチャンネルコントロール部４００及びモニタリング部
５００の一実施例細部構成図であり、図４はＣＰＵ部８
００の一実施例の細部構成図である。
トランク接続装置の一実施例細部構成図であって、図２
は上記図１のＣＥＰＴ／Ｔ１変換部９００、１次群速度
送受信部１００、フレーム整列部２００、クロック発生
部６００及びリセット回路部７００の一実施例細部構成
図であり、図３はＢチャンネルスイッチング部３００、
Ｄチャンネルコントロール部４００及びモニタリング部
５００の一実施例細部構成図であり、図４はＣＰＵ部８
００の一実施例の細部構成図である。
【００１６】図面に示す通り、ＣＥＰＴ／Ｔ１変換部９
００は各ラインを接続するためのトランスフォーマーＴ
９０１乃至Ｔ９０４と、上記トランスフォーマーに連結
される抵抗Ｒ９０１乃至Ｒ９０８及びディップスイッチ
９１０と、上記ディップスイッチに連結されるコンデン
サーＣ９０１乃至Ｃ９０４及び水晶発振器Ｘ９０１，Ｘ
９０２で構成される。１次群速度送受信部１００は上記
ディップスイッチ９１０及びＣＰＵ部８００に連結され
る１次群送受信機１１０と、上記１次群送受信機に連結
される多数のコンデンサーＣ１０１乃至Ｃ１０５で構成
される。フレーム整列部２００は上記１次群送受信機１
１０及びＣＰＵ部８００に連結されるフレーム整列器２
１０で成る。クロック発生部６００は上記フレーム整列
器２１０に連結される位相固定ループＰＬＬチップ６１
０と、上記位相固定ループチップに連結されたオシレー
ター６２０及びインバーター６３０で構成される。
００は各ラインを接続するためのトランスフォーマーＴ
９０１乃至Ｔ９０４と、上記トランスフォーマーに連結
される抵抗Ｒ９０１乃至Ｒ９０８及びディップスイッチ
９１０と、上記ディップスイッチに連結されるコンデン
サーＣ９０１乃至Ｃ９０４及び水晶発振器Ｘ９０１，Ｘ
９０２で構成される。１次群速度送受信部１００は上記
ディップスイッチ９１０及びＣＰＵ部８００に連結され
る１次群送受信機１１０と、上記１次群送受信機に連結
される多数のコンデンサーＣ１０１乃至Ｃ１０５で構成
される。フレーム整列部２００は上記１次群送受信機１
１０及びＣＰＵ部８００に連結されるフレーム整列器２
１０で成る。クロック発生部６００は上記フレーム整列
器２１０に連結される位相固定ループＰＬＬチップ６１
０と、上記位相固定ループチップに連結されたオシレー
ター６２０及びインバーター６３０で構成される。
【００１７】そして、リセット回路部７００はプッシュ
ボタンスイッチＳ７１１とそれに連結されたインバータ
ー７１１，７１２、コンデンサーＣ７１１、及び抵抗Ｒ
７１１からなるマニュアルリセット回路７１０と、タイ
マー７２１とそれに夫々連結されたインバーター７２
２，７２３、コンデンサーＣ７２１，Ｃ７２３及び抵抗
Ｒ７２１乃至Ｒ７２３からなるパワーオンリセット回路
７２０で構成される。
ボタンスイッチＳ７１１とそれに連結されたインバータ
ー７１１，７１２、コンデンサーＣ７１１、及び抵抗Ｒ
７１１からなるマニュアルリセット回路７１０と、タイ
マー７２１とそれに夫々連結されたインバーター７２
２，７２３、コンデンサーＣ７２１，Ｃ７２３及び抵抗
Ｒ７２１乃至Ｒ７２３からなるパワーオンリセット回路
７２０で構成される。
【００１８】Ｄチャンネルコントロール部４００は上記
リセット回路部７００、ＣＰＵ部８００、フレーム整列
器２１０及び位相固定ループチップ６１０に連結される
Ｄチャンネルコントローラー４１０と、上記Ｄチャンネ
ルコントローラーに連結される多数の抵抗Ｒ４０１乃至
Ｒ４０５で構成される。そして、Ｂチャンネルスイッチ
ング部３００は上記ＣＰＵ部８００、フレーム整列器２
１０、Ｄチャンネルコントローラー４１０及び位相固定
ループチップ６１０に連結されるタイム／スペーススイ
ッチ３１０と、上記タイム／スペーススイッチに連結さ
れた３状態バッファー３２０で構成される。
リセット回路部７００、ＣＰＵ部８００、フレーム整列
器２１０及び位相固定ループチップ６１０に連結される
Ｄチャンネルコントローラー４１０と、上記Ｄチャンネ
ルコントローラーに連結される多数の抵抗Ｒ４０１乃至
Ｒ４０５で構成される。そして、Ｂチャンネルスイッチ
ング部３００は上記ＣＰＵ部８００、フレーム整列器２
１０、Ｄチャンネルコントローラー４１０及び位相固定
ループチップ６１０に連結されるタイム／スペーススイ
ッチ３１０と、上記タイム／スペーススイッチに連結さ
れた３状態バッファー３２０で構成される。
【００１９】モニタリング部５００は上記ＣＰＵ部８０
０に連結された多数のインバーター５１１乃至５１４、
上記インバーター連結された抵抗Ｒ５１１乃至Ｒ５１５
及び上記抵抗に連結されたＬＥＤ ＬＤ５１１乃至ＬＤ
５１５からなるＬＥＤモニタリング回路５１０と、ＲＳ
２３２トランシーバー５２１、上記ＲＳ２３２トランシ
ーバーに連結されたコンデンサーＣ５１２乃至Ｃ５２５
及び上記ＲＳ２３２トランシーバーに連結されたＲＳ２
３２コネクター５２２からなるＲＳ２３２モニタリング
回路５２０で構成される。ＣＰＵ部８００は汎用のマイ
クロプロセッサー８１１、上記マイクロプロセッサーに
連結された水晶発振器Ｘ８１１及びコンデンサーＣ８１
１，Ｃ８１２からなるプロセッサー回路８１０と、上記
マイクロプロセッサーに連結されたラッチ８２１、ＥＰ
ＲＯＭ８２２及びＳＲＡＭ８２３からなるメモリ回路８
２０と、上記マイクロプロセッサーに夫々連結されたデ
コーダー８３１乃至８３３からなるチップ選択回路８３
０と、マルチバイブレーター８４１、上記マルチバイブ
レーターに連結されたＡＮＤゲート８４２、上記マルチ
バイブーターに連結されたコンデンサーＣ８４１及び抵
抗Ｒ８４１からなるウォッチドッグ（Watch dog)タイマ
ー回路８４０で構成される。
０に連結された多数のインバーター５１１乃至５１４、
上記インバーター連結された抵抗Ｒ５１１乃至Ｒ５１５
及び上記抵抗に連結されたＬＥＤ ＬＤ５１１乃至ＬＤ
５１５からなるＬＥＤモニタリング回路５１０と、ＲＳ
２３２トランシーバー５２１、上記ＲＳ２３２トランシ
ーバーに連結されたコンデンサーＣ５１２乃至Ｃ５２５
及び上記ＲＳ２３２トランシーバーに連結されたＲＳ２
３２コネクター５２２からなるＲＳ２３２モニタリング
回路５２０で構成される。ＣＰＵ部８００は汎用のマイ
クロプロセッサー８１１、上記マイクロプロセッサーに
連結された水晶発振器Ｘ８１１及びコンデンサーＣ８１
１，Ｃ８１２からなるプロセッサー回路８１０と、上記
マイクロプロセッサーに連結されたラッチ８２１、ＥＰ
ＲＯＭ８２２及びＳＲＡＭ８２３からなるメモリ回路８
２０と、上記マイクロプロセッサーに夫々連結されたデ
コーダー８３１乃至８３３からなるチップ選択回路８３
０と、マルチバイブレーター８４１、上記マルチバイブ
レーターに連結されたＡＮＤゲート８４２、上記マルチ
バイブーターに連結されたコンデンサーＣ８４１及び抵
抗Ｒ８４１からなるウォッチドッグ（Watch dog)タイマ
ー回路８４０で構成される。
【００２０】図５の（Ａ）乃至（Ｃ）は図２の１次群速
度送受信部１００のＣＥＰＴ，Ｔ１及びローカルループ
バック選択信号波形図であって、図５の（Ａ）はＣＥＰ
Ｔ選択信号波形図であり、（Ｂ）はＴ１選択信号波形図
であり、（Ｃ）はローカルループバック選択信号波形図
を夫々示す。図６は上記図２のフレーム整列部２００の
ＨＤＢ３（ハイ デンシティ バイポーラ３コード）の
ラインコーディング信号波形図であり、図７は上記図２
のフレーム整列部３００のＡＭＩ（オルターネート マ
ーク インバージョン）及びＢ８ＺＳ（バイポーラ８ゼ
ロ サブスティテューション）ラインコーディング信号
波形図であり、図面においてＶはバイオレーションであ
ることを示す。
度送受信部１００のＣＥＰＴ，Ｔ１及びローカルループ
バック選択信号波形図であって、図５の（Ａ）はＣＥＰ
Ｔ選択信号波形図であり、（Ｂ）はＴ１選択信号波形図
であり、（Ｃ）はローカルループバック選択信号波形図
を夫々示す。図６は上記図２のフレーム整列部２００の
ＨＤＢ３（ハイ デンシティ バイポーラ３コード）の
ラインコーディング信号波形図であり、図７は上記図２
のフレーム整列部３００のＡＭＩ（オルターネート マ
ーク インバージョン）及びＢ８ＺＳ（バイポーラ８ゼ
ロ サブスティテューション）ラインコーディング信号
波形図であり、図面においてＶはバイオレーションであ
ることを示す。
【００２１】ここで、上記の通り構成される本発明のト
ランク接続装置の動作を図２乃至図５を参照して詳細に
説明する。ＩＳＤＮ局設交換機や他のＩＳＤＮ ＰＡＢ
Ｘとトランク連結をする前に先ず本装置をＣＥＰＴ方式
にすべきかＴ１方式にすべきかを決定して、上記ＣＥＰ
Ｔ／Ｔ１変換部９００のＤＩＰスイッチ９１０を操作す
る。上記ＤＩＰスイッチ９１０の奇数番目のスイッチを
全部オン（ＯＮ）にし、偶数番目のスイッチを全部オフ
（ＯＦＦ）状態にすると、ＣＥＰＴ方式に適合なハード
ウェアが選択され、上記ＤＩＰスイッチ９１０の操作を
逆にすると、Ｔ１方式に適合なハードウェアが選択され
る。
ランク接続装置の動作を図２乃至図５を参照して詳細に
説明する。ＩＳＤＮ局設交換機や他のＩＳＤＮ ＰＡＢ
Ｘとトランク連結をする前に先ず本装置をＣＥＰＴ方式
にすべきかＴ１方式にすべきかを決定して、上記ＣＥＰ
Ｔ／Ｔ１変換部９００のＤＩＰスイッチ９１０を操作す
る。上記ＤＩＰスイッチ９１０の奇数番目のスイッチを
全部オン（ＯＮ）にし、偶数番目のスイッチを全部オフ
（ＯＦＦ）状態にすると、ＣＥＰＴ方式に適合なハード
ウェアが選択され、上記ＤＩＰスイッチ９１０の操作を
逆にすると、Ｔ１方式に適合なハードウェアが選択され
る。
【００２２】すると、上記の如きＤＩＰスイッチの操作
により１次群速度送受信部１００の１次群送受信機１１
０及びフレーム整列部２００のフレーム整列器２１０が
ＣＥＰＴ方式又はＴ１方式で動作するようプログラムさ
れたＥＰＲＯＭ８２２内の特定ルーティンが選択され
て、ＣＥＰＴ又はＴ１方式に合うように動作されるよう
にするのである。上記ＥＰＲＯＭ８２２には上記のＣＥ
ＰＴ／Ｔ１選択プログラムの外に階層（レイヤー）１ド
ライバープログラムが一緒に貯蔵されている。
により１次群速度送受信部１００の１次群送受信機１１
０及びフレーム整列部２００のフレーム整列器２１０が
ＣＥＰＴ方式又はＴ１方式で動作するようプログラムさ
れたＥＰＲＯＭ８２２内の特定ルーティンが選択され
て、ＣＥＰＴ又はＴ１方式に合うように動作されるよう
にするのである。上記ＥＰＲＯＭ８２２には上記のＣＥ
ＰＴ／Ｔ１選択プログラムの外に階層（レイヤー）１ド
ライバープログラムが一緒に貯蔵されている。
【００２３】そして、本発明が適用されるＩＳＤＮ Ｐ
ＡＢＸシステム又はＮＴ１２に一つのボード形態でなっ
た本発明装置を装着すると、パワーオンになり、本発明
装置はリセット回路部７００及びＥＰＲＯＭ８２２に内
蔵されたプログラムにより初期化になる。上記初期化過
程で本装置がＣＥＰＴになるかＴ１になるかが決定され
る。
ＡＢＸシステム又はＮＴ１２に一つのボード形態でなっ
た本発明装置を装着すると、パワーオンになり、本発明
装置はリセット回路部７００及びＥＰＲＯＭ８２２に内
蔵されたプログラムにより初期化になる。上記初期化過
程で本装置がＣＥＰＴになるかＴ１になるかが決定され
る。
【００２４】まず、他局から本装置が情報を受信する場
合（ダウンストリーム）をみると、上記ＣＥＰＴ／Ｔ１
変換部９００を経て１次群速度送受信部１００に４線の
ＣＥＰＴ／Ｔ１ラインを通じて情報が受信される。上記
ＣＥＰＴ／Ｔ１変換部９００のセッティングは上記の通
り上記ＤＩＰスイッチ９１０を操作してＣＥＰＴ又はＴ
１で選択して本装置の動作前に予め定めておかなければ
ならない。そして、１次群速度送受信部１００のＣＥＰ
Ｔ又はＴ１選択は上記マイクロプロセッサー８１１のポ
ート１（Ｐ１）を利用して１次群速度送受信部１００内
の１次群送受信機１１０の特定端子に図５の（Ａ）乃至
（Ｃ）の通り入力すると、ＣＥＰＴやＴ１で選択するこ
とができ、ライン点検のためのローカルループバックテ
ストもすることができる。上記１次群速度送受信部１０
０を経た情報はジュアルレールインターフェースを通じ
て上記フレーム整列部２００へ進む。すると、上記フレ
ーム整列部２００がＰＣＭ３０モードであるＣＥＰＴ方
式は、そのラインコーディングを図６に示す通りＨＤＢ
３にし、ＰＣＭ２４モードであるＴ１方式は、ラインコ
ーディングを図７のＡＭＩやＢ８ＺＳで選択することが
でき、フレーム形態としてＣＥＰＴ方式の場合にはダブ
ルフレームやＣＲＣマルチフレームを有することがで
き、Ｔ１方式である場合にはマルチフレーム構造を選択
することができる。
合（ダウンストリーム）をみると、上記ＣＥＰＴ／Ｔ１
変換部９００を経て１次群速度送受信部１００に４線の
ＣＥＰＴ／Ｔ１ラインを通じて情報が受信される。上記
ＣＥＰＴ／Ｔ１変換部９００のセッティングは上記の通
り上記ＤＩＰスイッチ９１０を操作してＣＥＰＴ又はＴ
１で選択して本装置の動作前に予め定めておかなければ
ならない。そして、１次群速度送受信部１００のＣＥＰ
Ｔ又はＴ１選択は上記マイクロプロセッサー８１１のポ
ート１（Ｐ１）を利用して１次群速度送受信部１００内
の１次群送受信機１１０の特定端子に図５の（Ａ）乃至
（Ｃ）の通り入力すると、ＣＥＰＴやＴ１で選択するこ
とができ、ライン点検のためのローカルループバックテ
ストもすることができる。上記１次群速度送受信部１０
０を経た情報はジュアルレールインターフェースを通じ
て上記フレーム整列部２００へ進む。すると、上記フレ
ーム整列部２００がＰＣＭ３０モードであるＣＥＰＴ方
式は、そのラインコーディングを図６に示す通りＨＤＢ
３にし、ＰＣＭ２４モードであるＴ１方式は、ラインコ
ーディングを図７のＡＭＩやＢ８ＺＳで選択することが
でき、フレーム形態としてＣＥＰＴ方式の場合にはダブ
ルフレームやＣＲＣマルチフレームを有することがで
き、Ｔ１方式である場合にはマルチフレーム構造を選択
することができる。
【００２５】更に、チャンネル割当信号としてはＣＥＰ
Ｔ及びＴ１方式全てに亘ってＣＣＳ（コモンチャンネル
シグナリング）とＣＡＳ（チャンネルアソシエーテッド
シグナリング）を全て支援する。そして、ＣＲＣ及び警
報のチェックで情報の状態を分る。これらに関する選択
と制御は上記フレーム整列部２００のフレーム整列器２
１０のレジスターを操作することにより可能である。上
記の通り処理された情報は、１次群速度タイムスロット
３２個（ＣＥＰＴ）又は１次群速度タイムスロット２４
個（Ｔ１）に割当てられて、上記Ｂチャンネルスイッチ
ング部３００へ進むが、このとき、タイムスロット１６
（ＣＥＰＴ）／タイムスロット２４（Ｔ１）に割当てら
れたＤチャンネル情報は、上記Ｄチャンネルコントロー
ル部４００のＤチャンネルコントローラー４１０により
インターセプトされて抽出される。そして、ＣＥＰＴの
場合にはフレーム割当信号のためのタイムスロット０と
Ｄチャンネルが割当てられたタイムスロット１６を除く
３０個のタイムスロットに割当てられたＢチャンネル
が、Ｔ１の場合にはＣＲＣチェックのための特定ビット
（Ｆ）とタイムスロット２４に割当てられたＤチャンネ
ルを除く２３個のタイムスロットに割当てられたＢチャ
ンネルが上記タイム／スペーススイッチ３１０に入力さ
れて３２個のＰＣＭタイムスロットのうち３０個（ＣＥ
ＰＴ）又は２３個（Ｔ１）のタイムスロットに割当てら
れた後、上記タイム／スペーススイッチ３１０により出
力されてシステムのスイッチマトリックスへ伝送される
が、入力される１次群速度タイムスロット番号と同じ番
号のＰＣＭスロットに同じＢチャンネル情報が載せられ
て出力される。
Ｔ及びＴ１方式全てに亘ってＣＣＳ（コモンチャンネル
シグナリング）とＣＡＳ（チャンネルアソシエーテッド
シグナリング）を全て支援する。そして、ＣＲＣ及び警
報のチェックで情報の状態を分る。これらに関する選択
と制御は上記フレーム整列部２００のフレーム整列器２
１０のレジスターを操作することにより可能である。上
記の通り処理された情報は、１次群速度タイムスロット
３２個（ＣＥＰＴ）又は１次群速度タイムスロット２４
個（Ｔ１）に割当てられて、上記Ｂチャンネルスイッチ
ング部３００へ進むが、このとき、タイムスロット１６
（ＣＥＰＴ）／タイムスロット２４（Ｔ１）に割当てら
れたＤチャンネル情報は、上記Ｄチャンネルコントロー
ル部４００のＤチャンネルコントローラー４１０により
インターセプトされて抽出される。そして、ＣＥＰＴの
場合にはフレーム割当信号のためのタイムスロット０と
Ｄチャンネルが割当てられたタイムスロット１６を除く
３０個のタイムスロットに割当てられたＢチャンネル
が、Ｔ１の場合にはＣＲＣチェックのための特定ビット
（Ｆ）とタイムスロット２４に割当てられたＤチャンネ
ルを除く２３個のタイムスロットに割当てられたＢチャ
ンネルが上記タイム／スペーススイッチ３１０に入力さ
れて３２個のＰＣＭタイムスロットのうち３０個（ＣＥ
ＰＴ）又は２３個（Ｔ１）のタイムスロットに割当てら
れた後、上記タイム／スペーススイッチ３１０により出
力されてシステムのスイッチマトリックスへ伝送される
が、入力される１次群速度タイムスロット番号と同じ番
号のＰＣＭスロットに同じＢチャンネル情報が載せられ
て出力される。
【００２６】例えば、１次群速度タイムスロット１２に
載せられたＢチャンネル情報が上記タイム／スペースス
イッチ３１０に入力されると、ＰＣＭタイムスロット１
２にこのＢチャンネル情報を載せて出力端子へ出力させ
るのである。上記Ｄチャンネルコントロール部４００の
Ｄチャンネルコントローラー４１０はパートＡとパート
Ｂに区別される両パート（ｐａｒｔ）でなっているが、
上記両パートは同じ構造と機能を有しているけれども独
立して動作する。即ち、上記パートＢはフレーム整列部
２００との通信を遂行し、上記パートＡはシステムの上
位レベルとの通信を遂行する。上記Ｄチャンネルコント
ローラー４１０は３０Ｂ＋１Ｄ（ＣＥＰＴ）又は２３Ｂ
＋１Ｄ（Ｔ１）の情報の流れのうち、Ｄチャンネル情報
を抽出して、このＤチャンネル情報を自分のパートＢ受
信ＦＩＦＯに貯蔵した後、このＦＩＦＯが全部満たされ
たりメッセージの終りになれば、上記マイクロプロセッ
サ８１１にインターラプトをかけて知らせる。すると、
上記マイクロプロセッサが上記受信ＦＩＦＯの内容を外
部データメモリに仮貯蔵した後、上記Ｄチャンネルコン
トローラー４１０パートＡの送信ＦＩＦＯに書き込み動
作を遂行すると、上記パートＡのシリアルポットで出力
されて、本装置が装着されたシステムの上位レベルへ伝
送されるのである。
載せられたＢチャンネル情報が上記タイム／スペースス
イッチ３１０に入力されると、ＰＣＭタイムスロット１
２にこのＢチャンネル情報を載せて出力端子へ出力させ
るのである。上記Ｄチャンネルコントロール部４００の
Ｄチャンネルコントローラー４１０はパートＡとパート
Ｂに区別される両パート（ｐａｒｔ）でなっているが、
上記両パートは同じ構造と機能を有しているけれども独
立して動作する。即ち、上記パートＢはフレーム整列部
２００との通信を遂行し、上記パートＡはシステムの上
位レベルとの通信を遂行する。上記Ｄチャンネルコント
ローラー４１０は３０Ｂ＋１Ｄ（ＣＥＰＴ）又は２３Ｂ
＋１Ｄ（Ｔ１）の情報の流れのうち、Ｄチャンネル情報
を抽出して、このＤチャンネル情報を自分のパートＢ受
信ＦＩＦＯに貯蔵した後、このＦＩＦＯが全部満たされ
たりメッセージの終りになれば、上記マイクロプロセッ
サ８１１にインターラプトをかけて知らせる。すると、
上記マイクロプロセッサが上記受信ＦＩＦＯの内容を外
部データメモリに仮貯蔵した後、上記Ｄチャンネルコン
トローラー４１０パートＡの送信ＦＩＦＯに書き込み動
作を遂行すると、上記パートＡのシリアルポットで出力
されて、本装置が装着されたシステムの上位レベルへ伝
送されるのである。
【００２７】上記クロック発生部６００では上記フレー
ム整列端２００、Ｂチャンネルスイッチング部３００及
びＤチャンネルコントロール部４００が上記の通り動作
するが、必要な４．０９６ＭＨｚ／１．５４４ＭＨｚの
データクロックと８ＫＨｚのフレームパルスクロックを
提供する。上記クロック発生部６００は網クロックに同
期されたフレーム整列器２１０から出力される８ＫＨｚ
とオシレーター６２０からの１６．３８４ＭＨｚ／１
２．３５２ＭＨｚ入力を利用して４．０９６ＭＨｚ／
１．５４４ＭＨｚと８ＫＨｚクロックを出力するが、
４．０９６ＭＨｚ／１．５４４ＭＨｚ出力が上記クロッ
ク発生部６００のＰＬＬチップ６１０にフィードバック
されて、網クロックに同期された８ＫＨｚと比較され
て、位相修正を経て出力されることにより、クロック発
生部６００から出力される両クロックは網クロックに同
期されたのみならず、ＰＬＬ機能も有する。
ム整列端２００、Ｂチャンネルスイッチング部３００及
びＤチャンネルコントロール部４００が上記の通り動作
するが、必要な４．０９６ＭＨｚ／１．５４４ＭＨｚの
データクロックと８ＫＨｚのフレームパルスクロックを
提供する。上記クロック発生部６００は網クロックに同
期されたフレーム整列器２１０から出力される８ＫＨｚ
とオシレーター６２０からの１６．３８４ＭＨｚ／１
２．３５２ＭＨｚ入力を利用して４．０９６ＭＨｚ／
１．５４４ＭＨｚと８ＫＨｚクロックを出力するが、
４．０９６ＭＨｚ／１．５４４ＭＨｚ出力が上記クロッ
ク発生部６００のＰＬＬチップ６１０にフィードバック
されて、網クロックに同期された８ＫＨｚと比較され
て、位相修正を経て出力されることにより、クロック発
生部６００から出力される両クロックは網クロックに同
期されたのみならず、ＰＬＬ機能も有する。
【００２８】上記リセット回路部７００はパワーオンリ
セットとマニュアルリセットを可能に構成したもので、
アクティブロー（Active Low) 及びアクティブハイ（Ac
tiveHigh)信号を発生させて、リセット信号としてアク
ティブロー信号を必要とするマイクロプロセッサー８１
１及びフレーム整列器２１０と、リセット信号でアクテ
ィブハイ信号を必要とするＤチャンネルコントローラー
４１０を夫々リセットさせ、タイマー７２１を利用して
安定したリセット信号を発生させるのである。そして、
モニタリング部５００はＬＥＤ点滅を通じて本発明装置
の状態を認識させるＬＥＤモニタリング回路５１０と、
ＲＳ２３２ポットを通じてパーソナルコンピューター
（ＰＣ）のＣＲＴに文字や数字形態でディスプレーにな
るようにして本発明装置の状態を認識させるＲＳ２３２
モニタリング回路５２０に分けられるが、上記ＬＥＤモ
ニタリング回路５１０は上記マイクロプロセッサー８１
１の制御下に動作され、夫々のＬＥＤ（ＬＤ５１１乃至
ＬＤ５１５）を通じて同期の損失、警報表示信号、受信
リモート警報、受信スリップ（Slip) 表示、パワー有無
を示してくれる。反面に、ＲＳ２３２モニタリング回路
５２０は上記マイクロプロセッサー８１１の非同期シリ
アル通信ポットにＲＳ２３２トランシーバー５２１が連
結されているため、ＣＰＵ部８００の水晶発振器Ｘ８１
１のクロックとマイクロプロセッサー８１１内の関連レ
ジスターの操作を通じて、９６００ｂｐｓ又は４８００
ｂｐｓのボーレート（Baud rate)でモニタリングするこ
とができる。
セットとマニュアルリセットを可能に構成したもので、
アクティブロー（Active Low) 及びアクティブハイ（Ac
tiveHigh)信号を発生させて、リセット信号としてアク
ティブロー信号を必要とするマイクロプロセッサー８１
１及びフレーム整列器２１０と、リセット信号でアクテ
ィブハイ信号を必要とするＤチャンネルコントローラー
４１０を夫々リセットさせ、タイマー７２１を利用して
安定したリセット信号を発生させるのである。そして、
モニタリング部５００はＬＥＤ点滅を通じて本発明装置
の状態を認識させるＬＥＤモニタリング回路５１０と、
ＲＳ２３２ポットを通じてパーソナルコンピューター
（ＰＣ）のＣＲＴに文字や数字形態でディスプレーにな
るようにして本発明装置の状態を認識させるＲＳ２３２
モニタリング回路５２０に分けられるが、上記ＬＥＤモ
ニタリング回路５１０は上記マイクロプロセッサー８１
１の制御下に動作され、夫々のＬＥＤ（ＬＤ５１１乃至
ＬＤ５１５）を通じて同期の損失、警報表示信号、受信
リモート警報、受信スリップ（Slip) 表示、パワー有無
を示してくれる。反面に、ＲＳ２３２モニタリング回路
５２０は上記マイクロプロセッサー８１１の非同期シリ
アル通信ポットにＲＳ２３２トランシーバー５２１が連
結されているため、ＣＰＵ部８００の水晶発振器Ｘ８１
１のクロックとマイクロプロセッサー８１１内の関連レ
ジスターの操作を通じて、９６００ｂｐｓ又は４８００
ｂｐｓのボーレート（Baud rate)でモニタリングするこ
とができる。
【００２９】そして、上記の通り、上記ＣＰＵ部８００
のプロセッサー回路８１０がマイクロプロセッサー８１
１とマイクロプロセッサーにクロックを提供する水晶発
振器Ｘ８１１及びコンデンサーＣ８１１，Ｃ８１２で構
成されて、上記ＣＰＵ部８００の周辺回路及び本装置を
上記マイクロプロセッサー８１１の各ポットを通じて管
掌するが、ポット０はデータと下位バイトアドレスの入
出力に、ポット１は上記１次群速度送受信部１００をＣ
ＥＰＴ又はＴ１でセッティングする目的で、ポット２は
上位バイトアドレス出力に、ポット３はインターラプト
入力とＲＳ２３２トランシーバーを通じたモニタリング
に、ポット４はＬＥＤを通じたモニタリングに、ポット
５は予備用として、そしてポット６はウォッチドグタイ
マー運用に夫々用いる。
のプロセッサー回路８１０がマイクロプロセッサー８１
１とマイクロプロセッサーにクロックを提供する水晶発
振器Ｘ８１１及びコンデンサーＣ８１１，Ｃ８１２で構
成されて、上記ＣＰＵ部８００の周辺回路及び本装置を
上記マイクロプロセッサー８１１の各ポットを通じて管
掌するが、ポット０はデータと下位バイトアドレスの入
出力に、ポット１は上記１次群速度送受信部１００をＣ
ＥＰＴ又はＴ１でセッティングする目的で、ポット２は
上位バイトアドレス出力に、ポット３はインターラプト
入力とＲＳ２３２トランシーバーを通じたモニタリング
に、ポット４はＬＥＤを通じたモニタリングに、ポット
５は予備用として、そしてポット６はウォッチドグタイ
マー運用に夫々用いる。
【００３０】更に、上記ＣＰＵ部８００のメモリ回路８
２０はラッチ８２１とＥＰＲＯＭ８２２とＳＲＡＭ８２
３で構成されているが、本装置を制御するプログラムが
上記ＥＰＲＯＭ８２２に貯蔵されているので、必要する
都度上記マイクロプロセッサー８１によりリードされて
プログラムが遂行されるようにし、本装置の動作中に発
生されるデータと、１次群速度フレームから抽出され
て、上位レベルへ伝送される前のＤチャンネル情報や上
位レベルから受信されて１次群速度フレーム上に挿入さ
れる前のＤチャンネル情報は上記ＳＲＡＭ８２３に仮貯
蔵されるようにする。
２０はラッチ８２１とＥＰＲＯＭ８２２とＳＲＡＭ８２
３で構成されているが、本装置を制御するプログラムが
上記ＥＰＲＯＭ８２２に貯蔵されているので、必要する
都度上記マイクロプロセッサー８１によりリードされて
プログラムが遂行されるようにし、本装置の動作中に発
生されるデータと、１次群速度フレームから抽出され
て、上位レベルへ伝送される前のＤチャンネル情報や上
位レベルから受信されて１次群速度フレーム上に挿入さ
れる前のＤチャンネル情報は上記ＳＲＡＭ８２３に仮貯
蔵されるようにする。
【００３１】上記チップ選択回路８３０は３個のデコー
ダー８３１，８３２，８３３で構成されているが、必要
時に上記マイクロプロセッサー８１１の上位バイトアド
レスを利用してフレーム整列器２１０、タイム／スペー
ススイッチ３１０及びＤチャンネルコントローラー４１
０を選択する。そして、上記ウォッチドグタイマー回路
８４０は正常的な状態では定められた時間内にトリガー
が発生するようになっているが、定められた時間内にト
リガーが発生しないとソフトウェアをリセットさせる。
ここで、上記のトリガー発生間隔は上記コンデンサーＣ
８４１と抵抗Ｒ８４１の値により定められる。
ダー８３１，８３２，８３３で構成されているが、必要
時に上記マイクロプロセッサー８１１の上位バイトアド
レスを利用してフレーム整列器２１０、タイム／スペー
ススイッチ３１０及びＤチャンネルコントローラー４１
０を選択する。そして、上記ウォッチドグタイマー回路
８４０は正常的な状態では定められた時間内にトリガー
が発生するようになっているが、定められた時間内にト
リガーが発生しないとソフトウェアをリセットさせる。
ここで、上記のトリガー発生間隔は上記コンデンサーＣ
８４１と抵抗Ｒ８４１の値により定められる。
【００３２】今まで前で言及したこととは逆に、今度は
上位レベルから情報を受信して外部へ情報を送信する場
合（アップストリーム）を考察してみれば次の通りであ
る。本発明装置が装着されたシステムのスイッチマトリ
ックスからＰＣＭ形態のＢチャンネル情報が３２個のタ
イムスロットのうち３０個（ＣＥＰＴ）又は２３個（Ｔ
１）のタイムスロットに載せられてＢチャンネルスイッ
チング部３００へ入力されると、上記Ｂチャンネルスイ
ッチング部３００では入力されたＰＣＭタイムスロット
番号と一致する１次群速度タイムスロットに同じＢチャ
ンネル情報を載せて出力する。例えば、ＰＣＭタイムス
ロット１２に任意のＢチャンネル情報が載せられて上記
タイム／スペーススイッチ３１０に入力されたとすれ
ば、上記タイム／スペーススイッチ３１０のスイッチン
グ動作により１次群速度タイムスロット１２にも同一の
Ｂチャンネル情報が載せられて出力され、上記フレーム
整列部２００に印加される。このとき、本装置がＣＥＰ
Ｔ方式で動作するか、又はＴ１方式で動作するかによっ
て、この情報の流れは３０Ｂ又は２３Ｂになる。そし
て、Ｂチャンネル情報が占める１次群速度タイムスロッ
ト番号は上述したダウンストリームの場合と同じであ
る。そして、上記Ｂチャンネルスイッチング部３００に
上記フレーム整列部２００への３０Ｂ又は２３Ｂの情報
が流れるとき、上記Ｄチャンネルコントロール部４００
はＤチャンネル情報を１次群速度タイムスロット１６
（ＣＥＰＴ）又は１次群速度タイムスロット２４（Ｔ
１）に挿入して、全体３０Ｂ＋１Ｄ又は２３Ｂ＋１Ｄの
情報をフレーム整列部２００へ送る。このとき、挿入さ
れるＤチャンネル情報は上記Ｄチャンネルコントローラ
ー４１０のパートＡのシリアルポートを利用して上記レ
ベルから受信したものである。即ち、上位レベルからの
Ｄチャンネル情報を上記Ｄチャンネルコントローラー４
１０を通じて受け入れて上記Ｄチャンネル情報を自分の
パートＡ受信ＦＩＦＯに貯蔵した後、上記受信ＦＩＦＯ
が全部満たされたり、メッセージの終りになると、上記
マイクロプロセッサ８１１にインタラプトをかけて知ら
せる。すると、上記マイクロプロセッサ８１１は上記受
信ＦＩＦＯの内容を外部データメモリに仮貯蔵した後、
上記Ｄチャンネルコントローラー４１０のパートＢの送
信ＦＩＦＯに書き込み（Ｗｒｉｔｅ）動作を遂行して、
上記Ｄチャンネルコントローラー４１０パートＢのシリ
アルポートに出力されるようにすることにより、１次群
速度フレーム上に挿入させるのである。そして、上記フ
レーム整列部２００、１次群速度送受信部１００、ＣＥ
ＰＴ／Ｔ１変換部９００における動作は上述のダウンス
トリームの場合において説明した通りであり、但し、情
報の流れのみ逆方向である。更に、その外のクロック発
生部６００、モニタリング部５００、リセット回路部７
００、ＣＰＵ部８００の動作も上記ダウンストリームの
場合と同一である。
上位レベルから情報を受信して外部へ情報を送信する場
合（アップストリーム）を考察してみれば次の通りであ
る。本発明装置が装着されたシステムのスイッチマトリ
ックスからＰＣＭ形態のＢチャンネル情報が３２個のタ
イムスロットのうち３０個（ＣＥＰＴ）又は２３個（Ｔ
１）のタイムスロットに載せられてＢチャンネルスイッ
チング部３００へ入力されると、上記Ｂチャンネルスイ
ッチング部３００では入力されたＰＣＭタイムスロット
番号と一致する１次群速度タイムスロットに同じＢチャ
ンネル情報を載せて出力する。例えば、ＰＣＭタイムス
ロット１２に任意のＢチャンネル情報が載せられて上記
タイム／スペーススイッチ３１０に入力されたとすれ
ば、上記タイム／スペーススイッチ３１０のスイッチン
グ動作により１次群速度タイムスロット１２にも同一の
Ｂチャンネル情報が載せられて出力され、上記フレーム
整列部２００に印加される。このとき、本装置がＣＥＰ
Ｔ方式で動作するか、又はＴ１方式で動作するかによっ
て、この情報の流れは３０Ｂ又は２３Ｂになる。そし
て、Ｂチャンネル情報が占める１次群速度タイムスロッ
ト番号は上述したダウンストリームの場合と同じであ
る。そして、上記Ｂチャンネルスイッチング部３００に
上記フレーム整列部２００への３０Ｂ又は２３Ｂの情報
が流れるとき、上記Ｄチャンネルコントロール部４００
はＤチャンネル情報を１次群速度タイムスロット１６
（ＣＥＰＴ）又は１次群速度タイムスロット２４（Ｔ
１）に挿入して、全体３０Ｂ＋１Ｄ又は２３Ｂ＋１Ｄの
情報をフレーム整列部２００へ送る。このとき、挿入さ
れるＤチャンネル情報は上記Ｄチャンネルコントローラ
ー４１０のパートＡのシリアルポートを利用して上記レ
ベルから受信したものである。即ち、上位レベルからの
Ｄチャンネル情報を上記Ｄチャンネルコントローラー４
１０を通じて受け入れて上記Ｄチャンネル情報を自分の
パートＡ受信ＦＩＦＯに貯蔵した後、上記受信ＦＩＦＯ
が全部満たされたり、メッセージの終りになると、上記
マイクロプロセッサ８１１にインタラプトをかけて知ら
せる。すると、上記マイクロプロセッサ８１１は上記受
信ＦＩＦＯの内容を外部データメモリに仮貯蔵した後、
上記Ｄチャンネルコントローラー４１０のパートＢの送
信ＦＩＦＯに書き込み（Ｗｒｉｔｅ）動作を遂行して、
上記Ｄチャンネルコントローラー４１０パートＢのシリ
アルポートに出力されるようにすることにより、１次群
速度フレーム上に挿入させるのである。そして、上記フ
レーム整列部２００、１次群速度送受信部１００、ＣＥ
ＰＴ／Ｔ１変換部９００における動作は上述のダウンス
トリームの場合において説明した通りであり、但し、情
報の流れのみ逆方向である。更に、その外のクロック発
生部６００、モニタリング部５００、リセット回路部７
００、ＣＰＵ部８００の動作も上記ダウンストリームの
場合と同一である。
【００３３】上記の通り構成されて動作する本発明は、
ＩＳＤＮ ＰＡＢＸやＮＴ１２に位置しながらＩＳＤＮ
局設交換機又は他のＩＳＤＮ ＰＡＢＸとのトランク接
続を提供してＩＳＤＮ１次群速度を支援する。
ＩＳＤＮ ＰＡＢＸやＮＴ１２に位置しながらＩＳＤＮ
局設交換機又は他のＩＳＤＮ ＰＡＢＸとのトランク接
続を提供してＩＳＤＮ１次群速度を支援する。
【００３４】
【発明の効果】本発明は、ＣＥＰＴ／Ｔ１交換部９００
のＤＩＰスイッチ９１０セッティングと、ＣＥＰＴ方式
又はＴ１方式を収容するようプログラムされたＥＰＲＯ
Ｍのソフトウェアモジュール交替によりＣＥＰＴ方式と
Ｔ１方式を全て支援するようになっているため、他国の
トラックがＴ１方式又はＣＥＰＴ方式に拘らず全て接続
可能である。更に、Ｄチャンネルコントローラーを利用
して抽出・分離したＤチャンネル情報をシステムの上位
レベルへの送信時や上位レベルからのＤチャンネル情報
を受信時にマイクロプロセッサー８１１のシリアルチャ
ンネルや外部の別途通信モジュールを用いなく、Ｄチャ
ンネルコントローラーのシリアルポートを利用してシス
テム上位レベルと通信することにより、ＨＤＬＣ／ＳＤ
ＬＣシリアルチャンネルのような通信モジュールのない
マイクロプロセッサーを用いても不便が全くないので、
マイクロプロセッサーの選択の幅が広くなり、通信モジ
ュールのないマイクロプロセッサーを用いても上位レベ
ルと通信するための別途の通信モジュールが必要でない
ため、費用が節減される。そして、上位レベルとのＤチ
ャンネル通信を遂行するにあって、多くの部分をＤチャ
ンネルコントローラーが処理してくれるので、マイクロ
プロセッサーの負荷を減らすことができる適用効果があ
る。
のＤＩＰスイッチ９１０セッティングと、ＣＥＰＴ方式
又はＴ１方式を収容するようプログラムされたＥＰＲＯ
Ｍのソフトウェアモジュール交替によりＣＥＰＴ方式と
Ｔ１方式を全て支援するようになっているため、他国の
トラックがＴ１方式又はＣＥＰＴ方式に拘らず全て接続
可能である。更に、Ｄチャンネルコントローラーを利用
して抽出・分離したＤチャンネル情報をシステムの上位
レベルへの送信時や上位レベルからのＤチャンネル情報
を受信時にマイクロプロセッサー８１１のシリアルチャ
ンネルや外部の別途通信モジュールを用いなく、Ｄチャ
ンネルコントローラーのシリアルポートを利用してシス
テム上位レベルと通信することにより、ＨＤＬＣ／ＳＤ
ＬＣシリアルチャンネルのような通信モジュールのない
マイクロプロセッサーを用いても不便が全くないので、
マイクロプロセッサーの選択の幅が広くなり、通信モジ
ュールのないマイクロプロセッサーを用いても上位レベ
ルと通信するための別途の通信モジュールが必要でない
ため、費用が節減される。そして、上位レベルとのＤチ
ャンネル通信を遂行するにあって、多くの部分をＤチャ
ンネルコントローラーが処理してくれるので、マイクロ
プロセッサーの負荷を減らすことができる適用効果があ
る。
【図１】本発明による１次群速度（プライマリ レー
ト）トランク接続装置の概略的な構成を示すブロック図
である。
ト）トランク接続装置の概略的な構成を示すブロック図
である。
【図２】本発明による１次群速度トランク接続装置の一
実施例の細部構成図である。
実施例の細部構成図である。
【図３】本発明による１次群速度トランク接続装置の一
実施例の細部構成図である。
実施例の細部構成図である。
【図４】本発明による１次群速度トランク接続装置の一
実施例の細部構成図である。
実施例の細部構成図である。
【図５】図２の１次群速度送受信部のＣＥＰＴ、Ｔ１及
びローカルループバック選択信号波形図である。
びローカルループバック選択信号波形図である。
【図６】図２のフレーム整列部のＨＤＢ３ラインコーデ
ィング信号波形図である。
ィング信号波形図である。
【図７】図２のフレーム整列部のＡＭＩ及びＢ８ＺＳラ
インコーディング信号波形図である。
インコーディング信号波形図である。
１００ １次群速度送受信部 ２００ フレーム整列部 ３００ Ｂチャンネルスイッチング部 ４００ Ｄチャンネルコントロール部 ５００ モニタリング部 ６００ クロック発生部 ７００ リセット回路部 ８００ ＣＰＵ部 ９００ ＣＥＰＴ／Ｔ１変換部 １１０ １次群速度送受信機 ２１０ フレーム整列器 ３１０ タイム／スペーススイッチ ４１０ Ｄチャンネルコントローラー ５１０ ＬＥＤモニタリング回路 ５２０ ＲＳ−２３２モニタリング回路 ８１０ プロセッサー回路 ８２０ メモリ回路 ８３０ チップ選択回路 ８４０ ウォッチドグタイマー部 ９１０ ＤＩＰスイッチ
Claims (4)
- 【請求項１】 ＩＳＤＮ ＰＡＢＸ又はＮＴ１２（ネッ
トワーク ターミネーション１２）システムに装着さ
れ、ＩＳＤＮ局設交換機又は他のＩＳＤＮ ＰＡＢＸと
トランク接続されて、１次群速度の情報伝送を支援する
トランク接続装置において、 上記ＩＳＤＮ局設交換機又は他のＩＳＤＮ ＰＡＢＸに
連結されているトランクラインに連結されており、上記
トランクラインをＣＥＰＴ又はＴ１方式で選択するＣＥ
ＰＴ／Ｔ１交換手段（９００）；上記ＣＥＰＴ／Ｔ１交
換手段に連結されて、ＣＥＰＴ又はＴ１方式の１次群速
度で情報を送受信する１次群速度送受信手段（１０
０）；上記１次群速度送受信手段に連結されて、上記１
次群速度送受信手段から入力される情報をＣＥＰＴ方式
やＴ１方式のフレーム構造で整列されるように制御する
フレーム整列手段（２００）；上記フレーム整列手段に
連結されており、システムのスイッチマトリックスに接
続されて、１次群速度タイムスロットに載せられたＢチ
ャンネル情報をＰＣＭタイムスロット上にスイッチング
して、上記システムのスイッチマトリックスに送り、上
記システムのスイッチングマトリックスから来るＰＣＭ
タイムスロットに載せられたＢチャンネル情報を１次群
速度タイムスロット上にスイッチングして、上記フレー
ム整列手段へ伝送するＢチャンネルスイッチング手段
（３００）；上記フレーム整列手段に連結されており、
上記システムの上位レベルに接続されて、上記ＣＥＰＴ
又はＴ１方式の情報中からＤチャンネル情報のみを抽出
して自分のシリアルポートを利用してシステムの上位レ
ベルへ伝送したり、上記システムの上位レベルからのＤ
チャンネル情報を自分のシリアルポートを通じて受信し
て、１次群速度フレーム構造内に挿入するＤチャンネル
コントロール手段（４００）；上記１次群速度送受信手
段とフレーム整列手段とＢチャンネルスイッチング手段
とＤチャンネルコントロール手段に夫々連結されてお
り、内部のプログラムを利用して装置全体を制御及び管
理する中央処理手段（８００）；上記フレーム整列手段
と中央処理手段とＤチャンネルコントロール手段に連結
されているリセット手段（７００）；及びシステム全体
が必要とするクロックを網同期に合わせて提供するクロ
ック発生手段（６００）；を含んでいることを特徴とす
るＩＳＤＮシステムのヨーロッパ方式（ＣＥＰＴ）及び
北米方式（Ｔ１）のためのトランク接続装置。 - 【請求項２】 上記中央処理手段に連結されており、上
記中央処理手段により本装置の状態をＣＲＴ上にディス
プレーしたり、警報及び警報の種類を、ＬＥＤ点滅を通
じて示すモニタリング手段（５００）；を更に含むこと
を特徴とする請求項１記載のトランク接続装置。 - 【請求項３】 上記ＣＥＰＴ／Ｔ１変換手段（９００）
は、ＣＥＰＴ又はＴ１方式の選択を予めセッティングす
るためのＤＩＰスイッチ（９１０）を含み構成されるこ
とを特徴とする請求項３記載のトランク接続装置。 - 【請求項４】 上記Ｄチャンネルコントロール手段（４
００）は、上記フレーム整列手段とシリアルポートで通
信するためのパートＡと；上記パートＡと同一の構造及
び機能を有しており、独立して動作してシステムの上位
レベルとシリアルポートで通信するための第２パート
（Ｂ）；を備えているＤチャンネルコントローラー（４
１０）を含み構成されることを特徴とする請求項１記載
のトランク接続装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR21998/1991 | 1991-12-02 | ||
| KR1019910021998A KR950010922B1 (ko) | 1991-12-02 | 1991-12-02 | 트렁크 접속장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0670043A JPH0670043A (ja) | 1994-03-11 |
| JP2744181B2 true JP2744181B2 (ja) | 1998-04-28 |
Family
ID=19324033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4322077A Expired - Fee Related JP2744181B2 (ja) | 1991-12-02 | 1992-12-01 | Ｉｓｄｎシステムのヨーロッパ方式（ｃｅｐｔ）及び北米方式（ｔ１）のためのトランク接続方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5305315A (ja) |
| JP (1) | JP2744181B2 (ja) |
| KR (1) | KR950010922B1 (ja) |
| DE (1) | DE4240551A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2570141B2 (ja) * | 1993-11-09 | 1997-01-08 | 日本電気株式会社 | 移動体通信交換システム |
| EP0668706B1 (de) * | 1994-01-27 | 1999-04-14 | Siemens Schweiz AG | Netzabschlussgerät |
| DE4409128C1 (de) * | 1994-03-17 | 1995-01-26 | Ant Nachrichtentech | Transcodiereinrichtung mit Transcodierzellen zur Datenkompression bzw. Expansion |
| EP0800750B1 (en) * | 1994-12-30 | 2003-10-01 | Telefonaktiebolaget Lm Ericsson | System and method relating to cordless communications |
| JP2924713B2 (ja) * | 1995-06-14 | 1999-07-26 | 日本電気株式会社 | 二次群ディジタル回線収容装置 |
| US5974052A (en) * | 1996-05-10 | 1999-10-26 | U.S.T.N. Services | Frame relay access device and method for transporting SS7 information between signaling points |
| US6396922B1 (en) | 1997-12-30 | 2002-05-28 | Alcatel Usa Sourcing, L.P. | Telecommunications terminal card |
| KR100295236B1 (ko) * | 1997-12-31 | 2001-08-07 | 김진찬 | 원격교환모듈접속 데이터링크의 자기진단방법 |
| US6970455B2 (en) * | 1998-11-13 | 2005-11-29 | Lucent Technologies Inc. | Space/time switch architecture |
| KR20000038026A (ko) * | 1998-12-03 | 2000-07-05 | 김영환 | 시이피티 인터페이스 장치 |
| WO2001017213A1 (fr) * | 1999-08-30 | 2001-03-08 | Fujitsu Limited | Systeme indicateur d'alarme rnis |
| KR100336512B1 (ko) * | 1999-12-24 | 2002-05-11 | 서평원 | 간이 사설교환기의 내장형 네트워크 단말 장치 |
| WO2001050656A2 (de) * | 1999-12-30 | 2001-07-12 | Siemens Aktiengesellschaft | Schaltungsanordnung und verfahren einer referenztaktschnittstelle |
| KR100329462B1 (ko) * | 2000-03-06 | 2002-03-23 | 윤종용 | 위상동기루프회로 테스트장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5034948A (en) * | 1988-08-24 | 1991-07-23 | Canon Kabushiki Kaisha | Telephone apparatus system |
| JP2826122B2 (ja) * | 1988-09-22 | 1998-11-18 | 株式会社リコー | データ端末装置およびその伝送制御方法 |
| KR920003364B1 (ko) * | 1988-12-24 | 1992-04-30 | 한국전기통신공사 | 이종신호변환방법 및 장치 |
| IT1236730B (it) * | 1989-10-31 | 1993-03-31 | Sgs Thomson Microelectronics | Adattatore monolitico della velocita' per rete numerica integrata nei servizi (rnis o isdn). |
| US5056086A (en) * | 1989-12-21 | 1991-10-08 | Bell Communications Research, Inc. | Apparatus for providing telephonic mass announcement service and methods for use therein |
-
1991
- 1991-12-02 KR KR1019910021998A patent/KR950010922B1/ko not_active IP Right Cessation
-
1992
- 1992-12-01 JP JP4322077A patent/JP2744181B2/ja not_active Expired - Fee Related
- 1992-12-01 US US07/983,777 patent/US5305315A/en not_active Expired - Lifetime
- 1992-12-02 DE DE4240551A patent/DE4240551A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| DE4240551A1 (ja) | 1993-06-03 |
| US5305315A (en) | 1994-04-19 |
| KR950010922B1 (ko) | 1995-09-25 |
| JPH0670043A (ja) | 1994-03-11 |
| KR930015439A (ko) | 1993-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2744181B2 (ja) | Ｉｓｄｎシステムのヨーロッパ方式（ｃｅｐｔ）及び北米方式（ｔ１）のためのトランク接続方式 | |
| US5663949A (en) | Line protection switching system in duplexed fiber interface shelf | |
| US4860285A (en) | Master/slave synchronizer | |
| US4639910A (en) | Apparatus for establishing communication paths | |
| US4635253A (en) | Exchange system including plural terminals for voice and data transmission | |
| EP0169160A2 (en) | Programmable feature card | |
| US7088742B2 (en) | Concurrent transmission of traffic from multiple communication interfaces | |
| NO175559B (no) | Basisstasjon for trådlöst digitalt telefonsystem | |
| US5077734A (en) | Electronic exchange apparatus synchronized with digital network | |
| US5856999A (en) | Apparatus and method for data transmission on bonded data channels of a communications network utilizing a single serial communications controller | |
| US5060241A (en) | Synchronizing system for a private digital exchange connected to an isdn | |
| US4455647A (en) | Apparatus for establishing multi-address connections | |
| JP2971125B2 (ja) | 統合サービス・デシタル・ネットワークのためのスピード適合用モノリチック集積デバイス及び同期化及び分解方法 | |
| US4612634A (en) | Integrated digital network (IDN) | |
| US6011801A (en) | Rate control of channels on a time division multiplex bus | |
| Cisco | Troubleshooting CES Connections and Network Clocking | |
| RU2119261C1 (ru) | Способ и устройство для обслуживания аппаратуры линейной группы, дистанционно удаленной от линейного блока | |
| KR100383234B1 (ko) | 디에스램 시스템에서 엔티알/티티알 클럭 공급장치 | |
| JPS5917751A (ja) | デ−タ通信方式 | |
| KR100492891B1 (ko) | 알에이엠 시스템에서의 리퍼런스 클럭 선택 장치 | |
| KR960002676B1 (ko) | 종합정보통신망 중용량 망종단장치의 스위칭 제어장치 | |
| US7139375B2 (en) | Highway expansion apparatus for key telephone system and operation method thereof | |
| CA1339158C (en) | Base station for wireless digital telephone system | |
| KR100304727B1 (ko) | 종합정보통신망의 기본속도정합을 위한 유지용채널비트 처리장치 | |
| KR0131558B1 (ko) | 고속 데이터 전용회선 서비스 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |