KR950007531B1 - 도형처리시스템 및 도형처리방법 - Google Patents

도형처리시스템 및 도형처리방법 Download PDF

Info

Publication number
KR950007531B1
KR950007531B1 KR1019930019696A KR930019696A KR950007531B1 KR 950007531 B1 KR950007531 B1 KR 950007531B1 KR 1019930019696 A KR1019930019696 A KR 1019930019696A KR 930019696 A KR930019696 A KR 930019696A KR 950007531 B1 KR950007531 B1 KR 950007531B1
Authority
KR
South Korea
Prior art keywords
data
pixel
memory
address
graphic
Prior art date
Application number
KR1019930019696A
Other languages
English (en)
Inventor
고오요오 가쓰라
히데오 마에지마
히사시 가지와라
Original Assignee
가부시기가이샤 히다찌세이사꾸쇼
미다 가쓰시게
히다찌 엔지니어링 가부시기가이샤
야마자끼 세이지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP58246986A external-priority patent/JPH06100911B2/ja
Priority claimed from JP59027155A external-priority patent/JPS60172085A/ja
Priority claimed from JP59120679A external-priority patent/JPS61875A/ja
Priority claimed from KR1019840008375A external-priority patent/KR970007247B1/ko
Application filed by 가부시기가이샤 히다찌세이사꾸쇼, 미다 가쓰시게, 히다찌 엔지니어링 가부시기가이샤, 야마자끼 세이지 filed Critical 가부시기가이샤 히다찌세이사꾸쇼
Priority to KR1019930019696A priority Critical patent/KR950007531B1/ko
Application granted granted Critical
Publication of KR950007531B1 publication Critical patent/KR950007531B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

도형처리시스템 및 도형처리방법
제1도는 본 발명의 개략을 나타낸 블록구성도.
제2도는 본 발명에 관한 도형처리장치의 블록도.
제3도는 1화소를 4비트로 표시할 경우의 예를 나타낸 도면.
제4도는 제2도에 있어서의 논리어드레스연산부의 구체적 구성예를 나타낸 도면.
제5도는 제2도에 있어서의 물리어드레스연산부의 구체적 구성예를 나타낸 도면.
제6도는 제2도에 있어서의 컬러데이터연산부의 구체적 구성예를 나타낸 도면.
제7도는 마이크로명령의 각 필드의 기능설명도.
제8도는 각 모드에 있어서의 표시용 메모리의 비트구성을 나태낸 도면.
제9도는 제8도에 대응하는 화소어드레스의 설명도.
제10도는 4비트/화소 모드에 있어서의 표시용 메모리의 공간적 배치의 설명도,
제11도는 1화소(4비트/화소)의 묘화연산의 흐름을 모식적으로 나타낸 도면.
제12도는 논리어드레스에 대응하는 물리어드레스로 변환할 경우의 구성요소를 제4도 및 제5도에서 발췌하여 나타낸 동시에 약간의 부가기능을 부가하는 것을 나타낸 도면.
제13도는 어떤 모드(4비트/화소)에 있어서의 물리어드레스와 논리어드레스공간, 표시화면의 관계의 설명도.
제14도(a)∼(c)는 제13도에 관련된 동작설명도.
제15도는 비트모드와 그에 대응하는 1워드내의 화소위치를 표시한 비트어드레스와의 대응을 나타낸 도면.
제16도(a)∼(d)는 마스크데이터와 비트어드레스의 관계의 설명도.
제17도(a)는 어드레스변환에 있어서의 기본연산처리를 나타낸 도면, (b)는 비트어드레스 오프세트치를 나타낸 도면.
제18도는 본 발명을 이용한 경우의 직선묘화의 예를 나타낸 도면.
제19도는 화소정보의 전송의 응용예로서, 편의상 제4도∼제6도중 전송처리에 관꼐가 없는 것을 생략하여 나타낸 도면.
제20(a),(b)는 제19도의 동작설명도.
제21도는 1화소데이터에 전송의 예를 나타낸 도면.
제22도는 그 전송처리의 흐름을 모식적으로 나타낸 도면.
제23도는 4각형 영역지정에 있어서의 전송의 포인트이동방향으로 나타낸 도면.
제24도는 화소위치의 연산제어의 구성으로서, 제4도∼제6도에 따라서 관련된 것만을 나타낸 도면.
제25도(a)∼(e)는 전송(코피)코맨트의 포맷을 나타낸 도면.
제26도는 그 동작의 개념도.
제27도(a)는 부호레지스터의 구성예를 나타낸 도면, (b),(c)는 패턴코맨드의 포맷의 예를 나타낸 도면.
제28도는 코피코맨드의 처리플로도.
본 발명은 라스터(raster)주사형(走査型)의 CRT(cathod ray tube) 표시장치 등으로서, 데이터의 입출력 또는 데이터수집, 도형표시를 행하는 마이크로프로세서를 포함하고, 마이크로프로그램메모리에 기억되어 있는 마이크로프로그램에 의해 제어를 행하는 묘화(描畵)기능을 구비한 도형처리시스템 및 도형처리방법에 관한 것이다.
종래의 CRT 콘트롤러의 대부분은 표시제어전용이며, 묘화기능을 가지고 있지 않았다. 예를들면, 미합중국 특허 제4,149,264호 등이 있다. 또, 그래픽처리기능을 집적회로를 가지고 실현한 화상처리장치가 있다고해도, 1화소를 1비트로 표시하는 단일색의 도형표시데이터를 처리하는 것에 불과하였다. 그러나, 정보처리의 고도화와 함께 다색(多色) 또는 다계조(多階調)의 화상처리를 행할 경우가 많아지고, 그 때의 처리속도가 문제로 되게 하였다. 예를들면, 다색(n색) 또는 다계조(n계조)의 처리에 있어서 기억내용을 재기입하고 싶을 때의 동일한 화상처리를 n화 반복하거나 또는 1비트의 1화소를 표시하기 위하여도 n회 반복하여 화상처리를 할 필요가 있었다.
그러므로, 2치(値) 화상처리에 대하여 n배의 처리시간이 필요해지는 문제가 있었다. n개의 표시용 메모리에 대하여 각각 1대씩의 처리장치를 가지고 처리하는 방법도 고려되지만, 장치가 대형화, 복잡화되는 동시에 중앙처리장치의 부하가 증대한다는 문제가 있었다.
또한, 임의의 1점을 원점으로 한 X-Y 좌표공간에 직선을 그어서 작도처리를 실행할 경우를 생각한다. 임의의 2점 PS(XS, YS), PE(XE,YE) 사이를 직선으로 연결하는 경우를 상정한다. 이 경우, 이들 2점의 좌표치로부터 그 직선의 기울기를 계산하고, 직선상의 점의 좌표치를 산출함으로써, 1점마다 도형데이터를 작성한 다음 기입을 실행하게 된다. 이와 같은 처리를 직선상에 존재하는 점의 전부에 대하여 차례로 행하게 되지만, 산출된 좌표치는 도형데이터가 기입되는 표시용 메모리의 메모리어드레스와는 전혀 별개의 정보이므로, 산출된 좌표치(논리어드레스)는 표시용 메모리어드레스(물리어드레스)로 변환될 필요가 있다.
그런데, 표시용 메모리의1워드에는 단수 또는 복수의 화소데이터가 포함되어 있으므로, 산출된 논리어드레스는 표시용 메모리의 메모리어드레스에, 또는 그 화소위치를 나타내는 비트어드레스라고 하는 형태로 2개의 물리어드레스로 변환되게 된다.
논리어드레스로부터 물리어드레스로 변환하는데 원점에 대응한 물리어드레스와, 화면메모리의 수평방향의 크기를 알 필요가 있다. 즉,논리어드레스는 원점으로부터의 상대위치를 나타내는 정보이므로, 논리어드레스를 (X,Y)로 한 경우 수직방향(Y방향)에는 화면메모리의 수평방향의 크기를 Y배한 것을, 또 수평방향(X방향)에는 그 X의 값을 1워드중에 포함되는 화소수로 나눈 값을 원점에 대응한 물리어드레스에 가감산함으로써, 목적의 메모리어드레스를 산출할 수 있다. 또한, 그 X의 값을 1워드중에 포함되는 화소수로 나눈 나머지를 비트어드레스로 함으로써, 도형데이터를 처리하는 물리어드레스가 얻어지게 된다.
그러나, 지금까지에 있어서의 논리어드레스의 산출, 물리어드레스에의 변환은 전면적으로 소프트웨어프로그램처리에 의한 것이었으므로, 범용(汎用)의 마이크로프로세서를 사용한 경우 하나의 화소데이터를 표시용 메모리에 기억시킬 때까지 수 μsec∼수십 μsec의 시간을 요하여 처리의 고속화를 도모할 수 없었던 깃이 실정이다.
또한, 도형표시데이터를 작성하는 도형처리시스템에서는 표시용 메모리내에서 도형표시데이터의 전송처리가 행해지지만, 그 처리속도가 문제로 되어 왔다.
예를들면, 어떤 화소데이터를 다른 화소위치에 전송하고자 할 경우가 있다. 통상, 메모리의 1워드에는 수평방향으로 연속되는 복수화소의 데이타가 기억되어 있다. 따라서, 어떤 화소데이터를 다른 화소위치에 전송할 경우에, 연산의 비트위치를 균일하게 하기 위한 시프트처리 또는 소스화소데이터의 절출(切出)처리가 필요하게 된다. 종래, 이 전송처리를 소프트웨어에 의해 행하고 있으며, 예를들면 4각형 영역의 데이터를 전송하는 처리와 같은 경우에는, 소스화소 및 데스티네이션화소를 지정하는 포인터의 이동, 전송횟수의 커운트 등의 처리가 가산된다. 이 결과, 범용의 마이크로프로세서를 사용한 경우, 1화소당의 전송처리에 수 μsec∼수십 μsec를 요하므로, 처리의 고속화가 과제로 되어 있었다.
본 발명은 상기한 다색, 다조계에 있어서의 기억내용의 재기입, 묘화, 화소데이터의 전송 등의 고속화처리를 실현한 도형처리시스템 및 도형처리방법을 제공하는 것에 있다.
또한, 이 종류의 도형처리시스템의 관련 공지예에는 이밖에 GB 2087696A 등이 있다.
본 발명의 목적은 1화소가 복수비트로 표현되는 다색 또는 다조계의 경우에도 2치화상의 경우와 대략 동일한 처리속도로 묘화할 수 있는 도형처리시스템 및 도형처리방법을 제공하는 것에 있다.
본 발명의 다른 목적은 화상의 논리좌표치로부터 표시용 메모리를 고속으로 산출할 수 있는 도형처리시스템 및 도형처리방법을 제공하는 것에 있다.
본 발명에 의하면, 복수의 회소에 의해 정의되는 그래픽화상을 출력하는 정보출력수단과, 상기 출력수단에 접속되어, 각각 복수비트를 가지고 상기 그래픽화상을 정의하는 화소데이터를 기억하는 표시용 메모리와, 각각 최소한 1화소데이터를 기억하는 복수의 컬러레지스터와, 상기 그래픽화상의 형상을 정의하는 패턴데이터의 각 비트의 값에 대응하여, 상기 컬러레지스터중 1개를 각각 선택하고, 각 선택된 컬러레지스터내의 화소데이터를 어드레스에 의해 지정된 상기 표시용 메모리의 각 화소데이터위치에 기입하는 수단을 포함하는 도형처리장치를 가지는 것을 특징으로 하는 도형처리시스템을 제공한다.
또한, 본 발명에 의하면, 복수의 화소에 의해 정의된 그래픽화상의 형상을 정의하는 패턴데이터를 기억하는 스텝과, 상기 그래픽화상의 1개의 화소에 해당하는 패턴데이터의 최소한 1비트를 독출하는 스텝과, 각각의 화소데이터가 복수의 레지스터중 각각의 레지스터내의 상기 최소한 1비트에 해당하는 화소에서 상기 그래픽화상의 특성을 정의하고, 상기 화소데이터의 비트수가 상기 최소한 1비트의 비트수보다 많은 복수의 비트로 이루어지는 최소한 1화소데이터를 복수의 레지스터에 각각 유지하는 스텝과, 상기 최소한 1비트에 대응하여, 레지스터중 1개를 선택하여 상기 최소한 1비트에 해당하는 화소데이터를 결정하는 스텝과, 선택된 레지스터내의 화소데이터를 표시용 메모리에 기억시키기 위하여 표시용 메모리에 출력하는 스텝으로 이루어지는 것을 특징으로 하는 도형처리방법을 제공한다.
다음에, 본 발명의 실시예에 대하여 도면에 따라서 상세히 설명한다.
제1도는 본 발명에 관한 도형처리시스템의 전체구성을 나타낸 블록도이며, 또한 본 발명에 관한 도형처리시스템이 적용되는 시스템의 예를 나타낸 블록도이다.
제1도에 있어서, 도형처리장치는 표시용 메모리(13)내의 표시데이터를 기입, 재기입 및 독출제어하는 연산장치(30)와, 이 연산장치(30)를 일정한 순서로 제어하는 제어방치(20)로 구성되어 있다. 또, 도형처리장치에 의해 표시용 메모리(13)로부터 독출된 표시용 데이터가 표시변환장치(40)에 의해 영상신호로 되어서 표시장치(50)에 표시된다. 상기 표시변환장치(40)와 표시장치(50)는 정보출력수단을 구성한다.
제어장치(20)에 의해 제어되는 상기 연산장치(30)는 표시용 메모리(13)의 어드레스와 표시용 메모리(13)중의 1워드의 표시데이터의 화소위치를 지정하는 정보로 이루어지는 화소어드레스를 순차 산출하고, 상기 산출된 화소에드레스에 있어서의 표시용 메모리(13)의 어드레스정보로부터 표시용 메모리(13)중의 1워드의 표시데이터를 독출하고, 이와 같이 독출된 표시데이터에 대하여, 상기 화소어드레스에 있어서의 화소위치지정정보를 기초로 디코드하여 형성한 지정화소위치에 상당하는 복수비트위치를 지정하는 정보를 가지고, 그 표시데이터의 소정의 화소의 비트에만 묘화논리산출을 하고, 이러한 논리연산한 결과를 재차 상기 표시용 메모리(13)에 기입하는 기능을 갖는 것이다.
(60)은 외부계산기이며, 이 외부계산기(60)로부터 전송되는 명령어나 파라미터 등의 제어데이터 CDT에 따라서 도형처리장치가 동작하는 것이다.
제2도는 본 발명에 관한 도형제어장치의 실시예를 나타낸 블록도이다.
제2도에 있어서, 제어장치(20)는 마이크로프로그램메모리(100)와, 마이크로프로그램어드레스레지스터(110)와, 리턴어드레스레지스터(120)와, 마이크로명령레지스터(130)와, 마이크로명령디코더(200)와, 플랙레지스터(210)와, 패턴메모리(RAM )(220)와, 명령제어레지스터(230)로 구성되어 있다.
또한, 연산장치(30)는 연산제어장치(300)와 FIFO(First-In, First-Out) 메모리(400)로 구성되어 있다. 연산제어장치(300)는 논리어드레스연산부(A 유니트) (310)와, 물리어드레스연산부(B 유니트)(320)와, 컬러데이터연산부(C 유니트)(330 )로 구성되어 있다. 그리고, 명령제어어드레스(230)와 FIFO 메모리(400)는 명령메모리를 구성한다.
상기 A 유니트(310)에서는 주로 묘화알고리듬에 따라서 묘화점이 화면중의 어느 곳에 있는가를 연산하고, B 유니트(320)에서는 표시용 메모리의 필요한 어드레스를 연산하고, C 유니트(330)에서는 표시용 메모리에 기입하는 컬러데이터를 연산하는 것이다.
제3도에는 1화소를 1비트로 표시하는 표시장치의 구성예가 도시되어 있고, 제2도의 도형처리장치에서 지정된 표시용 데이터가 표시장치(50)에서 표시된다.
제3도에 있어서, 도형처리장치(제2도)로부터의 어드레스 AD 지령에 따라서 표시용 메모리(13)로부터 독출된 표시용 데이터 DT의 D0, D4, D8, D12가 표시변환장치 (40)내의 4비트의 병렬-직렬변환기(410)에 공급된다. 이 병렬-직렬변환기(410)로부터 영상신호 VD0가 얻어진다. 마찬가지로, 표시용 데이터 DT 중의 D1, D5, D9, D13을 표시변환장치(40)내의 병렬-직렬변환기(420)에 공급하고, 이 병렬-직렬변환기(420 )로부터 영상신호 VD1가 얻어진다. 표시용 데이터 DT 중의 D2, D6, D10, D14을 표시변환장치(40)내의 병렬-직렬변환기(430)에 공급하고, 이 병렬-직렬변환기(430)로부터 영상신호 VD2가 얻어진다. 또, 표시용 데이터 DT 중의 D3, D7, D11, D15을 표시변환장치(40)내의 병렬-직렬변환기(440)에 공급하고, 이 병렬-직렬변환기(440)로부터 영상신호 VD3가 얻어진다. 영상신호 VD0∼VD3는 비디오인터페이스회로(450)에 보내져서, 색변환이나 DA변환 등의 처리를 거쳐 표시장치(50)에서 표시된다.
다음에, 연산제어장치(300)의 각 유니트의 구체적 구성에 대하여 설명한다.
제4도는 A 유니트인 논리어드레스연산부(310)의 상세도이며, FIFO 버퍼(FBUF)(3101)와, 범용 레지스터군(TR0X, TR0Y, TR1X, TR1Y, TR2X, TR2Y, CPX, CPY)(3102)과, 영역관리레지스터(XMIN, YNIN)(3103) 및 (XMAX, YMAX) (3105)와, 영역판정비교기(ACMP)(3104)와, 종료점레지스터(XEND, YEND)(3106)와, 종료판정비교기(ECMP)(3107)와, 소스래치(SFTA, SLAV) (3108) 및 (SLAU) (3109)와, 산술논리연산기(ALU)(3110)와, 데스티네이션래치 (DLA)(3111)와, 버스스위치(3112)와, 독출버스(UBA, VBA)(3113) 및 (3114)와, 기입버스(WBA)(3115)를 구비하고 있다.
또한, 제5도는 B 유니트인 물리어드레스연산부(320)의 상세도이며, 데스티네이션래치(DLB,SFTB)(3201)와,산술연산기(AU)(3202)와,소스래치(SLBV)(3203) 및 (SLBU)(3204)와, 오프세트레지스터(OFS)(3205)와, 화면폭스레지스터(MW)( 3206)와, 코맨드레지스터(CR)(3207)와, 범용 레지스터군(DPH, DPL, RWPH, RWPL, T2H, T2L)(3208)과 독출버스(UBB)(3209)와 기입버스(WBB)(3210)를 구비하고 있다. 또한, 범용 레지스터군(3208)은 화소단위코맨드의 현재 어드레스레지스터(DPH, DPL)와, 워드단워코맨드의 어드레스레지스터(RWPH, RWPL)와, 작업용 레지스터(T2H, T2L)를 구비하고 있다.
또한, 제6도는 C 유니트인 컬러데이터연산부(330)의 상세도이다. C 유니트는 배럴시프트(BRLS)(3301)와, 컬러레지스터(CL0, CL1, EC, EDG)(3302)와, 마스크레지스터(CMSK, GMSK)(3303)와, 컬러비교기(CLCMP)(3304)와, 논리연산기(LU )(3305)와, 기입데이터버퍼(WDBR)(3306)와, 패턴 RAM 버퍼(PBUF)(3307)와, 패턴카운터(PCNT)(3308)와, 패턴제어레지스터(PP, PS, PE)(3309)와, 독출데이터버퍼(RDBR)(3310)와, 메모리어드레스레지스터(MARL, MARH)(3311)와, 메모리출력버스(3312)와, 메모리입력버스(3313)와, 입출력버퍼회로(3400)를 구비하고 있다. 또한, 마스크레지스터(3303)는 레지스터(CMSK)와, 레지스터(GMSK)로 이루어진다.
다음에, 상기와 같이 구성된 실시예의 동작에 대하여 설명한다. 먼저, 각 요소의 기본동작에 대하여 설명한다.
제1도, 제2도 등에 나타낸 표시제어데이터 CDT는 중앙처리장치등 다른 장치로부터 보내오는 명령이나 파라미터로서, 한쪽에서는 메모리(FIFO)(400)에 기입되며, 한쪽에서는 명령제어레지스터(230)에 기입된다.
명령제어레지스터(230)는 각종의 그래픽비트모드를 기억시킨 것이며, 후술하는 바와 같이 이 실시예에 의하면, 5개의 화소모드중에서 하나를 선택할 수 있도록 되어 있다. 이 선택은 이용데이터 CDT로 행할 수 있다.
메모리(400)는 이른바“First-In, First-Out”(FIFO)의 메모리이며, 이 FIFO 메모리(400)에 기억된 명령을 연산제어장치(300)에 의해 독출하여, 이 연산제어장치(300)내의 레지스터인 FIFO 버퍼(FBUF)(3101)에 격납한다. 또, 이 명령정보의 일부 CID는 마이크로프로그램어드레스레지스터(110)에 전송된다.
마이크로프로그램어드레스레지스터(110)는 마이크로프로그램메모리(100)의 어드레스를 관리하고, 이 어드레스는 클록에 동기하여 갱신된다. 이 마이크로프로그램어드레스레지스터(110)로부터 출력되는 어드레스에 따라서 마이크로프로그램메모리 (100)로부터 제7도에 나타낸 바와 같은 마이크로명령이 독출한다. 마이크로프로그램메모리(100)로부터 독출된 명령은 제7도에 나타낸 바와 같이 48비트로 이루어지며, #0∼#7과 같은 제어모드가 선택될 수 있도록 되어 있다. 그리고, 이 명령은 마이크로명령레지스터(130)에 일시 기억되고, 명령제어레지스터(230)의 선택된 모드에 따라서 동작하는 마이크로명령디코더(200)를 통해서, 소정의 제어신호 CCS를 발생하여 연산제어장치(300)의 각 부를 제어한다. 여기서, 제7도의 마이크로명령의 각 필드의 기능을 설명한다.
제7도에 있어서, [RU]는 독출버스(UBA)(3113)에 접속되는 레지스터를 지정하는 명령이다. [RV]는 독출버스(VBA)(3114)에 접속되는 레지스터를 지정하는 명령이다. [RW]는 기입버스(WBA)(3115)상의 데이터가 기입되는 레지스터를 지정하는 명령이다. [FUNCA]는 A 유니트의 산술논리연산기(3110)의 연산을 지정하는 명령이다. [SFT]는 소스래치(3108)에 부가된 시프터(SFTA)의 시프트모드를 지정하는 명령이다. [ADF-L]은 마이크로프로그램어드레스레지스터(110)에 복귀되는 다음 어드레스의 하위 4비트를 지정하는 명령이다. [AC]는 마이크로명령의 다음 어드레스를 제어하는 명령이다. [ADF-H]는 마이크로프로그램어드레스레지스터(110)에 복귀되는 다음 어드레스의 상위 6비트를 지정하는 명령이다. 또, #4∼#7의 각 마이크로명령에서는 어드레스의 상위 6비트는 갱신할 수 없다. [FUNCB]는 B 유니트의 산술연산기 (3202)의 연산모드를 지정하는 명령이다. [ECD]는 연산의 실행조건을 지정하는 명령이다. [BCD]는 분기(分岐)의 조건을 지정하는 명령이다. [FLAG]는 플렉레지스터 (210)에의 플랙의 반영을 지정하는 명령이다. [V]는 표시용 메모리(13)에의 액세스의 가부를 테스트하는가의 여부를 지정하는 명령이다. [FIFO]는 FIFO 메모리(400)에는 독출과 기입을 제어하는 명령이다. [LITERAL]은 8비트의 리터럴데이터를 지정하는 명령이다. [LC]는 리터럴데이터의 생성모드를 지정하는 명령이다. [FF]는 각 부의 특수플립플롭의 세트, 리세트를 제어하는 명령이다. [S]는 부호플랙의 선택을 지정하는 명령이다.
[MC]는 표시용 메모리(13)의 독출·기입을 제어하는 명령이다. [DR]은 페턴 RAM의 주사를 제어하는 명령이다. [BC]는 B 유니트의 산술연산기(3202)에의 입력경로를 제어하는 명령이다. [RB]는 B 유니트의 독출, 기입레지스터를 선택하는 명령이다.
마이크로명령은 전술한 명령을 가지고 있으며, 이에 의해 제어장치(20)가 연산장치(30)를 제어한다.
또한, 리턴어드레스레지스터(120)는 서브루틴의 복귀번지를 기억한다. 플랙레지스터(210)는 여러가지의 조건플랙을 기억한다. 패턴메모리(220)는 도형처리에 사용하는 기본패턴을 기억한다.
다음에, 본 실시예에서 사용하는 각 데이터의 비트레이아웃에 대하여 설명한다.
먼저, 그래픽모드에 대하여 설명한다.
본 실시예에서는 명령제어레지스터(230)에 기억된 그래픽비트모드(GBM)의 지정에 따라서 5종류의 다른 동작모드를 선택할 수 있다.
제8도(a)∼(e)에는 각 모드에 있어서의 표시용 메모리의 1워드의 비트구성을 나타낸다.
(a) 1비트/화소 모드(GBM=000)
이것은 흑백화성과 같이 1화소를 1비트로 표시할 경우에 사용하는 모드이다. 표시용 메모리(13)의 1워드에는 연속하는 16화소의 데이터가 격납된다.
(b) 2비트/화소 모드(GBM=001)
이것은 1화소를 2비트로 표시하는 것이다. 4색 또는 4계조까지의 표시에 사용할 수 있다. 따라서, 표시용 메모리(13)의 1워드에는 연속되는 8화소의 데이터가 격납된다.
(c) 4비트/화소 모드(GBM=010)
이것은 1화소를 4비트로 표시하는 것이다. 표시용 메모리(13)의 1워드의 데이터에는 연속되는 4화소의 데이터가 격납된다.
(d) 8비트/화소 모드(GBM=011)
이것은 1화소를 8비트로 표시하는 것이다. 표시용 메모리(13)의 1워드에는 2화소분의 데이터가 격납된다.
(e) 16비트/화소 모드(GBM=100)
이것은 1화소를 16비트로 표시하는 것이다. 표시용 메모리(13)의 1워드에는 1화소데이터에 대응하는 것으로 된다.
제8도(f)는 명령제어레지스터(230)의 예를 나타낸다.
다음에, 화소어드레스에 대하여 설명한다.
제9도는 제8도의 각 모드에 대응하는 화소어드레스를 설명하는 것이다. 물리어드레스연산부의 범용 레지스터군(3208)에서는 메모리어드레스의 하위에 4비트를 부가한 비트어드레스(물리어드레스) WAD를 관리하고 있다. 하위 4비트의정보 WAD는 1워드내의 화소위치를 지정하기 위하여 사용되며, 각 비트/화소 모드에 따라서 동작한다. 도면에 있어서,“*”표는 연산에 관계 없는 비트를 나타내고 있다.
제10도는 상기 (c)항의 [4비트/화소 모드]를 예로 하여 표시용 메모리(13)의 공간적인 배치를 나타낸 것이다. 메모리어드레스는 제10도(a)의 메모리맵에 나타낸 바와 같이 리니어어드레스로서 할당되어 있으며, 이것이 제10도(b)에 나타낸 바와 같은 2차원 화상으로서 표시된다. 화면의 횡축은 제5도의 화면폭레지스터(MW)(3206)에 기억되어 있고, 이 MW는 회면의 횡축이 몇비트로 구성되어 있는가를 나타내고 있다. 따라서, 1비트/화소 모드의 경우에서는 수평방향으로화소가 표시되는 것으로 된다. 또, 1비트로 1화소를 표시하고 있으므로, 1워드의 데이터의 경우는 제10도(c)에서 나타낸 바와 같이 수평방향으로 연속되는 4화소분의 데이터로서 표시된다. 제5도의 오프세트발생회로(2001)에서는 오프세트치로서“4”를 발생하여 오프세트레지스터( 3205)에 기억되어 있다. 따라서, 물리어드레스를 수평방향으로 1화소분 이동하는데 오프세트치를 가감산하면 된다는 것을 알 수 있다. 또, 수직방향으로 1화소분 이동하는데는 화면폭레지스터(MW)(3206)의 값을 가감산하면 된다. 이상은 본 실시예에서 사용되는 데이터의 비트의 레이아웃이다.
다음에, 이들 데이터에 사용하여 화상데이타를 표시용 메모리(13)에 격납하는 동작에 대하여 설명한다.
외부의 중앙처리장치로부터 보내오는 명령이나 파라미터 등의 제어데이터 CDT는 한쪽에서 FIFO 메모리(400)에 기입되는 동시에, 다른 쪽에서는 명령제어레지스터 (230)에 기입된다.
여기서, 명령제어레지스터(230)에 의해 그래픽비트모드(GBW)가 4비트/1화소로 지정되면, 그 후의 표시용 메모리(13)내의 1워드의 데이터는 제8도(c)에 나타낸 바와 같이 4비트마다 분할된 것으로서 취급된다.
외부의 중앙처리장치로부터의 명령이나 파라미터 등의 신호 CDT는 FIFO 메모리(400)에 차례로 격납된다. 이 FIFO 메모리(400)에 기억된 데이터는 A 유니트(310)의 FIFO 버퍼(3101)에 취입된다. 이 FIFO 버퍼(3101)에 취입된 데이터는 독출버스(3113)와의 사이에서 상호 송수신하여 각각 필요한 레지스터에 기억된다. 이것은 버스로부터 소스래치(SLAU)(3109)를 통해 산술논리연산기(ALU)(3110)에 입력되어 소정의 연산을 하여 그 결과가 일시 데스티네이션래치(DLA)(3111)에 격납된다. 그리고, 이 결과는 기입버스(WBA)(3115)를 통해 범용레지스터군(3102)게 기억된다. 이 범용 레지스터군(3102)에는 파라미터의 좌표공간에서의 현재의 좌표점이 기억되어 있다.
범용 레지스터군(3102)에 있는 현재의 X-Y 좌표가 독출버스(3113),(3114)의 어느 하나를 통해 독출되고, 그것이 산출논리연산기(ALU)(3110)에 입력된다. 이 산술논리연산기(ALU)(3110)에서 연산된 결과는 데스티네이션래치(DLA)(3111), 기입버스(3115)를 통해 범용 레지스터군(3102)에 재차 기억된다. 이들 일련의 동작은 제7도에 나타낸 마이크로프로그램의 명령에 따라서 실행되게 된다.
또한, 기입버스(3115)상의 데이터는 영역관리레지스터(3103) 및 (3105)에 입력되어, 영역판정비교기(3104)에서 비교된다. 이들 데이터로부터 영역판정비교기 (3104)에서는 X축의 최소치 또는 X축의 최대치인가, Y축의 최소치 또는 Y축의 최대치인가가 판정되고, 그 판정결과는 플랙레지스터(210)에 보내진다.
또한, 기입버스(3115)의 데이터는 종료점레지스터(3106)에 기억되고, 이것을 통해 종료판정비교기(3107)에 입력된다. 종료판정비교기(3107)에서는 미리 이 종료판정비교기(3107)에 기억된 X축 및 Y축의 종료점과 상기 데이터를 비교하고, 그 종료점과 상기 데이터가 일치하고 있는가의 여부를 검출한다. 그 비교검출결과는 플랙레지스터(210)에 반영된다.
전술한 바와 같은, 영역판정비교기(3104) 및 종료판정비교기(3107), 산출논산연산기(3110)의 결과는 플랙레지스터(210)에 모이고, 마이크로명령디코더(200)에 입력되어서, 마이크로프로그램의 흐름을 변환하는데 사용되게 한다.
전술한 바와 같은 A 유니트(310)는 동작하여, 파라미터에서 부여된 X-Y 좌표치를 해독해서, 각각 예를들면 선을 긋는다든가, 원을 그린다든가의 명령해석을 하는 것이다.
다음에, B 유니트(320)의 동작에 대하여 제5도에 따라서 설명한다.
표시제어데이터는 독출버스(UBB)(3209), 산술연산기(AU)(3202), 데스티네이션래치(DLB)(3201), 기입버스(WBB)(3210)를 통해 범용 레지스터군(3208)에 입력 초기설정된다. 범용 레지스터군(3208)의 데이터가 독출버스(3209) 및 소스래치 (3204)을 통해 산술연산기(AU)(3202)에 입력된다. 이 산술연산기(3202)에서 연산된 결과는 데스티네이션래치(3201)에서 일시기억되어서, 각 버스(3113),(3114), (3209) 및 (3210)에 출력된다. 여기에서는 기입버스(3210)를 경유하여 범용 레지스터군(3208)에 기입된다. 이 범용 레지스터군(3208)은 각각 16비트 1워드의 것이 2개로 1워드구성으로 되어 있고, 합계 32비트 1워드로 물리어드레스를 기억한다. 이 범용 레지스터군(3208)은 상기 32비트의 레지스터가 3종 있고, 3종의 데이터를 기억할 수 있다. 즉, 이 범용 레지스터군(3208)의 레지스터 DP(DPL, DPH)가 현재의 묘화점 X-Y에 대응하는 실제의 묘화점의 물리어드레스를 기억한다. 따라서, A 유니트(310)의 범용 레지스터군(3102)의 XY좌표가 이동하면, 이에 대응하여 레지스터 DP의 물리어드레스가 이동한다.
울리어드레스를 변경하는 것은 X축방향에 대하여는 원래의 물리어드레스에 가변설정가능한 소정의 값(오프세트치×이동하고자 하는 점까지의 값)을 가감산하면 되고, 또, Y축방향은 소정의 값을 가감산하면 된다. 즉, 이 오프세트발생회로(2001)에 의해 지정된 화상모드에 따라서 오프세트레지스터(3205)에는 화소어드레스를 수평방향으로 1화소분 이동할 때의 상수가 설정된다. 이 상수와 데이터를 산술연산기(3202)로 연산함으로써, 수평방향으로 이동물리어드레스가 산출된다. 예를 들면, 회소모드가 [1비트/화소 모드]일 때는 상수는 1이면 되고, 1화소 이동시키면 1비트 어긋날 뿐이다. 이것이 [4비트/회소 모드]일 때는 상수는 4로 되고, 1화소 이동시키면 4비트분 어긋나게 된다.
또한, 여기서 수직으로 1화소분 이동시키기 위하여는 화면폭레지스터(3206)에 설정된 상수를 사용하여 연산하면, 1화소분의 이동이 가능해진다.
전술한 바와 같이 B유니트(320)는 동작하여 상기 A유니트(310)에서 결정되는 X-Y좌표에 대응하여 실제의 물리어드레스를 얻는 것이다.
다음에, C유니트(330)의 동작에 대하여 제6도에 따라서 설명한다.
C 유니트(330)는 제10도에 나타낸 표시용 메모리(13)에 대하여 메모리출력버스(3312)와 메모리입력버스(3313)로 접속되어 있다. 메모리출력버스(3312)에는 C 유니트(330)로부터 먼저 어드레스정보 AD가 출력되고, 이어서 데이터 DT가 출력된다.
먼저, 어드레스정보 AD는 B유니트(320)를 경유하고, 또한 독출버스(UBB) (3209)를 통해 메모리어드레스레지스터(3311)에 기입되어, 메모리어드레스레지스터 (3311)의 MARL 및 MARH에 기억된다. 이 메모리어드레스레지스터(3311)에 기억된 메모리어드레스가 메모리출력버스(3312)를 통해 표시용 메모리(13)에 보내지면, 표시용 메모리(13)로부터 메모리입력버스(3313)을 통해 이 표시용 메모리(13)의 지정된 1워드의 표시용 메모리 DT가 독출된다. 독출된 표시용 데이터 DT는 독출데이터버퍼 (3310)에 기억된다. 여기서, 표시용 데이터 DT가 도형을 그릴 경우는 논리연산기 (3305)에 입력된다.
다음에, 마스크레지스터(3303)로부터의 마이크정보(1워드중의 어느 비트를 마스크로 하는가를 지정하는 정보)를 논리연산기(3305)에 입력한다. 또한, 마스크정보는 기입버스(WBB)(3210)로부터 직접 기입되는 레지스터(CMSK), 또는 1워드중의 어드레스디코더(2002)에 의해 생성되는 데이터를 기억하는 레지스터(GMSK)로부터 논리연산기(3305)에 송출된다.
또한, 색정보를 컬러레지스터(3302)로 선택하여 논리연산기(LU)(3305)에 부여한다. 그리고, 논리연산기(3305)에서는 상기 데이터 DT, 마스크정보 및 색정보에 따라서 논리연산해서, 그 연산결과를 기입데이터버퍼(WDBR)(3306)에 출력한다. 또한, 색정보 및 패턴정보는 패턴카운터(PCNT)(3308) 및 패턴제어레지스터(PP, PS, PE)(3309)에서 형성된 어드레스신호에 의해 지정됨으로써, 패턴메모리(RAM)(220)로부터 패턴 RAM 버퍼(PBUF)(3307)에 기억된다.
이와 같이 C유니트(330)는 동작하여 색정보에 대하여 변환처리하게 된다.
다음에, 묘화연산의 수법에 대하여 설명한다. 제11도는 4비트/화소 모드의 경우의 1화소의 묘화연산의 흐름을 모식적으로 나타낸 것이다.
패턴제어레지스터(PP, PS, PE)(3309) 및 패턴카운터(PCNT)(3308)에서 지정된 어드레스에 의해 패턴메모리(220)로부터 독출된 데이터는 패턴 RAM 버퍼 (3307)를 통해 컬러레지스터(3302)의 CL0, CL1에 기억된다. 또, 표시용 메모리(13)로부터 독출한 데이터(Ca, Cb, Cc, Cd)는 독출데이터버퍼(3310)에 기억된다. 이 예에서는 컬러데이터 및 독출한 데이터 등은 각각 4비트의 색정보 또는 계조정보이다. 패턴 메모리(220)로부터는 1비트의 패턴정보가 독출되어 있고, 그 데이터의“0”,“1” (X=1 또는 X=0)에 따라서 컬러레지스터 0(CL0) 또는 컬레레지스터 1(CL1)이 선택되는 논리연산기(3305)에 공급된다. 메모리어드레스레지스터(3311)에 기억된 물리어드레스정보의 하위 4비트는 도면에서는“10**”으로 되어 있고, 이 정보는 1워드내 어드레스디코더(2002)를 통해 마스크레지스터(3303)에서 마스크정보 CMSK를 발생한다. 한편, 메모리어드레스레지스터(3311)의 하위 4비트를 제외한 상외필드는 표시용 메모리어드레스로서 출력되어 표시용 메모리(13)의 1워드가 독출된다. 논리연산기 (3305)에서는 마스크레지스터(3303)의 GMSK의“1”의 비트로 지정된 부분에만 논리연산을 행하여 기입데이터 Cy를 얻어 기입데이터버퍼(3306)에 기억시킨다. 여기서, 연산기(3305)의 논리연산의 종류로서는 컬러레지스터의 값에의 재기입, 논리연산 (AND, OR, NOR), 조건부 묘화(독출컬러가 소정의 조건을 만족하는 경우만 묘화) 등이 있다. 비트/화소 모드가 다른 모드의 경우에는 발생되는 GMSK 정보가 다를 뿐이고 동일한 연산을 행한다. 이와 같이 하여, 다시 어드레스정보 AD 및 데이터 DT의 순으로 메모리어드레스레지스터(3311) 및 기입데이터버퍼(3306)로부터의 메모리출력버스( 3312)에 송출되어 표시용 메모리(13)의 소정의 어드레스에 기입된다.
전술한 바와 같이 본 실시예에 의하면, 1회의 독출, 갱신·기입처리에 의해 한번에 1화소분의 데이터를 갱신할 수 있으므로, 처리효율이 좋은 묘화가 가능해진다. 또, 16비트/화소 모두 이외의 경우에도, 복수화소의 데이터를 16비트 길이로 배열하여 처리하므로. 메모리의 사용효율이 좋으며, 다른 기기와 표시용 메모리 사이의 데이터전송효율도 좋다. 또한, 본 실시예에서는 화소당의 비트길이가 다른 5종류에 대한 동작모드를 설정하고 있으므로 범용성이 높은 구성으로 되어 있다.
다음에, 본 발명에 의하여 논리어드레스에 대응하는 물리어드레스를 고속으로 계산할 수 있는 도형처리에 대하여 설명한다. 즉, 상기 제2도에 있어서의 A유니트 (310)와 B유니트(320)을 사용하여 어드레스변화니 고속으로 행해지는 경우에 대하여 설명한다.
제12도는 제4도, 제5도에 나타낸 구성에 따라서 어드레스변환에 관련된 것과, 특히 부가된 것을 나타내고 있다. 제4도, 제5도와 동일한 것은 동일한 부호를 사용하고 있다.
연산데이터선택기(3500)는 CCS에 의해 제어되고, 화면폭레지스터(MW)( 3206)로부터의 데이터, 오프세트레지스터(OFS)(3205)로부터의 데이터의 어느 하나를 선택하여, 산술연산기(AU)(3202)에 공급한다. 산술연산기(3202)가 논리어드레스에 대응한 물리어드레스를 연산한다.
다음에, 물리어드레스공간과, 이것에 대응하는 논리어드레스공간, 또한 이들에 대응하는 표시화면에 대하여 설명한다. 제13도는 1화소를 4비트로 표시한 모드에서의 물리어드레스공간과, 이것에 대응한 논리어드레스공간 또는 이들에 대응한 표시화면을 나타낸 것이다. 수평방향의 화소수의 크기 MW로서의 물리어드레스, 논리어드레스공간상의 표시용 메모리 및 표시화면과의 관계는 도시한 바와 같다. 물리어드레스공간상에서는 1워드 16비트내에(1화소가 4비트로 표시된 화소데이터가) 4화소분 포함되어 있으나, 이 경우 1화소는 논리어드레스공간상의 메모리에서는 색마다의 메모리플레인에 각 1비트씩 할당되고, 그것이 합성되어 16색(또는 16계조)으로 표시되는 1화소를 화면상에 출력하도록 되어 있다. 1워드내의 4화소의 든 논리어드레스공간상의 메모리 및 표시화면상에서는 수평방향으로 연속된 화소데이터로 된다.
제14도는 제13도에 나태낸 물리어드레스와 논리어드레스, 메모리폭 MW, 포인터어드레스 PA의 관계를 나타낸 것이다. 먼저, 제14도(a)는 물리어드레스공간상의 메모리어드레스 MA와 비트에드레스 BA를 나타내고, 다시 그것과 표시화면의 관계를 나타내고 있다. 메모리어드레스 MA1에서 지정되는 1워든내의 1화소와 수직방향으로 인접하는 화소를 포함하는 1워드의 메모리어드레스가 MA2일 때, 메모리폭 MW은 제14도(c)에 나타낸 것과 같다. 제14도(a)에 표시된 화면상의 임의의 점(x,y)은 그 대응하는 물리어드레스가 메모리어드레스 MA이며, 또한 그 비트어드레스가 BA로 표시될 때, 그 포인터어드레스는 제14도(b)와 같이 표현된다.
그런데, 제12도에 나타낸 실시예에서의 것은 1화소의 데이터가 복수비트로 표현될 경우(다색이나 다계조)에도 효율 좋게 처리할 수 있는 기능을 가지고 있고, 명령제어레지스터(230)에 대한 설정모드에 따라서 5종류의 다른 동작모드를 선택할 수 있다. 이것은 상기 제8도에 의한다.
제15도는 제14도에 나타낸 비트모드와 그에 대응한 1워드내의 화소위치를 나타내는 비트어드레스의 대응을 나타낸 것이다. 이것에 의하면 비트어드레스는, 그 화소데이터의 데이터개시비트번호에 일치되게 되어 있다. 예를 들면, 4비트/화소 모드의 경우, 그 화소데이터의 비트 4∼7을 컬러데이터연산부(330)에서 연산할 때 범용 레지스터군(3208)의 포인터어드레스의 하위 4비트의 비트어드레스로서는 〔4〕가 격납되는 것이다.
제16도(a)∼(d)는 4비트/화소 모드의 경우에서의 마스크레지스터(3303)에 기성되는 마스크데이터와 비트와의 관계를 나타낸 것이다. 전술한 바와 같이, 화소데이터의 비트 4∼7을 연산할 때, 비트어드레스로서 4가 발생하지만, 이 경우 마스크데이터는 화소데이터 연산이 행해지는 비트에만 대응하여“1”이 세트되고, 화소데이터의 연산을 필요로 하지 않는 비트에 대응해서는“0”이 세트된다. 즉, 예를 들면 비트어드레스가“4”인 경우는 비트 4∼7만이“1”로 된 마스크데이터가 어드레스디코더(2002)에서 생성되어 마스크레지스터(3303)에 기억되는 것이다.
제17도(a)는 제12도에 나타낸 실시예에 있어서의 논리어드레스연산부 및 물리어드레스연산부에서 실행되는 기본연산처리를, 또 제17도(b)는 각 비트모드에 있어서 비트어드레스오프세트발생기에서 발생되는 비트어드레스오프세트치 n의 값을 나타낸 것이다. 비트어드레스오프세트치부터 설명하면, 이것은 비트어드레스 갱신을 위한 것이며, 4비트/화소 모드에 있어서는“4”의 데이터가, 1비트/화소 모드에서는“1”의 데이터가 오프세트발생회로(2001)에서 생성된 다음의 오프세트 레지스터(3205)에 기억되게 하는 것이다.
제17도(a)에 나타낸 처리에 대하여 설명한다. 이것은 현재 어떤 화소를 나타내는 점 P에서의 논리어드레스(X,Y), 물리어드레스가 PA로 표시되어 있는 것으로서 수평방향, 또는 수직방향으로 점 P을 논리어드레스에서 ±1만큼 이동시킬 경우의 처리를 나타낸 것이다. 먼저, X축(수평방향) 정방향으로 화소데이터를 묘화하도록 점 P을 ±1할 경우, 논리어드레스연산부(310)에서는 범용 레지스터군(3102)의 커렌트포인터의 CPX로부터는 데이터(X)가 독출되고나서 소스래치(3109)를 통해 산술논리연산기 (3110)에서 +1이 가산되는 것으로 되어 있다. 산출결과(X+1)는 새로운 논리어드레스 X로서 데스티네이션래치(3111)를 통해 범용 래지스터군(3102)의 커렌트포인트의 CPX에 다시 격납되는 것이다. 이 때 동시에, 물리어드레스연산부(320)에서는 범용 레지스터군(3208)의 포인터어드레스레지스터로부터는 포인터어드레스가 독출된 후 소스래치(3204)를 통해 산술연산기(3202)에 연산데이터로서 주어진다. 한편, 연산데이터선택기(3500)로부터는 오프세트레지스터(3205)로부터의 데이터가 선택출력되어 소스래치(3203)를 통해 산술연산기(3202)에 연산데이터로서 주어진다. 그래서, 산술연산기(3202)에서는 포인터어드레스 PA와 비트어드레스 오프세트치 n와의 사이에서 가신이 행해지는 것이다. 이 가산결과(PA+n)는 새로운 포인터어드레스로서 데스티네이션래치(3201)를 통해 재차 범용 레지스터군(3208)의 포인터어드레스레지스터의 DPL, DPH에 격납되는 것이다. 이 격납 후 마스크데이터를 발생하는 어드레스디코더 (2002)는 범용 레지스터군(3028)의 포인터어드레스레지스터에 격납된 하위 4비트의 데이터 즉 비트어드레스와 비트모드에 따라서 마스크데이터를 발생하지만, 마스크데이터는 마스크레지스터(3303)를 통해 논리연산기(3305)로 보내져서, 화소데이터의 연산에 제공된다.
또한, Y방향(수직방향)의 정방향으로 +1만큼 점 P을 이동시킬 경우, 논리어드레스연산부(310)에서는 마찬가지로 커렌트포인터 Y(3102의 CPY)의 데이터를 +1하기 위한 연산이 행해진다. 한편, 물리어드레스연산부(320)에서는 동시에 범용 레지스터군(3208)의 포인터어드레스레지스터의 DPL, DPH의 데이터에 대한 연산이 행해진다. X방향의 연산에서는 오프세트치와의 사이에서 가감산이 행해지지만, 이 Y방향의 연산에서는 화면폭레지스터(3206)로부터의 데이터와의 사이에서 가감산(이 경우는 감산)이 행해지는 것이다. 연산제어신호 발생기는 논리어드레스연산부(310)에서 X방량의 가산, 연산이 행해질 때 물리어드레스연산부(320)에 있어서의 산술연산기(3202)에 가산, 감산신호를 발생하는 한편, 논리어드레스연산부(310)에서 Y방향의 가산, 감산을 행할 경우에는 산술연산기(3202)에 대하여 감산, 가산 신호를 발생하지만, 이것은 표시화면에 대응하는 표시메모리의 어드레스할당에 의해 정해지는 것이다. 이상과 같은 연산처리가 행해짐으로써, 점 P의 이동 후의 무리어드레스가 도출된다. 제18도는 본 발명에 의한 직선묘화의 예를 나타내고 있다.
직선묘화처리의 개시점 Ps(xs, ys)으로부터 종료점 Pe(xe, ye)으로 직선묘화를 행할 경우, 먼저 제1의 전처리(前處理)로서 원점의 물리어드레스가 중앙처리장치 또는 다른 제어장치로부터 범용 레지스터군(3208)의 포인터어드레스레지스터의 DPL, DPH에 세트되는 동시에, 커렌트포인터 X(3102의 CPX) 및 커렌트포인터 Y(3102의 CPY)는 제어부인 마이크로명령디코더(200)로부터의 제어에 의해“0”으로 클리어 된다. 이와 같이 원점을 세트함으로써, 논리어드레스와 물리어드레스와의 대응이 취해지는 것이다. 다음에, 제2의 전처리로서는 직선의 개시점 Ps의 논리어드레스(xs, ys)가 각각 커렌트포인트 X(CPX), Y(CPY)에 격납되지만, 이에 따라서 물리어드레스연산부 (320)에서는 논리어드레스(xs, ys) 대응의 물리어드레스가 구해지게 되어 있다. 제3의 전처리로서 종료점 Pe의 논리어드레스(xe, ye)가 범용 레지스터군(3102)에 격납되며, 이것으로 모든 전처리는 종료되는 것이다. 그러면, 제어부인 마이크로명령디코더(200)는 중앙처리장치 또는 다른 제어장치로부터 점 Ps으로부터 점 Pe으로 직선을 그리는 취지의 명령을 받아 본 처리를 개시하지만, 이 처리실행을 위해 미리 기억되어 있는 제어순서에 따라서 각 연산부(310),(320),(330)로 제어명령을 출력하도록 되어 있다. 논리어드레스연산부(310)에서는 직선의 기울기 등, 묘화처리에 필요한 중간정보가 개시점 Ps의 논리어드레스(xs, ys)와 종료점 Pe의 논리어드레스(xe, ye)로부터 구해져서 범용레지스터군(3102)에 격납된 후, 이들 데이터에 따라서 다음의 묘화점 P1의 논리어드레스(x1, y1)와 이 논리어드레스(x1, y1) 대응의 물리어드레스의 산출이 행해지도록 되어 있다.
X방향의 어드레스연산과 Y방향의 어드레스연산의 합계 2회의 어드레스연산이 논리어드레스연산부(310) 및 물리어드레스연산부(320)에서 실행된다. 이에 병행하여 개시점 Ps대응의 화소데이터를 표시용 메모리로부터 독립하고, 종료점 Pe의 화소데이터의 연산이 행해진다. 그리고, 이 화소데이터의 연산종료 후, 표시용 메모리에는 연산 후의 화소데이터가 다시 기입된다. 즉, 어떤 점에 대하여 2회의 메모리액세스가 실행되고 있는 동안에, 이에 병행하여 논리어드레스연산부(310) 및 물리어드레스연산부 (320)에서는 다음의 묘화점에 대한 논리어드레스와 이에 대응하는 물리어드레스의 산출이 실행된다. 이와 같은 처리를 직선의 종료점 Pe까지 반복함으로써, 직선묘화를 위한 화소데이터가 순차 표시용 메모리에 기억된다.
또한, 표시용 메모리에서 독출된 화소데이터는 툭수한 경우 일정 데이터로 치환된 형태로 다시 표시용 메모리에 기억되지만, 일반적으로 묘화되는 직선상에 존재하는 화소는 동일휘도나 동일색으로 한정되지 않는다 ; 따라서, 이와 같은 경우에는 독출된 화소데이터는 다른 데이터와의 사이에서 어떠한 연산이 행해지는 등, 연산결과가 새로운 표시용의 화소데이터로서 표시용 메모리에 기억된다.
또한, 상기 실시예에서는 논리공간이 2차원의 경우에 대하여 나타냈으나, 2차원 이상의 것에도 적용가능하다. 이에 의하면 화소데이터가 복수비트로 표시될 경우라도 논리어드레스의 산출과 동시에 그 논리어드레스 대응의 물리어드레스를 고속을 구할 수 있다.
다음에, 메모리의1워드에 복수화소의 데이터를 격납하는 방식에 있어서, 화소정보를 다른 화소위치에 고속전송을 행할 경우에 대하여 설명한다. 특징있는 하드구성으로 실현하고 있으므로 고속처리가 가능해진다. 제19도는 설명의 편의상 상기 제4도∼제6도에 나타낸 하드구성중 전송처리에 관계가 관계가 없는 부분은 생략하고 있다. 마이크로명령디코더(200)의 내부에는 1워드내 어드레스디코더(2002), 시프트량디코더 (2003)를 내장한다. 명령제어레지스터(230)는 전송모드, 비트모드 등을 기억하고 있다.
표시용 메모리(13)는 1워드가 16비트의 구성으로 순차 어드레스가 부가되어 있다. 범용 레지스터군(3208)중의 (T2H, T2L)에는 소스 어드레스를, (DPH, DPL)에는 데스티네이션어드레스를 각각 기억한다. 즉, 16비트의 구성의 레지스터 2워드를 접속한 것으로서 전송원 및 전송선(轉送先)의 어드레스를 관리한다. 각 어드레스정보의 하위 4비트의 메모리는 1워드내의 비트위치를, 그리고 상위의 비트는 표시용 메모리의 어드레스를 지정한다.
시프트량디코더(2003)는 시프트정보를 디코드하여 배럴시프터(3301)에서의 시프트량을 제어하는 것으로서, 전송처리의 경우에는 데스티네이션어드레스와 소스어드레스의 하위 4비트의 차가 산술논리연산기(ALU)(3110)에서 산출되고, 그 결과가 데스티네이션래치(DLA)(3111)를 통해 시프트량디코더(2003)에 공급된다.
1워드내의 어드레스디코더는 명령제어레지스터(230)에 기억된 비트모드 및 전송모드에 대응하여, 메모리 어드레스레지스터(3311)에 일시기억된 어드레스정보의 하위 4비트와 데스티네이션래치(3111)에 일시기억된 소스어드레스와 데스티네이션어드레스의 하위 4비트의 차의 정보를 기초로 해서, 소정의 마스크정보를 생성하여 마스크레지스터(3303)에 송출한다.
제20(a),(b)는 제19도의 실시예의 동작설명도이다. 명령제어레지스터(230)에 기억된 전송모드로 지정되는 2가지의 전송모드의 경우를 나타내고 있다. 제20도(a)는 한번에 1화소의 데이터만을 전송하는 1화소 전송모드의 경우를 나타내고 있다. 최초에 소스어드레스 T2H, T2L가 선택되고, 표시용 메모리(13)로부터 소소화소가 포함되는 1워드의 데어터가 독출되고, 독출데이터버퍼(3310)를 통해 배럴시프트(3301)에 보내진다. 한편, 산술논리연산기(3110)에서는 소스어드레스와 데스티네이션어드레스의 하위 4비트가 감산되어 있고, 시프트량디코더(2003)를 통해 배럴시프트(3301)에서 복수비트의 시프트조작이 행해진다. 다음에, 범용 레지스터군(3208)의 데스티네이션어드레스레지스터의 DPL, DPH가 선택되어, 데스티네이션화 스위치를 포함하는 데이터의 1워드가 독출하고, 독출데이터버퍼(3310)을 통해 논리연산기(3305)에 보내진다. 한편, 데스티네이션어드레스의 하위 4비트는 1워드내의 어드레스디코더(2002)에서 디코드되고, 데스티네이션화소위치를 지정하는 마스크정보가 출력된다. 논리연산기 (3305)에서는 데스티네이션의 1워드데이터중 마스크정보로 지정되는 비트위치에 대하여만 배럴시프트(3301)의 출력에의 치환연산이 실시된다. 이 연산결과는 기입 데이터버퍼(3306)를 통해 표시용 메모리의 데스티네이션어드레스에 격납된다. 이 1화소의 전송처리를 소스어드레스 및 데스티네이션어드레스를 순차 갱신하면서 반복함으로써, 메모리의 워드의 경계에 불구하고 대량의 데이터를 고속으로 전송할 수 있다.
제20도(b)는 복수화소전송모드의 동작을 설명하는 것으로서, 이 경우에는 어드레스디코더(2002)에서는 명령제어레지스터(230)중의 전송모드비트의 지정에 따라서 복수의 비트위치에 “1”을 세트한다. 따라서, 수평으로 연속되는 복수비트를 전송할 경우에, 더욱 고속화할 수 있다.
이와 같이, 본 실시예에 의하면 표시용 메모리의 1워드에 복수화소의 데이터가 갹납될 경우에도 소스독출, 데스티네이션독출, 데스티네이션기입의 3회의 메모리액세스로 1 또는 복수의 임의의 화소위치에 대하여 화소데이터의 전송을 행할 수 있으며, 고속전송이 가능하다. 그리고, 명령제어레지스터(230)의 GBM에 의해, 예를 들면 5종류의 다른 동작모드(제8도 참조)를 선택할 수 있다.
제21도는 4비트/1화소 모드의 경우의 1화소데이터의 전송을 도시하였다. 소스화소에 포함되는 1워드데이터를 독출하고, 그 중 소스화소데이터만을 데스티네이션화소위치에 매입되는 처리가 필요하다. 제22도는 그 전송처리의 흐름을 나타내고 있다. 먼저, 소스화소가 포함되는 표시용 메모리(13)의 1워드가 독출되고, 독출데이터버퍼 (3310)에 일시기억된다. 한편, 소스화소를 지정하는 어드레스정보의 하위 4비트와 데스티네이션화소를 지정하는 어드레스정보의 하위 4비트가 감산된다. 이 값은 소스화소와 데스티네이션화소의 비트위치의 차를 나타내고 있다. 소스독출데이터 배럴시프트 (3301)로 시프트되고, 소스화소(Cs)는 데스티네이션화소의 위치에 맞추어진다. 이어서, 게스티네이션화소(Cd)가 포함되는 1워드가 독출되어 논리연산기(3305)에서 서스화소(Cs)와의 연산이 행해진다. 이 때, 마스크정보로서는 데스티네이션화소위치에만 “1”이 발생되어 있으므로, 데스티네이션의 1화소만이 갱신되어 기입데이터가 얻어진다. 논리연산의 종류는 치환, 논리연산 등이 가능하다. 4비트/화소 모드 이외의 경우에도 마스크정보의 형식이 다를 뿐이고, 전혀동일한 연산이 정해진다.
전술한 바와 같이 본 실시예에 의하면, 1화소의 데이터가 복수의 비트로 표시돨 경우에도, 소스독출, 데스티네이션독출, 데스티네이션기입의 3회의 메모리엑세스로 임의의 화소위치에 대하여 화소데이터를 전송할 수 있다는 효과가 있다.
제23도는 화소데이터의 전송의 예로서 4각형 영역을 지정한 경우의 전송명령의 포인터이동방향(SD)을 나타내고 있으며, (a)∼(h)의 8가지를 나타내고 있다. 소스영역, 데스티네이션영역을 각각 독립으로 지정할 수 있다.
다음에, 전송에 있어서의 화소위치의 산출이 용이한 연산제어에 대하여 설명한다.
제24도는 제2도에 나타낸 구성에 의거하여 화소위치의 연산제어에 관련된 부분을 특히 나타내고 있다. 플랙레지스터(210)에는 부호디코더(2101) 및 부호레지스터(2102)를 내장하고 있다. 플랙레지스터(210)는 이외에도 연산결과의 상태에 따라서 반영되는 영역판정플랙이나 제로플랙, 네가플랙 등을 가지고 있으나, 여기서는 설명에 이용하지 않으므로 도시하지 않는다.
코맨드레지스터(3207)에는 외부로부터 FIFO 메모리(400)를 통해 전송되는 코맨드중의 코맨드코드가 일시 기억된다. 상기 코맨드코드의 일부의 정보는 마이크로프로그램어드레스레지스터(110)에 전송되어 마이크로프로그램이 순차 독출되어 소정의 처리알고리듬에 따라서 연산제어가 행해진다.
연산제어장치(300)에서는 도형의 묘화어드레스를 산출하는 좌표연산이나, 도형데이터의 처리가 실행된다. 부호디코더(2101)는 코맨드코드의 일부정보 및 연산장치(30)내의 다른 구성요소로부터 부여되는 정보에 따라서, 본 발명에 관한 소정의 부호데이터를 생성한다.
부호레지스터(2102)는 부호 디코더(2101)에서 생성된 부호데이터를 일시기억한다. 마이크로명령디코더(200)내에 배치된 모드디코더(2009)는 코맨드의 처리모드필드를 디코드하여 연산처리를 제어한다.
제25도(a)∼(e)는 코피(전송)코맨드의 포맷(CDT)를 나타낸다. 1워드(16비트)의 코맨드크드와 그에 이어지는 4워드의 파라미터 1∼4로 이루어진다. 파라미터의 설정에 의해 전송시의 주사방향을 여러가지 선택할 수 있다.
제26도는 코피코맨드의 동작예의 개념도를 나타내고 있다. 파라미터 Xs, Ys는 소스(전송원)영역(13S)의 개시점좌표이다. 파라미터 DX, DY은 상시 영역의 방향과 크기를 정의한다. 즉, Xs, Ys를 기점을 해서, DX〉0일 때는 제25도에서 우방향, DX〈0일 때는 좌방향, DY〉0일 때는 상방향, DY〈0일 때는 하방향으로 영역을 취하고, DX, DY의 절대치로 그 크기를 지정한다. 제25도(a)의 S비트는 우선주사순위를 나타내고, S=0일 때 수평방향우선, S=1일 때 수직방향우선이다.
제24도의 실시예에서 외부로부터 전송되는 코맨드중의 제1워드는 코맨드코드로서 인식되어 코맨드레지스터(3207)로 치수(置數)된다. 코맨드코드의 상위 4비트에 따라서 마이크로프로그램이 기동되어 코피처리의 제어가 개시된다.
코맨드코드중의 S비트와 DSD 필드(제25도)는 부호디코더(2101)를 통해 부호레지스터(2102)에 보내진다. 코맨코드중 하위의 처리 모드필드는 모드디코더(2009)에서 디코드된다.
파라미터 1∼4는 순차 연산제어장치(300)내부의 범용 레지스터군(3102)에 보내진다. 현재의 묘화점좌표(X, Y)는 레지스터 CPX, CPY에 기억된다.
제27도(a)는 본 발명에 관한 부호레지스터(2102)의 구성예를 나타낸 배치도이다. 이 부호레지스터는 다음의 10비트의 정보를 유지한다. 또한, 이 도면에서는 각 레지스터부에 기억되어 있는 정보를 코피코맨드의 경우를 예로 들어 각각 화살표로 나타내고 있다.
(1) Q1
좌표레지스터 X,Y의 전환을 행하는 제1의 비트이다. 코피코맨드에서는 소스영역(13S)에 있어서의 주사의 X방향, Y방향의 우선순위를 결정하는데 사용된다. 그러므로, Q1로서는 코맨드코드의 S1비트가 세트된다.
Q1=0일 때는 X레지스터, Y레지스터를 지정한대로 선택하고, Q1=1일 때는 X지정일 때 Y레지스터를, Y 지정일 때 X레지스터를 각각 선택한다.
(2) Q2
좌표레지스터 X,Y의 전환을 행하는 제2의 비트이다. 코피코맨드에서는 데스티네이션영역(13D)에 있어서의 주사의 X방향, Y방향을 전환되는데 사용된다. 그러므로, Q2로서는 코맨드코드의 DSD필드(제25도)의 비트 2가 세트된다.
Q2=0일 때는 X레지스터, Y레지스터를 지정대로 선택하고, Q2=1일 때는 X, Y의 지정을 반전하여 레지스터를 선택한다.
(3) S1x
제1의 X방향의 연산부호를 유지하는 2비트의 정보이다. 일반적으로, 상기 2비트중의 상위비트는 가산인가 감산인가의 선택을 행하기 위한 것이며, 또 하위비트는 그 가감산을 하는가(비트가“1”일 때)하지 않는가(비트가“0”일 때)의 선택을 하기 위한 것이다.
코피코맨드에서는 상위비트에는 파라미터 DX의 부호가 세트되고, 하위비트에는“1”이 세트된다. 즉, 상위비트는 소스영역(13S)의 X방향의 연산부호를 지정하는 정보로 사용된다.
(4) S1y
제1의 Y방향의 연산부호를 유지하는 2비트의 정보이며, 전술한 S1x와 마찬가지로 연산의 선택을 하기 위한 것이다.
코피코맨드에서는 파라미터 DY의 부호(상위비트)와“1”(하위비트)이 각각 세트되고, 소스영역(13S)의 Y방향의 연산부호를 지정한다.
(5) S2x
제2의 X방향의 연산부호를 유지하는 2비트정보이며, 코피코맨드에서는 데스티네이션영역(13D)의 X방향의 연산부호를 지정한다. 코맨드의 DSD 필드의 비트 1이 상위에,“1”이 하위에 세트된다.
(6) S2y
제2의 Y방향의 연산부호를 유지하는 2비트정보이며, 코피코맨드에서는 데스티네이션영역(13D)의 Y방향의 연산부호를 지정한다. 코맨드의 DSD 필드의 비트 1이 상위에,“1”이 하위에 세트된다.
이상을 요약하면, S1x, S1y, S2x, S2y는 각각 4종의 상태를 취할 수 있고,“00” 및“10”일 때는 각각“0”을 가산 또는 감산하고(즉, 아무런 처리도 하지 않음),“01”일 때는“1”을 가산하고,“1”일 때는“1”을 감산하게 된다.
또한 전술한 바와 같이 코피코맨드에서는 부호레지스터(2102)의 각 레지스터부 S1x, S1y, S2x, S2y의 하위비트에서는 모두“1”을 세트하지만, 다른 처리를 행하는 코맨드에서는 이 비트를 제어하여 변화시키는 수도 있다.
제28도에 코피코맨드의 처리플로를 나타낸다. 각 레지스터를 지정하는 표현의 내용은 다음과 같다.
(1) Xs(Q1)
Q1=0일 때 Xs 레지스터를, Q1=1일 때 Ys 레지스터를 지정한다. 즉, 소스영역(13S)의 제1 또는 우선 주사방향의 좌표치이다.
(2) Ys(Q1)
Q1=0일 때 Ys 레지스터를, Q1=1일 때 Xs 레지스터를 지정한다. 즉, 소스영역(13S)의 제2주사방향의 좌표치이다.
(3) X(Q2)
Q2=0일 때 X 레지스터를, Q2=1일 때 Y 레지스터를 지정한다. 즉, 데스티네이션영역(13D)의 제1 또는 우선 주사방향의 좌표치이다.
(4) Y(Q2)
Q2=0일 때 Y 레지스터를, Q2=1일 때 X 레지스터를 지정한다. 즉, 데스티네이션영역(13D)의 제2주사방향의 좌표치이다.
(5) S1x(Q1)
Q1=0일 때 S1x, Q1=1일 때 S1y를 선택한다. 즉, 소스영역(13S)의 제1(우선 주사방향의 부호이다.
(6) S1y(Q1)
Q1=0일 때 S1y, Q1=1일 때 S1x를 선택한다. 즉, 소스영역(13S)의 제2주사방향의 부호이다.
(7) S2x(Q2)
Q2=0일 때 S2x, Q2=1일 때 S2y를 선택한다. 데스티네이션영역(13D)의 제1(우선)주사방향의 부호이다.
(8) S2y(Q2)
Q2=0일 때 S2y, Q2=1일 때 S2x를 선택한다. 데스티네이션영역(13D)의 제2주사방향의 부호이다.
제28도에서 코피코맨드에서는 먼저 코맨드코드에 계속되는 파라미터 1∼4, 즉 Xs, Ys, DX, DY를 순차 입력하고, 연산제어장치(300) 내부의 레지스터에 기억한다(스텝 S1).
이어서, 제1(우선)주사방향 1라인분의 처리에 들어간다. 이를 위하여, Xs(Q1) 및 X(Q2), 즉 소스영역(13S) 및 데스티네이션영역(13D)의 제1(우선)주사방향의 개시좌표치를 다른 레지스터에 퇴피(일시기억)한다(스텝 S2).
다음에, (Xs, Ys)로 지정되는 좌표점의 화소정보를 (X,Y)로 지정되는 좌표점에 전송처리한다(스텝 S3). 이와 같이 1화소의 전송처리에 대하여는 전술한 바와 같다.
다음에, 소스영역(13S) 및 데스티네이션영역(13D)의 제1주사방향의 좌표치 Xs(Q1) 및 X(Q2)에 부호치 S1x(Q1), S2x(Q2)를 가산한다. 즉, 상기 각 영역의 지정좌표점을 각각 제1주사방향으로 1화소분 이동한다(스텝 S4).
상기 스텝 S3 및 S4의 처리를 상기 지정좌표점이 1라인의 정료점에 도달할 때까지 반복한다(스텝 S5).
1라인의 처리를 종료하고, 스텝 S5에서의 판정이 성립하게 되면 Xs(Q1), X(Q2)를 복귀하고(스텝 S6), 제2주상방향 좌표치 Ys(Q1), Y(Q2)에 각각 부호치 S1y(Q1), S2y(Q2)응 가산하고, 제2라인의 개시점좌표를 세트한다(스텝 S7).
전술한 스텝 S2∼S7의 처리를 제2주상방향의 전체라인처리가 종료할 때까지 스텝 S8의 판정이 성립될 때까지 반복함으로써, 소스영역(13S)의 전체데이터의 전송을 실행할 수 있다.
전술한 바와 같이, 본 실시예에서는 영역데어터 전송시의 여러가지의 포인터주사모드를 제28도에 나타낸 단일의 처리플로로 실현할 수 있으므로, 제어정보(예를 들면 마이크로프로그램)를 대폭으로 감소 또는 간략화할 수 있다.
또한, 다른 코맨드, 패턴코맨드의 경우에도 마찬가지로 응용할 수 있다.
제27도(b),(c)는 패턴코맨드의 형식을 나타낸다. 도면에서 명백한 바와 같이, 이 코맨드는 1워드 16비트의 코맨드코드와 1워드의 파라미터로 구성된다.
패턴코맨드는 도형처리장치내부의 패턴메모리에 기억된 패턴정보를 표시용 메모리상에 전개하는 코맨드이다. 코맨드의 동작모드를 선택함으로써 포인터에 여러가지의 주사를 행하게 할 수 있다.

Claims (67)

  1. 복수의 화소에 의해 정의되는 그래픽화상을 출력하는 정보출력수단(40,50)과, 상기 출력수단에 접속되어, 각각 복수비트를 가지고 상기 그래픽화상을 정의하는 화소데이터를 기억하는 표시용 메모리(13)와, 각각 최소한 1화소데이터를 기억하는 복수의 컬러레지스터(3302)와, 상기 그래픽화상의 형상을 정의하는 패턴데이터의 각 비트의 값에 대응하여, 상기 컬러레지스터중 1개를 각각 선택하고, 각 선택된 컬러레지스터내의 화소데이터를 어드레스에 의해 지정된 상기 표시용 메모리의 각 화소데이터위치에 기입하는 수단(3303∼3306)을 포함하는 도형처리장치(20,30)를 가지는 것을 특징으로 하는 도형처리시스템.
  2. 복수의 화소에 의해 정의되는 그래픽화상을 출력하는 정보출력수단(40,50)과, 상기 출력수단에 접속되어, 각각 복수비트를 가지고 그래픽화상을 정의하는 화소데이터를 기억하는 표시용 메모리(13)와, 각각 최소한 1화소데이터를 기억하는 복수의 컬러레지스터(3302)와, 상기 그래픽화상의 형상을 정의하는 패턴데이터의 각 비트의 값에 대응하여, 상기 컬러레지스터중 1개를 각각 선택하고, 메모리어드레스에 의해 지정된 상기 표시용 메모리의 위치로부터 최소한 1화소데이터를 독출하고, 상기 표시용 메모리내의 위치를 정위하는 화소어드레스에 의해 지정되는 화소데이터로서 선택된 컬러레지스터내에 최소한 1화소데이터를 가지는 상기 표시용 메모리로부터 독출된 최소한 1화소데이터를 논리연산하고, 논리연산의 결과를 메모리어드레스에 의해 지정된 상시 표기용 메모리의 위치에 기입하는 수단(3303∼3306)을 포함하는 도형처리장치(20,30)를 가지는 것을 특징으로 하는 도형처리시스템.
  3. 복수의 화소에 의해 정의되는 그래픽화상을 출력하는 정보출력수단(40,50)과, 상기 출력수단에 접속되어, 복수비트를 가지는 각각의 화소데이터를 가지는 화소에 대하여 상기 그래픽화상을 정의하는 화소데이터를 기억하는 표시용 메모리(13)와, 화소당 최소한 1비트를 가지는 상기 각각의 패턴데이터를 가지고 상기 그래픽화상의 형상을 정의하는 패턴데이터를 기억하는 패턴메모리(220)와, 각각 최소한 1화소데이터를 기억하는 복수의 컬러레지스터(3302)와, 패턴메모리내에 기억된 1비트의 패턴데이터의 값에 따라서 상기 컬러레지스터중 1개를 선택하는 마스크레지스터(3303)와, 상기 선택된 컬러레지스터내의 상기 최소한 1화소데이터중 1개를 어드레스에 의해 지정된 상기 표시용 메모리의 화소데이터위치에 기입하는 기입데이터버퍼(3306)를 포함하는 도형처리장치(20,30)를 가지는 것을 특징으로 하는 도형처리시스템.
  4. 복수의 화소에 의해 정의되는 그래픽화상을 출력하는 정보출력수단(40,50)과, 상기 출력수단에 접속되어, 복수비트를 가지는 각각의 화소데이터를 가지는 각각의 화소에 대하여 상기 그래픽화상을 정의하는 화소데이터를 기억하는 표시용 메모리(13)와, 화소당 최소한 1비트를 가지는 상기 각각의 패턴데이터를 가지고 상기 그래픽화상의 형상을 정의하는 패턴데이터를 기억하는 패턴메모리(220)와, 각각 최소한 1화소데이터를 기억하는 복수의 컬러레지스터(3302)와, 패턴메모리내에 기억된 패턴데이터의 각 비트에 따라서 상기 컬러레지스터중 1개를 선택하는 마스크레지스터(3303)와, 메모리어드레스에 의해 지정되는 상기 표시용 메모리의 워드위치로부터 최소한 1화소데이터를 독출하는 독출데이터버퍼(3310)와, 메모리어드레스에 의해 지정되는 상기 표시용 메모리의 워드내의 화소위치를 정의하는 화소어드레스에 의해 지정되는 화소데이터로서 선택된 컬러레지스터내에 최소한 1화소데이터를 가지는 상기 표시용 메모리로부터 독출된 상기 최소한 1화소데이터를 논리연산하는 논리연산기(3305)와, 논리연산수단에 의해 갱신된 상기 얻어진 최소한 1화소데이터를 상기 표시용 메모리의 워드위치에 기입하는 기입데이터버퍼(3306)를 포함하는 도형처리장치(20,30)를 가지는 것을 특징으로 하는 도형처리시스템.
  5. 제4항에 있어서, 상기 도형처리장치(20,30)는 또한 상기 선택된 컬러레지스터(3302)내의 상기 최소한 1화소데이터에 마스킹동작을 행하여 화소어드레스에 의해 지정된 상기 1화소를 추출하는 마스크레지스터(3303)를 포함하는 것을 특징으로 하는 도형처리시스템.
  6. 제3항에 있어서, 상기 패턴메모리(220)는 데이터버퍼인 것을 특징으로 하는 도형처리시스템.
  7. 제3항에 있어서, 상기 패턴메모리(220)는 상기 도형차리장치에 결합되는 어드레스 지정가능한 메모리인 것을 특징으로 하는 도형처리시스템.
  8. 복수의 화소에 의해 형성된 그래픽화상의 형상을 정의하는 패턴데이터를 기억하는 패턴메모리(220)와, 상기 패턴메모리로부터 화소에 대응하는 패턴데이터의 최소한 1비트를 독출하는 독출수단(3307∼3309)과, 각각 유지하고 있는 화소데이터가 상기 최소한 1비트에 해당하는 화소에서 상기 그래픽화상의 특성을 정의하는 복수의 컬러레지스터(3302)와, 상기 최소한 1비트에 대응하여, 레지스터중 1개를 선택하여 상기 최소한 1비트에 해당하는 화소에서 상기 화상의 특성을 정의하는 화소데이터를 얻는 마스크레지스터(3303)와, 선택된 레지스터로부터 얻어진 화소데이터를 표시용 메모리에 기억시키기 위해 표시용 메모리에 출력하는 기입데이터버퍼(3306)를 가지는 것을 특징으로 하는 도형처리시스템.
  9. 제8항에 있어서, 상기 패턴메모리(220)는 상기 도형처리장치에 입력된 패턴데이터를 받는 데이터버퍼인 것을 특징으로 하는 도형처리시스템.
  10. 제8항에 있어서, 상기 패턴메모리(220)는 다른 메모리로부터 상기 도형처리장치에 전송된 패턴데이터를 기억하는 어드레스지정가능한 메모리인 것을 특징으로 하는 도형처리시스템.
  11. 제8항에 있어서, 상기 최소한 1비트는 상기 그래픽화상에서 1 또는 0의 화소를 정의하는 1비트인 것을 특징으로 하는 도형처리시스템.
  12. 제11항에 있어서, 각 레지스터에 유지된 상기 화소데이터의 상기 최소한 1비트인 단일-다중 비트변환을 행하는데 사용되는 복수의 비트에 의해 정의되는 것을 특징으로 하는 도형처리시스템.
  13. 제12항에 있어서, 각 레지스터에 유지된 상기 화소데이터는 상기 최소한 1비트에 해당하는 화소에서 상기 그래픽화상의 한 색 또는 다른 색을 나타내는 복수의 비트에 의해 정의되는 것을 특징으로 하는 도형처리시스템.
  14. 제8항에 있어서, 상기 패턴데이터는 2진데이터인 것을 특징으로 하는 도형처리시스템.
  15. 복수의 화소에 의해 형성된 그래픽화상의 형상을 정의하는 패턴데이터를 기억하는 패턴메모리(220)와, 상기 그래픽화상의 1개의 화소에 해당하는 패턴데이터의 최소한 1비트를 상기 패턴데이터로부터 동시에 연속적으로 독출하는 입출력버퍼회로(3400)와, 비트수가 상기 최소한 1비트의 비트수보다 많은 복수의 비트로 이루어지는 화소데이터로서 상기 최소한 1비트에 해당하는 화소에서 상기 그래픽화상을 정의하는 상기 최소한 1화소데이터를 각각 유지하는 복수의 컬러레지스터(3302)와, 패턴데이터의 상기 최소한 1비트에 대응하여, 레지스터중 1개를 선택하여 상기 최소한 1비트에 해당하는 화소데이터를 결정하는 마스크레지스터(3303)와, 선택된 레지스터내의 화소데이터를 표시용 메모리(13)에 기억시키기 위해 표시용 메모리에 출력하는 기입데이터버퍼(3306)를 가지는 것을 특징으로 하는 도형처리시스템.
  16. 제15항에 있어서, 상기 기입데이터버퍼(3306)는 선택된 레지스터내의 화소데이터를 상기 표시용 메모리(13)에 연속적으로 출력하는 입출력버퍼회로(3400)를 가지는 것을 특징으로 하는 도형처리시스템.
  17. 제16항에 있어서, 표시용 메모리(13)는 1개의 메모리어드레스에 의해 지정된 워드내의 복수의 화소에 대한 화소데이터를 기억하는 것을 특징으로 하는 도형처리시스템.
  18. 제17항에 있어서, 각각의 컬러레지스터(3302)는 상기 그래픽화상의 복수의 화소에 대한 화소데이터를 유지하고, 상기 기입데이터버퍼(3306)는 화소어드레스를 가지는 선택된 레지스터내의 1화소데이터를 지정하고, 상기 레지스터에 연결되고 상기 지정에 응답하여 선택된 레지스터내의 상기 1화소데이터를 추출하고, 추출된 화소데이터를 상기 표시용 메모리내의 워드의 해당하는 화소위치에 출력하는 것을 특징으로 하는 도형처리시스템.
  19. 제18항에 있어서, 또한 상기 표시용 메모리에서 추출된 화소데이터를 출력하기 전레 추출된 화소데이터에 논리연산을 행하는 논리연산기(3305)를 포함하는 것을 특징으로 하는 도형처리시스템.
  20. 제15항에 있어서, 상기 각각의 레지스터에 기억된 화소데이터의 수는 변수인 것을 특징으로 하는 도형처리시스템.
  21. 복수의 화소에 의해 정의된 그래픽화상의 형상을 정의하는 패턴데이터를 기억하는 스텝과, 상기 그래픽화상의 1개의 화소에 해당하는 패턴데이터의 최소한 1비트를 독출하는 스텝과, 각각의 화소데이터가 복수의 레지스터중 각각의 레지스터내의 상기최소한 1비트에 해당하는 화소에서 상기 그래픽화상의 특성을 정의하고, 상기 화소데이터의 비트수가 상기 최소한 1비트의 비트수보다 많은 복수의 비트로 이루어지는 최소한 1화소데이터를 복수의 레지스터에 각각 유지하는 스텝과, 상기 최소한 1비트에 대응하여, 레지스터중 1개를 선택하여 상기 최소한 1비트에 해당하는 화소데이터를 결정하는 스텝과, 선택된 레지스터내의 화소데이터를 표시용 메모리에 기억시키기 위하여 표시용 메모리에 출력하는 스텝으로 이루어지는 것을 특징으로 하는 도형처리방법.
  22. 제21항에 있어서, 또한 표시용 메모리에 상기 그래픽화상의 각 화소에 대한 화소데이터를 기억하는 스텝과, 선택된 레지스터내의 최소한 1화소데이터를 상기 표시용 메모리에 기입하는 스텝을 포함하는 것을 특징으로 하는 도형처리방법.
  23. 제22항에 있어서, 상기 표시용 메모리에 1개의 메모리어드레스에 의해 지정된 워드내의 복수의 화소에 대한 화소데이터를 기억하는 것을 특징으로 하는 도형처리방법.
  24. 제22항에 있어서, 각각의 레지스터는 상기 그래픽회상의 복수의 회소에 대한 화소데이터를 유지하고, 상기 기입스텝은 선택된 레지스터내의 상기 1화소데이터를 추출하고 상기 화소어드레스에 응답하여 화소어드레스를 가지는 선택된 레제스터내의 1화소데이터를 지정하고, 상기 표시용 메모리에 워드의 해당하는화소위치내에 추출된 화소데이터를 기억하는 서브스텝을 포함하는 것을 특징으로 하는 도형처리방법.
  25. 제24항에 있어서, 또한 상기 표시용 메모리에 기억하기 전에 추출된 화소데이터에 논리연산을 행하는 스텝을 포함하는 것을 특징으로 하는 도형처리방법.
  26. 제21항에 있어서, 상기 각각의 레지스터에 기억된 화소데이터의 수는 변수인것을 특징으로 하는 도형처리방법.
  27. 제21항에 있어서, 페턴데이터는 상기 페턴데이터 기억단계중에 데이터버퍼에 기억되는 것을 특징으로 하는 도형처리방법.
  28. 제21항에 있어서, 패턴데이터는 상기 패턴데이터 기억단계중에 다른 페턴메모리로부터 잔송된 패턴데이터를 기억하는 어드레스 지정가능한 메모리에 기억되는 것을 특징으로 하는 도형처리방법.
  29. 제21항에 있어서, 상기 최소한 1비트는 상기 그래픽화상에서 1 또는 0의 화소를 정의하는 1비트인 것을 특징으로 하는 도형처리방법.
  30. 제28항에 있어서, 각 레지스터에 유지된 상기 화소데이터는 패턴데이터의 상기 최소한 1비트의 단일-다중 비트변환을 행하는데 사용되는 복수의 비트에 의해 정의되는 것을 특징으로 하는 도형처리방법.
  31. 제29항에 있어서, 각 레지스터에 유지된 상기 화소데이터는 상기 최소한 1비트에 해당하는 화소에서 상기 그래픽화상의 한 색 또는 다른 색을 나타내는 복수의 비트에 의해 정의되는 것을 특징으로 하는 도형처리방법.
  32. 제21항에 있어서, 상기 페턴데이터는 2진데이터인 것을 특징으로 하는 도형처리방법.
  33. 화소를 기억하는 표시용 메모리(13)를 액세스하여 그래픽데이터를 발생하고, 상기 각 화소는 2차원공간에서 유일한 점의 화상소자이며 표시용 메모리에서 선택가능한 화소수를 가지고, 화소마다 1비트 이상이 사용되고, 상기 표시용 메모리의 1워드에는 복수화소의 데이터가 기억되는 도형처리시스템에 있어서, 상기 표시용 메모리의 워드의 메모리어드레스와 이 메모리어드레스에 의해 지정된 1워드내의 화소위치를 정의하는 화소어드레스를 포함하는 현재의 묘화점정보를 기옥하는 물리어드레스연산부(320)와, 묘화명령에 따라서 화소어드레스에 의해 지정된 1워드내의 선택가능한 화소수를 가지는 특정의 화소를 갱신하는 컬러데이터연산부(330)를 가지는 것을 특징으로 하는 도형처리시스템.
  34. 화소를 기억하는 표시용 메모리(13)를 액세스하여 그래픽데이터를 발생하고, 상기 각 회소는 2차원공간에서 유일한 점의 화상소자이며 표시용 메모리에서 선택가능한 화소수를 가지고, 화소마다 2비트 이상이 사용되고, 상기 표시용 메모리의 1워드에는 복수화소의 데이터가 기억되는 도형처리시스템에 있어서, 상기 표시용 메모리의 워드의 메모리어드레스와 이 메모리어드레스에 의해 지정된 워드내의 화소위치를 정의하는 화소어드레스를 포함하는 현재의 묘화점정보를 기억하는 물리어드레스연산부(320)와, 묘화명령에 따라서 화소어드레스에 의해 지정된 1워드내의 선택가능한 화소수를 가니는 특정의 화소를 갱신하는 컬러데이터연산부(330)와, 부여된 묘화명령을 디코드하여 묘화기능을 제어하는 제어장치(20)와, 최소한 상기 제어장치에 부여된 묘화명령을 공급하는 명령메모리(230,400)와, 상기 그래픽패턴데이터를 기억하는 표시용 메모리(13)와, 상기 표시용 메모리에 기억된 상기 그래픽패턴데이터의 화상을 출력하는 정보출력수단(40, 50)을 가지는 것을 특징으로 하는 도형처리시스템.
  35. 그래픽패턴데이터의 화상을 출력하는 정보출력수단(40, 50)과, 각각의 화소가 상기 정보출력수단에 공급되는 그래픽패턴데이터의 2차원공간에서 유일한 점의 회상소자인 화소를 기억하는 표시용 메모리(13)와, 각각의 화소가 최소한 1비트를 가지는 복수화소의 데이터를 상기 표시용 메모리의 어드레스에 기입하는 연산장치(30)와, 기입될 데이터의 각 워드내의 화소의 변수를 상기 표시용 메모리의 어드레스내에 지정하는 제어장치(20)를 포함하는 도형처리장치(20, 30)를 가지는 것을 특징으로 하는 도형처리시스템.
  36. 제35항에 있어서, 또한 상기 표시용 메모리의 어드레스내에 기입될 화소데이터를 갱신하는 연산장치(30)를 가지는 것을 특징으로 하는 도형처리시스템.
  37. 그래픽패턴데이터의 화상을 출력하는 정보출력수단(40,50)과, 각각의 화소가 상기 정보출력수단에 공급되는 그래픽패턴데이터의 2차원공간에서 유일한 점의 화상소자인 화소를 기억하는 표시용 메모리(13)와, 표시용 메모리내의 메모리어드레스에 의해 지정된 화소가 최소한 1비트를 가지는 최소한 1화소의 워드위치와, 표시용 메모리내의 워드위치의 화소어드레스에 의해 지정된 최소한 1화소의 최소한 1화소위치내에 최소한 1화소데이터를 기입하는 연산장치(30)를 포함하는 도형처리장치(20,30)와, 워드위치내에 기입될 화소데이터의 변수와 워드위치내의 화소어드레스를 지정하는 제어장치(20)를 가지는 것을 특징으로 하는 도형처리시스템.
  38. 그래픽패턴데이터의 화상을 출력하는 정보출력수단(40,50)과, 각각의 화소가 상기 정보출력수단에 공급되는 그래픽패턴데이터의 2차원공간에서 유일한 점의 화상소자인 화소를 기억하는 표시용 메모리(13)와, 워드내에 포함되는 화소의 변수가 선택될 수 있는 복수화소의 데이터를 상기 표시용 메모리의 어드레스에 기입하는 연산장치(30)를 포함하는 도형처리장치(20,30)를 가지는 것을 특징으로 하는 도형처리시스템.
  39. 그래픽패턴데이터의 화상을 출력하는 스텝과, 화소가 그래픽패턴데이터의 화상의 출력에 공급되는 어드레스내의 그래픽패턴데이터의 2차원공간에서 유일한 점의 화상소자인 최소한 1 화소를 기억하는 스텝과, 어드레스에 기억된 워드내의 화소데이터의 변수를 지정하는 스텝과, 워드내의 화소수가 지정된 수를 가지는 워드내에 최소한 1화소데이터를 기입하는 스텝으로 이루어지는 것을 특징으로 하는 도형처리장치의 조작방법.
  40. 화소를 기억하는 메모리를 액세스하여 그래픽데이터를 발생하고, 상기 각 화소는 2차원공간에서 유일한 점의 화상소자이며 메모리에서 선택가능한 화소수를 가지고, 화소마다 2비트 이상이 사용되고, 상기 메모리의 1워드에는 복수화소의 데이터가 기억되는 도형처리시스템에 있어서, 상기 메모리의 워드의 메모리어드레스와 이 메모리어드레스에 의해 지정된 1워드내의 화소위치를 정의하는 화소어드레스를 포함하는 현재의 묘화점정보를 기억하는 물리어드레스연산부(320)와, 묘화명령에 따라서 화소어드레스에 의해 지정된 1워드내의 선택가능한 화소수를 가지는 특정의 화소를 갱신하는 컬러데이터연산부(330)를 가지는 것을 특징으로 하는 도형처리시스템.
  41. 화소를 기억하는 메모리를 액세스하여 그래픽데이터를 발생하고, 상기 각 화소는 2차원공간에서 유일한 점의 화상소자이며 메모리에서 선택가능한 화소수를 가지고, 화소마다 2비트 이상이 사용되고, 상기 메모리의 1워드에는 복수화소의 데이터가 기억되는 도형처리시스템에 있어서, 상기 메모리의 워드의 메모리어드레스와 이 메모리어드레스에 의해 지정된 1워드내의 화소위치를 정의하는 화소어드레스를 포함하는 현재의 묘화점정보를 기억하는 물리어드레스연산부(320)와, 묘화명령에 따라서, 화소어드레스에 의해 지정된 워드내의 선택가능한 화소수를 가지는 특정의 화소를 갱신하는 컬러데이터연산부(330)와, 부여된 묘화명령을 디코드하여 묘화기능을 제어하는 제어장치(20)와, 최소한 상기 제어장치에 부여된 묘화명령을 공급하는 명령메모리(230,400)와, 상기 그래픽패턴데이터를 기억하는 표시용 메모리(13)와, 상기 표시용 메모리에 기억된 상기 그래픽패턴데이터의 화상을 출력하는 정보출력수단(40,50)을 가지는 것을 특징으로 하는 도형처리시스템.
  42. 그래픽패턴데이터의 화상을 출력하는 정보출력수단(40,50)과, 각각의 화소가 상기 정보출력수단에 공급되는 그래픽패턴데이타의 2차원공간에서 유일한 점의 화상소자인 화소를 기억하는 표시용 메모리(13)와, 각각의 화소가 최소한 1비트를 가지는 복수회로의 데이터를 상기 메모리의 어드레스에 기입하는 연산장치(30)와, 기입될 데이터의 각 워드내의 화소의 변수를 상기 메모리의 어드레스내에 지정하는 제어장치(20)를 포함하는 도형처리장치(20,30)를 가지는 것을 특징으로 하는 도형처리시스템.
  43. 제42항에 있어서, 또한 상기 표시용 메모리의 어드레스내에 기입될 화소데이터를 갱신하는 연산장치(30)를 가지는 것을 특징으로 하는 도형처리시스템.
  44. 그래픽패턴데이터의 화상을 출력하는 정보출력수단(40,50)과, 각각의 화소가 상기 정보출력수단에 공급되는 그래픽패턴데이터의 2차원공간에서 유일한 점의 화상소자인 화소를 기억하는 메모리(13,220)와, 메모리내의 메모리어드레스에 의해 지정된 화소가 최소한 1비트를 가지는 최소한 1화소의 워드위치와, 메모리내의 워드위치의 화소어드레스에 의해 지정된 최소한 1화소의 최소한 1화소위치내에 최소한 1화소데이터를 기입하는 연산장치(30)를 포함하는 도형처리장치(20,30)와, 워드위치내에 기입될 화소데이타의 변수와 워드위치내의 화소어드레스를 지정하는 제어장치(20)를 가지는 것을 특징으로 하는 도형처리시스템.
  45. 그래픽패턴데이터의 화상을 출력하는 정보출력수단(40,50)과, 각각의 화소가 상기 정보출력수단에 공급되는 그래픽패턴데이터의 2차원공간에서 유일한 점의 화소소자인 화소를 기억하는 표시용 메모리(13)와, 워드내에 포함되는 화소의 변수가 선택될 수 있는 복수화소의 데이터를 상기 메모리의 어드레스에 기입하는 도형처리장치(20,30)를 가지는 것을 특징으로 하는 도형처리시스템.
  46. 그래픽패턴데이터의 화상을 출력하는 스텝과, 화소가 그래픽패턴데이터의 화상의 출력에 공급되는 어드레스내의 그래픽패턴데이터의 2차원 공간에서 유일한 점의 화상소자인 최소한 1화소를 기억하는 스텝과, 어드레스에 기억된 워드내의 화소데이터의 변수를 지정하는 스텝과, 워드내의 화소수가 지정된 수를 가지는 워드내에 최소한 1화소데이터를 기입하는 스텝으로 이루어지는 것을 특징으로 하는 도형처리방법.
  47. 그래픽데이터의 화상을 출력하는 정보출력수단(40,50)과, 상기 정보출력수단에 공급되는 그래픽데이터의 화소를 기억하는 표시용 메모리(13)와, 상기 그래픽데이터의 화소당 최소한 1비트를 가지는 패턴데이터를 기억하는 패턴메모리(220)와, 각각 최소한 1비트를 가지는 화소데이터를 기억하는 복수의 컬러레지스터(3302)와, 패턴데이터의 내용에 따라서 상기 컬러레지스터중 1개를 선택하는 마스크레지스터(3303)와, 상기 선택된 컬러레지스터내의 화소데이터를 그래픽데이터로서 상기 표시용 메모리의 어드레스에 기입하는 기입데이터버퍼(3306)를 포함하는 도형처리장치(20,30)를 가지는 것을 특징으로 하는 도형처리시스템.
  48. 그래픽데이터의 화상을 출력하는 정보출력수단(40,50)과, 그래픽데이터의 화소를 기억하는 표시용 메모리(13)와, 상기 그래픽데이터의 화소당 최소한 1비트를 가지는 패턴데이터를 기억하는 패턴메모리(220)와, 각각 최소한 1비트를 가지는 1화소데이터를 기억하는 복수의 컬러레지스터(3302)와, 상기 패턴데이터의 내용에 따라서 상기 컬러레지스터중 1개를 선택하는 마스크레지스터(3303)와, 상기 표시용 메모리의 어드레스로부터 각각의 화소가 최소한 1비트를 가지는 복수화소의 데이터를 독출하는 독출데이터버퍼(3310)와, 상기 복수화소의 데이터내의 위치를 정의하는 특정의 화소데이터에서의 최소한 1화소의 그래픽데이터와 상기 선택된 컬러레지스터의 내용을 논리연산하는 논리연산기(3305)와, 상기 최소한 1화소데이터를 논리연산한 결과를 그래픽데이터로서 상기 표시용 메모리의 어드레스에 기입하는 기입데이터버퍼(3306)를 포함하는 도형처리방치(20,30)를 가지는 것을 특징으로 하는 도형처리시스템.
  49. 그래픽데이터의 화상을 출력하는 정보출력수단(40,50)과, 상기 정보출력수단에 공급될 그래픽데이터의 화소를 기억하는 표시용 메모리(13)와, 화소당 최소한 1비트를 가지는 패턴데이터를 기억하는 패턴메모리(220), 각각 최소한 1비트를 가지는 최소한 1화소데이터를 기억하는 복수의 컬러레지스터(3302)와, 패턴데이터의 내용에 따라서 상기 컬러레지스터중 1개를 선택하는 마스크레지스터(3303)와, 및 상기 선택된 최소한 1화소데이터를 상기 표시용 메모리의 어드레스에 기입하는 기입데이터버퍼(3306)를 포함하는 도형처리장치(20,30)를 가지는 것을 특징으로 하는 도형처리시스템.
  50. 그래픽데이터의 화상을 출력하는 정보출력수단(40,50)과, 상기 정보출력수단에 공급되는 그래픽데이터의 화소를 기억하는 표시용 메모리(13)와, 화소당 최소한 1비트를 가지는 패턴데이터를 기억하는 패턴메모리(220)와, 각각 최소한 1비트를 가지는 최소한 1화소데이터를 기억하는 복수의 컬러레지스터(3302)와, 패턴데이터의 내용에 따라서 상기 컬러레지스터중 1개를 선택하는 마스크레지스터(3303)와, 각각의 화소가 복수의 비트를 가지는 복수화소의 그래픽데이터를 상기 표시용 메모리의 어드레스로부터 독출하는 독출데이터버퍼(3310), 표시용 메모리의 워드내의 최소한 1화소데이터의 위치를 정의하는 특정의 화소어드레스에 위치하는 상기 복수화소의 데이터내의 최소한 1화소의 그래픽데이터와 선택된 컬러레스터의 내용을 논리연산하여 갱신하는 논리연산기(3305), 및 상기 논리연산기에 의해 갱신된 최소한 1화소데이터를 그래픽데이터로서 상기 표시용 메모리내의 워드의 화소어드레스에 기입하는 기입데이터버퍼(3306)를 포함하는 도형처리장치(20,30)를 가지는 것을 특징으로 하는 도형처리시스템.
  51. 그래픽데이터를 발생하고, 화소데이터가 액세스될 수 있는 표시용 메모리(13)의 1워드에 상기 그래픽데이터로서 복수의 화소데이터를 기억하는 도형처리시스템에 있어서, 복수의 화소데이터를 기억하는 컬러레지스터(3302)와, 각각의 패턴데이터가 최소한 1비트를 가지고 그래픽화상의 형상을 정의하는 패턴데이터의 내용에 따라서 상기 화소데이터중 1개를 선택하는 마스크레지스터(3303)와, 상기 선택된 화소데이터를 어드레스에 의해 지정된 상기 메모리의 화소데이터위치에 기입하는 기입데이터버퍼(3306)를 가지는 것을 특징으로 하는 도형처리시스템.
  52. 그래픽데이터를 발생하고, 화소데이터가 액세스될 수 있는 메모리의 1워드에 상기 그래픽데이터로서 복수의 화소데이터를 기억하는 도형처리시스템에 있어서, (1) 복수의 화소데이터를 기억하고, (2) 각각의 패턴데이터가 최소한 1비트를 가지고 그래픽화상의 형상을 정의하는 패턴데이터의 내용에 따라서 상기 화소데이터중 1개를 선택하고, (3) 상기 화소데이터를 어드레스에 의해 지정된 상기 메모리의 화소데이터위치에 기입하는 컬러데이터연산부(330)를 가지는 것을 특징으로 하는 도형처리시스템.
  53. 그래픽데이터를 발생하고, 화소데이터가 액세스될 수 있는 메모리의 1워드에 상기 그래픽데이터로서 복수의 화소데이터를 기억하는 도형처리시스템에 있어서, 복수의 화소데이터를 기억하는 복수의 컬러레지스터(3302)와, 각각의 패턴데이터가 최소한 1비트를 가지고 그래픽화상의 형상을 정의하는 패턴데이터의 내용에 따라서 상기 컬러레지스터중 1개의 컬러레지스터내의 최소한 1화소데이터를 선택하는 마스크레지스터(3303)와, 상기 선택된 화소데이터를 어드레스에 의해 지정된 상기 메모리의 화소데이터위치에 기입하는 기입데이터버퍼(3306)를 가지는 것을 특징으로 하는 도형처리시스템.
  54. 제53항에 있어서, 독출데이터버퍼(3310)와 상기 기입데이터버퍼(3306)는 공통 입출력버퍼회로(3400)을 통해 동작하는 것을 특징으로 하는 도형처리시스템.
  55. 그래픽데이터를 발생하고, 화소데이터가 액세스될 수 있는 메모리의 1워드에 상기 그래픽데이터로서 복수의 화소데이터를 기억하는 도형처리시스템에 있어서, 복수의 화소데이터를 기억하는 컬러레지스터(3302)와, 각각의 패턴데이터가 최소한 1비트를 가지고 그래픽화상의 형상을 정의하는 패턴데이터의 내용에 따라서 상기 컬러레지스터내의 화소데이터중 1개를 선택하는 마스크레지스터(3303)와, 메모리어드에스에 의해 지정된 상기 메모리의 위치로부터 최소한 1화소데이터를 독출하는 독출데이터버퍼(3310)와, 상기 컬러레지스터에 선택된 상기 최소한 1화소데이터를 가지는 상기 메모리로부터 독출된 상기 최소한 1화소데이터를 논리연산하는 논리연산기(3305)와, 상기 논리연산의 결과를 어드레스에 의해 지정된 상기 메모리의 화소데이터위치에 기입하는 기입데이퍼버퍼(3306)를 가지는 것을 특징으로 하는 도형처리시스템.
  56. 그래픽데이터를 발생하고, 화소데이터가 액세스될 수 있는 메모리의 1워드에 상기 그래픽데이터로서 복수의 화소데이터를 기억하는 도형처리시스템에 있어서, (1) 복수의 화소데이터를 기억하고, (2) 각각의 패턴데이터가 최소한 1비트를 가지고 그래픽화상의 형상을 정의하는 패턴데이터의 내용에 따라서 상기 화소데이터중 1개를 선택하고, (3) 메모리어드레스에 의해 지정된 상기 메모리의 위치로부터 최소한 1화소데이터를 독출하고, (4) 상기 컬러레지스터에서 선택된 상기 최소한 1화소데이터를 가지는 상기 메모리로부터 독출된 상기 최소한 1화소데이터를 논리연산하고, (5) 상기 논리연산의결과를 어드레스에 의해 지정된 상기 메모리의 화소데이터위치에 기입하는 컬러데이터연산부(330)를 가지는 것을 특징으로 하는 도형처리시스템.
  57. 그래픽데이터를 발생하고, 화소데이터가 액세스될 수 있는 메모리의 1워드에 상기 그래픽데이터로서 복수의 화소데이터를 기억하는 도형처리시스템에 있어서, 복수의 화소데이터를 기억하는 복수의 컬러레지스터(3302)와, 각각의 패턴데이터가 최소한 1비트를 가지고 그래픽화상의 형상을 정의하는 패턴데이터의 내용에 따라서 상기 컬러레지스터중 1개의 컬러레지스터내의 최소한 1화소데이터를 선택하는 마스크레지스터(3303)과, 메모리어드레스에 의해 지정된 상기 메모리의 위치로부터 최소한 1화소데이터를 독출하는 독출데이터버퍼(3310)와, 상기 컬러레지스터중 1개의 컬러레지스터에서 선택된 상기 최소한 1화소데이터를 가지는 상기 메모리부터 독출된 최소한 1화소데이터를 논리연산하는 논리연산기(3305)와, 상기 논리연산의 결과를 어드레스에 의해 지정된 상기 메모리의 화소데이터위치에 기입하는 기입데이터버퍼(3306)를 가지는 것을 특징으로 하는 도형처리시스템.
  58. 제57항에 있어서, 상기 독출데이터버퍼(3310)과 상기 기입데이터버퍼(3306)는 공통 입출력버퍼회로(3400)을 통해 동작하는 것을 특징으로 하는 도형처리시스템.
  59. 그래픽데이터를 발생하는 도형처리시스템에 있어서, 색치(色値) 1과 색치 0이 그래픽화상의 형상을 정의하는 비트맵에서의 1과 0에 해당하는 상기 색치 1과 색치0을 각각 기억하는 2개의 컬러레지스터(3302)와, 상기 비트맵내의 1에 대한 색치 1과 0에 대한 색치 0을 선택함으로써 비트맵의 1과 0을 상기 2개의 컬러레지스터에 지정된 상기 색치 1과 색치 0으로 확장하고 논리연산기(3305)를 가지는 것을 특징으로 하는 도형처리시스템.
  60. 제59항에 있어서, 상기 색치 1과 색치 0은 화소당 2비트 이상에 의해 정의되는 것을 특징으로 하는 도형처리시스템.
  61. 제59항에 있어서, 상기 2개의 컬러레지스터(3302)는 각각 복수의 화소를 포함하는 것을 특징으로 하는 도형처리시스템.
  62. 제59항에 있어서, 상기 논리연산기(3305)는 비트맵내의 복수의 비트를 복수화소의 확장된 화상으로 병렬로 확장하는 것을 특징으로 하는 도형처리시스템.
  63. 그래픽데이터를 발생하고, 화소데이터가 액세스될 수 있는 메모리의 1워드에 상기 그래픽데이터로서 복수의 화소데이터를 기억하는 도형처리시스템에 있어서, 화소데이터의 복수의 워드를 기억하는 컬러레지스터(3302)와, 각각의 패턴데이터가 최소한 1비트를 가지고 그래픽화상의 형상을 정의하는 패턴데이터의 내용에 따라서 상기 컬러레지스터내의 화소데이터의 상기워드중 1개를 선택하는 마스크레지스터(3303)와, 메모리어드레스에 의해 지정된 상기 메모리의 위치로부터 화소데이터의 최소한 1워드를 독출하는 독출데이터버퍼(3310)와, 상기 메모리내에 화소위치를 정의하는 화소어드레스에 의해 지정된 바와 같이 상기 컬러레지스터에서 선택된 화소데이터의 워드의 최소한 1화소를 가지는 상기 메모리로부터 독출된 화소데이터의 워드의 상기 최소한 1화소를 논리연산하는 논리연산기(3305)와, 상기 논리연산의 결과를 어드레스에 의해 지정된 상기 메모리의 데이터위치에 기입하는 기입데이터버퍼(3306)를 가지는 것을 특징으로 하는 도형처리시스템.
  64. 그래픽데이터를 발생하고, 화소데이터가 액세스될 수 있는 메모리의 1워드에 상기 그래픽데이터로서 복수의 화소데이터를 기억하는 도형처리시스템에 있어서, (1) 화소데이터의 복수의 워드를 기억하고, (2) 각각의 패턴데이터가 최소한 1비트를 가지고 그래픽화상의 형상을 정의하는 패턴데이터의 내용에 따라서 상기 컬러레지스터내의화소데이터의 상기 워드중 1개를 선택하고, (3) 메모리어드레스에 의해 지정된 상기 메모리의 위치로부터 화소데이터의 최소한 1워드를 독출하고, (4) 상기 메모리내의 화소위치를 정의하는 화소어드레스에 의해 지정된 바와 같이 컬러레지스터에서 선택된 화소데이터의 워드의 최소한 1화소를 가지는 상기 메모리로부터 독출된 화소데이터의 워드의 상기 최소한 1화소를 논리연산하고, (5) 상기 논리연산의 결과를 어드레스에 의해 지정된 상기 메모리에 데이터위치에 기입하는 컬러데이터연산부(330)를 가지는 것을 특징으로 하는 도형처리시스템.
  65. 그래픽데이터를 발생하고, 화소데이터가 액세스될 수 있는 메모리의 1워드에 상기 그래픽데이터로서 복수의 화소데이터를 기억하는 도형처리시스템에 있어서, 각각 화소데이터의 최소한 1워드를 기억하는 복수의 컬러레지스터(3302)와, 각각의 패턴데이터가 최소한 1비트를 가지고 그래픽화상의 형상을 정의하는 패턴데이터의 내용에 따라서 상기 컬러레지스터중 1개의 컬러레지스터내의 최소한 1화소데이터를 선택하는 마스크레지스터(3303)과, 메모리어드레스에 의해 지정된 상기 메모리의 위치로부터 화소데이터의 최소한 1워드를 독출하는 독출데이터버퍼(3310)와, 상기 메모리내의 화소위치를 정의하는 화소어드레스에 의해 지정된 바와 같이 상기 컬러레지스터중 1개의 컬러레지스터에서 선택된 화소데이터의 워드의 최소한 화소데이터를 가지는 상기 메모리로부터 독출된 화소데이터의 상기 최소한 1화소를 논리연산하는 논리연산기(3305)와, 상기 논리연산의 결과를 어드레스에 의해 지정된 상기 메모리의 화소데이터위치에 기입하는 기입데이퍼버퍼(3306)를 가지는 것을 특징으로 하는 도형처리시스템.
  66. 제65항에 있어서, 상기 독출데이터버퍼(3310)와 기입데이터버퍼(3306)는 공통 입출력버퍼회로(3400)를 통해 작동되는 것을 특징으로 하는 도형처리시스템.
  67. 그래픽데이터를 발생하고, 화소데이터가 액세스될 수 있는 메모리의 1워드에 상기 그래픽데이터로서 복수의 화소데이터를 기억하는 도형처리시스템에 있어서, 복수의 화소데이터를 기억하는 컬러레지스터(3302)와, 화소데이터의 화소당 비트수를 지정하는 메모리어드레스레지스터(3311)와, 각각의 패턴데이터가 최소한 1비트를 가지고 그래픽화상의 형성을 정의하는 패턴데이터의 내용에 따라서 상기 화소데이터중 1개를 선택하는 마스크레지스터(3303)와, 상기 선택된 화소데이터를 어드레스에 의해 지정된 상기 메모리의 화소데이터위치에 기입하는 기입데이터버퍼(3306)를 가지는 것을 특징으로 하는 도형처리시스템.
KR1019930019696A 1983-12-26 1993-09-25 도형처리시스템 및 도형처리방법 KR950007531B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930019696A KR950007531B1 (ko) 1983-12-26 1993-09-25 도형처리시스템 및 도형처리방법

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP83-246,986 1983-12-26
JP58246986A JPH06100911B2 (ja) 1983-12-26 1983-12-26 画像データ処理装置及び方法
JP59027155A JPS60172085A (ja) 1984-02-17 1984-02-17 図形処理装置
JP84-27,155 1984-02-17
JP59120679A JPS61875A (ja) 1984-06-14 1984-06-14 図形処理方法とその装置
JP84-120,679 1984-06-14
KR1019840008375A KR970007247B1 (ko) 1983-12-26 1984-12-26 도형처리장치 및 도형처리방법
KR1019930019696A KR950007531B1 (ko) 1983-12-26 1993-09-25 도형처리시스템 및 도형처리방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008375A Division KR970007247B1 (ko) 1983-12-26 1984-12-26 도형처리장치 및 도형처리방법

Publications (1)

Publication Number Publication Date
KR950007531B1 true KR950007531B1 (ko) 1995-07-11

Family

ID=27458633

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1019930019698A KR940010224B1 (ko) 1983-12-26 1993-09-25 도형처리시스템
KR1019930019697A KR950007532B1 (ko) 1983-12-26 1993-09-25 도형처리시스템 및 도형처리방법
KR1019930019695A KR940010225B1 (ko) 1983-12-26 1993-09-25 도형처리장치 및 그 조작방법
KR1019930019696A KR950007531B1 (ko) 1983-12-26 1993-09-25 도형처리시스템 및 도형처리방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1019930019698A KR940010224B1 (ko) 1983-12-26 1993-09-25 도형처리시스템
KR1019930019697A KR950007532B1 (ko) 1983-12-26 1993-09-25 도형처리시스템 및 도형처리방법
KR1019930019695A KR940010225B1 (ko) 1983-12-26 1993-09-25 도형처리장치 및 그 조작방법

Country Status (1)

Country Link
KR (4) KR940010224B1 (ko)

Also Published As

Publication number Publication date
KR940010224B1 (ko) 1994-10-22
KR940010225B1 (ko) 1994-10-22
KR950007532B1 (ko) 1995-07-11

Similar Documents

Publication Publication Date Title
KR950013229B1 (ko) 도형처리장치 및 도형처리방법
US6275241B1 (en) High speed image drawing apparatus for displaying three dimensional images
US5771047A (en) Graphics computer
GB2226481A (en) Method and apparatus for decomposing a quadrilateral figure for display and manipulation by a computer system
JPH06100911B2 (ja) 画像データ処理装置及び方法
KR950007531B1 (ko) 도형처리시스템 및 도형처리방법
US6677950B1 (en) Graphics computer
KR930005777B1 (ko) 도형 처리장치
JP2675282B2 (ja) 画像データ処理装置及びそれを用いたシステム
JP2656753B2 (ja) 画像データ処理装置及びそれを用いたシステム
JP2656754B2 (ja) 画像データ処理装置及びそれを用いたシステム
JPH06187405A (ja) 画像データ処理装置及びそれを用いたシステム
JPH1145083A (ja) 画像データ処理装置及びそれを用いたシステム
KR940006806B1 (ko) 버스접속 제어기능을 가지는 그래픽처리장치
JPH06187406A (ja) 画像データ処理システム
JPS6169094A (ja) 図形処理方法及び装置
JPS6169095A (ja) 図形処理方法及び装置
JPS6169096A (ja) 図形処理装置
JP2675282C (ko)
JPH1021384A (ja) レンダリングプロセッサ
JPS61875A (ja) 図形処理方法とその装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040701

Year of fee payment: 10

EXPY Expiration of term