KR940006806B1 - 버스접속 제어기능을 가지는 그래픽처리장치 - Google Patents

Abstract

내용 없음.

Description

버스접속 제어기능을 가지는 그래픽처리장치

제1도는 본 발명의 실시예를 표시한 블록도.

제2도∼제4도는 의 다른 장치구성을 설명하기위한 블록도.

제5도, 제6도는 메모리 액세스의 동작플로챠트.

제7도는 본 발명의 다른 실시예를 표시한 블록도.

제8도∼제10도는 도형처리장치의 내부구성을 표시한 블록도.

제11도∼제24도는 도형처리장치의 내부레지스터의 기능 설명도.

제25도∼제41도는 도형처리장치의 컴맨드기능의 설명도.

제42도는 본 발명의 일실시예를 표시한 블록도.

제43(a),(b)도는 메모리 배열을 표시한 설명도.

제44도는 버스의 액세스 상태신호의 설명도.

제45도는 어드레스 멀티플렉스의 설명도.

제46도는 본 발명의 다른 실시예의 표시도.

제47(a),(b)도는 각각 벡터 묘화와 라스터 방향 묘화와의 예시도.

제48도는 본 발명의 또 다른 실시예의 표시도.

제49(a),(b)도는 각각 메모리의 판독, 기입의 타임차트와 화소탄위 기입의 타임챠트.

제50도는 본 발명의 일실시예의 도형처리장치의 블록도.

제51도∼제54도는 연산부의 상세를 표시한 블록선도.

제55(a)∼(c)도는 2레벨 마이크로 프로그래밍예를 표시한 플로챠트와 그래프.

제56도, 제57도, 제58(a),(b)도는 멀티점프의 상세를 표시한 각 설명도, 논리회로도 및 레지스터 동작도.

제59도, 제60도는 브레이크 포인트설정에 의한 마이크로 프로그램의 정지방식을 설명하기 위한 회로도와 타이밍도.

제61도는 본 발명에 의한 화상처리장치의 다른 형식의 실시예인 그래픽 디스플레이 프로세서의 반분의 주요구성을 표시한 블록도.

제62도는 상기 그레픽 디스플레이 프로세서의 남은 반분의 주요구성을 표시한 블록도.

제63도는 논리펠의 정의 및 묘화영역표시 설명도.

제64도는 팰모드에 있어 묘화영역관리에 있어 폘영역이 묘화영역에서 나가면 당해 펠묘화를 종료하는 모드에 의한 묘화상태 설명도.

제65도는 펠모드에 있어 묘화영역관리에 있어서 펠영역이 묘화영역에서 나가면 그 나간 부분에 대한 묘화를 하지않고 당해 펠묘화를 계속하는 모드에 의한 묘화상태 설명도.

제66도는 펠묘화 동작을 표시한 제1의 플로챠트.

제67도는 펠묘화 동작을 표시한 제2의 플로챠트.

제68도는 폘묘화 동작을 표시한 제3의 플로챠트.

제69도는 펠묘화 동작을 표시한 제4의 플로챠트.

제70도는 폘묘화 동작을 표시한 제5의 플로챠트.

제71도는 펠영역의 우상의 맥시멈포인트(XMX,YMX) 설정동작의 설명도.

제72도는 펠영역의 좌하의 미니멈포인트(XMN,YMN) 설정동작의 설명도.

제73도는 펠묘화에 당면하여 워드처리를 위한 설명도.

제74도는 본 발명의 또 다른 실시예를 표시한 요부 블록도.

제75도는 그 문자폰트의 컬러전개를 설명하기 위한 원리도.

제76도는 그 복수의 컬러화소정보의 처리동작을 설명하기 위한 원리도.

* 도면의 주요부분에 대한 부호의 설명

10 : 도형처리장치 12 : 메인메모리

14 : 프레임버퍼 15 : 병직렬 변환회로

21,20 : 버스 스위치 17 : 어드레스 디코더

13 : 직접메모리 액세스 콘트로울러(DMAC) 101 : 묘화프로세스

12 : 표시 프로세스 103 : 타이밍 프로세스

104 : DMA 제어회로 105 : 할입제어회로

106 : CPU 인터페이스 107 : 버스제어회로

108 : 디스플레이 인터페이스 1018 : 내부 RAM

2004 : 메모리 어드레스 레지스터(MAR) 2007 : 일치검출기(IRCMP)

220 : 논리 마이크로 프로그램 ROM 어드레스 레지스터(LRAR)

230 : 어드레스 인크리멘트(INC) 180 : 멀티 점프 제어(MJC)

3103 : 묘화좌표 커렌트 포인터(CPDX)

3105 : 전송원좌표 커렌트 포인터(CPSX)

본 발명은 문자나 도형을 표시, 인자등하는 그래픽 처리장치에 관한것으로서 특히 프레임버퍼상 뿐이 아니고 시스템 메모리(메인메모리)상에도 고속으로 묘화처리를 실행할 수 있는 그래픽 처리장치에 관한것이다.

라스터 스캔방식(Laster scan system)에서 CRT(Cathod ray tube)에 문자나 도형을 표시하는 방법으로서 표시장치의 각 화소에 대응하는 정보를 기억하는 메모리(비트맵 메모리)를 갖는 방식(비트맵 방식이라고함)이 있다. 또 이 비트맵 메모리를 갖는 방식은 프린터로의 출력을 제어할 경우에도 사용되고 있다.

종래 이 비트맵 메모리에 문자나 도형데이타를 발생하는 처리를 주로 소프트웨어로 하고 있었지만 취급하는 데이터량이 다량이기 때문에 저속이라는 문제가 있었다.

한편 특히 그래픽 도형발생을 고속으로하는 분야에서는 전용의 하드웨어를 사용하는 방법도 일부 사용되고 있지만 고가로 되는 것이 곤란한 문제이었다.

이에 대하여 문자나 도형데이터의 발생기능을 LSI에 내장하도록 되었고 예를들면 그러한 LSI는 고소가와가즈오외 "좌표로 묘화위치를 지정할수 있고 도말이나 카피등 풍부한 코맨드를 가진 CRT 콘트로울러" 일경 일렉트로닉스 1984년 5월 21일호 pp.221∼254 상기 U.S.Serial NO.686,039와 U.S.Serlal NO.727,850에 제안되고 있다. 이 LSI를 사용하면 비교적 저렴한 코스트로 그래픽처리를 대폭으로 고속화 할수 있다. 전술한 문헌에 의하면 프레임버퍼에 대하여서는 고속으로 묘화실행을 할수 있지만 CPU에 접속된 시스템 메모리에 묘화실행을 할수없다.

예를들면 다의 출력수단 예를들면 프린터의 제어회로는 시스템 버스에 접속되는 경우가 많고 이 경우 프린터 출력용의 버퍼는 시스템 메모리상에 확보된다.

그런데 도형데이터를 프린터 출력하고저 할 경우 전술한 CRT 콘트로울러에서는 묘화실행을 할수 없기 때문에 소프트웨어로 묘화실행하고 있는것이 현실정이다.

이 때문에 CRT 화면에 표시한 도형데이터는 묘화는 고속이지만 프린트 출력하는 도형데이터의 묘화가 저속인 것이다. 한편 처리성능을 향상하는 수단으로서 컬러플레인 단위로 프레임버퍼를 분할하고 복수의 그래픽 프로세서를 사용하여 병렬처리하는 것이 고려된다.

전술한 문헌의 CRT 콘트로울러 방식에서는 동일 기본정보(예를들면 문자의 폰트데이터)를 복수의 플레임에 카피를 하기 위하여서는 그 기본정보는 각 플레인에 대응하는 프레임버퍼상에 미리 기억해 둘 필요가있다. 즉 동일정보를 복수메모리상에 배치하기 때문에 메모리 효율이 낮다. 이와같이 종래기술에서는 시스템 메모리상의 묘화가 저속으로 되는 것에 더하여 프레임버퍼를 컬러플레인단위로 분할하여 복수의 프로세서로 병렬처리할 경우에 문자폰트와 같은 동일의 기본정보를 복수로 갖고 있어야만 한다. 특개소 60-136793은 비트맵 방식을 사용한 고속의 도형발생기능을 LSI화한 도형처리장치를 개시한 것이다. 상기 특개소 공보에서는 메모리의 1어내에 복수의 화소정보를 기억하고 순차화소를 특정한 어드레스를 생성하면서 메모리에서 소정의 1어를 판독하고 그 1어내의 소정화소 데이터를 갱신하고 얻어진 결과의 1어 데이터를 재기입하므로서 묘화를 실행하도록 하고있다. 즉 1화소의 처리를 판독/연산/기입의 일련의 처리에 의하여 묘화실행하고 있다. 또 특개소 60-40588호 공보에는 라스터방향의 1비트의 화소정보를 기입하는 기술이 기재되어있다. 특개소 61-130991(특원소 59-251907)은 XY좌표를 연산하고 이러한 좌표치에 대응한 X 메모리 어드레스를 연산하면서 묘화하는 도형처리장치를 개시하고 있다.

상기의 공지예에 의하면 상기 좌표연산을 실행하는 연산부와 메모리 어드레스연산을 실행하는 연산부는 공토의 마이크로 프로그램으로 제어되고 있다.

1984년 11월 30일 오무사발행의 "LSI 핸드북" p.556에는 그래픽스와 같이 화소(픽셀)단위에 비교적 복잡한 처리가 요구될 경우 전부를 마이크로 프로세서의 처리에 위탁하는 것은 프로세서의 사용효율 및 화상처리의 고속화에 있어서 필히 좋은 방책이 아니라는 점을 고려하여 기본적인 도형이나 도형의 도말, 더 나아가서 선의 묘화등을 디스플레이 콘트로울러등 화상처리 전용의 장치가 담당하는 방식을 개시하고 있다.

그런데 이러한 디스플레이 콘트로울러와 같은 종래기술의 화상처리장치에 있어서 선형 컴맨드에 의하여 굵은선을 묘화할 경우 1픽셀의 크기에 의하여 결정되는 굵기의 선을 몇개고 묘화하여 그것을 실행할 필요가 있었다.

그래픽 콘트로울러용의 프로세서로서 예를들면 (주)히다찌 제작소 1985년 9읠 발생 "히다찌 마이크로 컴퓨터 8/16비트 마이크로 컴퓨터 주변 LSI" 페이지 522∼페이지 589(HD 63484)가 있다.

이 프로세서가 가진 대표적인 묘화기능은 직선, 원, 페인트 카피등의 38종의 그래픽 묘화컴맨드를 해석하고 실행한다. 또 8종류의 묘화연산모드를 가지고 있고 특히 조건부 치환을 사용하면 특정 배경색의 지정, 묘화금지색의 지정 색데이터의 우선순위를 부여한 묘화등의 컬러묘화 기능을 갖고 있다.

본 발명의 목적은 그래픽 프로세서에서 시스템 메모리로의 액세스를 가능하게하여 시스템 메모리에 대한 묘화처리를 고속화하는 동시에 복수 프로세서로 병렬처리할 경우에는 문자폰트와 같은 공통으로 이용하는 기본정보를 시스템 메모리상에 배치하여 공용할수 있게한 그래픽 처리시스템을 제공하는 것이다.

본 발명의 타의 목적은 1회의 기입처리만으로 최소한 1화소의 처리를 실행하므로서 직선이나 원호등의 도형데이터를 고속으로 발생하여 묘화실행하는 그래픽 처리장치를 제공하는 것이다. 본 발명의 또 다른 목적은 좌표연산을 하는 마이크로 프로그램 메모리 어드레스 연산을 하는 마이크로 프로그램을 분리하고 프로그램의 기술성을 향상하는 그래픽 처리장치를 제공하는 것이다.

본 발명의 또 다른 목적은 좌표연산을 하는 마이크로 프로그램 메모리 어드레스 연산을 하는 마이크로 프로그램을 분리하고 프로그램의 기술성을 향상하는 그래픽 처리장치를 제공하는 것이다.

본 발명의 또 다른 목적은 마이크로 프로그램의 효율이 좋은 다방향 분기방식을 구비한 그래픽 처리장치를 제공하는 것이다. 본 발명의 또 다른 목적은 마이크로 프로그램의 디버그 방법으로서 실행중의 마이크로프로그램을 소방의 어드레스에서 정지시키고 이러한 그래픽 처리장치의 내부정보를 해독하고 또한 그와같이하여 내부정보를 해독한후 재차 정지중의 프로그램을 실행시키도록하여 효과적인 디버그방법을 구비한 그래픽 처리장치를 제공하는 것이다.

본 발명의 또 다른 목적은 복수픽셀에 대응하여 구성되는 임의의 형상 및 크기의 도트로하여 펠을 기본단위로하여 묘화처리를 할수있는 그래픽 처리장치를 제공하는 것이다.

본 발명의 또 다른 목적은 상기 펠을 기본단위로한 묘화처리에 있어서 고속묘화처리나 묘화영역에 대한 펠영역의 관리를 하여 묘화할수있는 그래픽 처리장치를 제공하고저 하는 것이다.

본 발명의 또 다른 목적은 복수개의 컬러화소정보를 1워드단위로하여 데이터처리가 되고 묘화처리속도의 고속화가 기도되는 그래픽 처리장치를 제공하는 것이다.

본 발명의 한가지 특징에 의하면 주 그래픽 처리장치가 프로세서(CPU)에 접속된 제1데이터버스에서 전송되는 컴맨드를 해석하여 프레임버퍼에 접속된 제2의 어드레스버스 및 데이터버스를 사용하여 액세스(예를들면 묘화)하는 그래픽 프로세서를 가진 그래픽 표시장치에 있어서 당해 장치는 주프로세서 및 메임메모리에 접속된 제1의 어드레스버스 및 제1의 데이터버스와 프레엄버퍼에 접속된 제2의 어드레스버스와 제2의 어드레스버스와의 사이의 접속 또는 차단을 제어할수 있는 버스접속 제어수단을 포함한다. 그래픽 프로세서에서 시스템 메모리상에 묘화를 가능하계 하기위하여 프레임버퍼에 접속된 제2의 어드레스버스에 송출된 어드레스를 버스접속 제어수단과 제1의 어드레스버스를 경유하여 시스템 메모리에 전송함과 동시에 제1의 데이터버스와 제2의 데이터버스를 접속하여 시스템 메모리에 대한 그래픽 프로세서로부터의 데이터의 판독기입을 실행한다.

또한 컬러플레인 단위에 그래픽 프로세서와 프레임버퍼를 복수로 설치하는 시스템에서는 어느것인가의 그래픽 프로세서에서 공급되는 어드레스에 의하여 시스템 메모리상의 기존정보를 판독하고 판독한 데이터를 복수의 프로세서에 동시에 조입하도록 버스접속 제어수단을 제어한다. 묘화전용의 제2프로제서를 사용하여 메인 메모리상에도 고속 묘화할수 있다.

본 발명의 제2의 특징에 의하면 묘화 어드레스를 순차 산출함과 동시에 묘화데이터를 출력하고 묘화제어를 하는 묘화프로세서 수단에서 어단위 어드레스에 더하여 1어내의 화소를 특정하는 정보를 출력하고 그 정보를 메모리 기입제어수단에서 해독하고 메모리 특정화소에 대응하는 부분에만 기입을 한다.

즉 상기 메모리 기입제어수단에서는 1어내의 각 화소에 대응하는 메모리소자마다 상이한 기입제어신호를 발행하고 어단위 기입의 경우에는 1어에 대응하는 기입제어신호를 출력하고 화소단위 기입의 경우에는 소정화소에 대응하는 기입제어신호만을 출력하도록 회로를 구성하고 있다.

본 발명의 제3의 특징에 의하면 묘화처리장치에 있어서 좌표연산을 제어하는 마이크로 프로그램과 메모리 어드레스 연산을 제어하는 마이크로 프로그램을 개별로 설정하고 상기 좌표연산을 제어하는 마이크로 프로그램에 의하여 상기 메모리 어드레스 연산을 제어하는 마이크로 프로그램을 동작시키고 그렇게 동작한후 상기 메모리 어드레스를 제어하는 마이크로 프로그램은 단독으로 마이크로 프로그램을 진행시킴과 함께 상기 메모리 어드레스연산을 제어하는 마이크로 프로그램이 동작중에 다시 동작요구가 있는 경우에는 상기 좌표연산을 제어하는 마이크로 프로그램에 대하여 상기 메모리 어드레스 연산을 제어하는 마이크로 프로그램이 처리가 종료할때까지 정지시키는 수단이 설정되어 있다.

상기한 바와같은 본 발명의 특징외에 다른 형태에 의하면 상기 좌표연산을 제어하는 마이크로 프로그램을 다방향으로 분기시키기 위한 정보를 기억시키는 수단과 상기 수단의 유효비트수를 기억하는 수단을 설정하여 점프 어드레스를 어드레스 레지스터에 치수할 경우에 상기 유효 비트수를 기억하는 수단으로 지정된 비트만 상기 다방향 분기를 시키기 위한 정보를 기억하는 수단의 데이터를 상기 점프어드레스 대신에 치수한다.

상기한 것외의 다른 형태에 의하면 상기 좌표연산을 제어하는 마이크로 프로그램을 정지시키는 어드레스를 기억하는 수단과 상기 정지시키는 어드레스를 기억하는 수단과 상기 마이크로 프로그램의 어드레스를 비교하고 일치한때 신호를 출력하는 수단을 설정하고 상기 일치신호를 가지고 상기 어드레스 레지스터의 세트또는 리세트신호로 한다.

상기한 제3의 특징에 의하면 좌표연산을 제어하는 마이크로 프로그램과 메모리 어드레스 연산을 제어하는 마이크로 프로그램을 개별로 설정하므로서 상기 좌표연산을 제어하는 마이크로 프로그램에는 묘화 알고리즘의 기술을 하면 되므로 프로그램의 기술성의 향상을 도모할 수가 있다. 마이크로 프로그램의 다분기를 하기위한 정보를 기억하는 수단과 상기 수단의 유효비트를 표시하는 수단을 설정하므로서 분기수를 가변으로 할수가 있다.

마이크로 프로그램을 정지시키는 어드레스를 기억하는 수단과 상기 수단과 마이크로 프로그램의 어드레스를 비교하고 일치신호를 출력하는 수단을 설정하고 상기 일치신호로서 마이크로 프로그램의 어드레스 레지스터에 고유치를 생성시키는 것에 의하여 마이크로 프로그램을 정지시켜서 디버그를 할수가 있다.

본 발명의 제4의 특징의 개요에 의하면 복수픽셀에 대응하여 구성되는 임의의 형상 및 크기의 도트로서 펠데이터를 2치정보로 격납하는 펠데이터 격납수납과 펠의 묘화위치를 지시하는 커렌트 포인터와 커렌트 포인터에 의한 지시점의 위치에 따라 펠데이터에 기준하여 컬러전개된 데이터의 묘화를 위한 논리연산을 하는 연산 수단과를 구비하여서 된 것이다.

상기한 구성에 있어서 펠데이터 격납수단에 정의한 각종 펠데이터중에서 소정의 펠데이터를 선택하고 그것을 커렌트 포인터에 의한 지시점의 위치에 따라서 묘화를 위한 논리연산을 하므로서 효율적인 굵은선 묘화를 달성한다. 본 발명의 제5의 특징에 다르면 1화소가 1비트에 의하여 구성되는 문자 또는 도형을 표시한 복수비트의 정보를 받어서 버렐시프트에 의하여 컬러전개 하여야할 복수비트를 인출하여 1화소가 N비트로된 컬러화소에 대응한 복수의 컬러화소분에 상당한 비트정보에 확장하는 동시에 그 비트정보에 따라서 각각 N비트에 의하여 표시되는 상기 복수화소분의 컬러화소정보를 유지하는 제1 및 제2의 컬러레지스터의 내용을 선택적으로 출력시키는 것이다.

또 복수개의 컬러화소정보를 1워드로하여 2워드분의 컬러화소정보를 소스데이터 레지스터에 격납하고 바렐시프트(Barrel shift)에 의하여 데스티네이션(Destination) 데이터에 마춰서 1워드의 단위로 화소데이터를 인출하여 이 바렐시프트의 출력신호와 데스티네이션네이터 또는 이 베랄세프트의 출력신호와 컬러비교 레지스터에서 지정되는 색정보 또는 데스티네이션 데이터와 컬러비교 레지스터에서 지정되는 색정보와를 색비교모드에 상응하여 컬러연산비교를 하고 이 출력신호와 소정의 컬러처리신호에 상응하여 상기 바렐시프트의 출력신호와 데스티네이션데이터에 의하여 1워드 단위에서의 기입 컬러화소정보를 생성하는 것이다. 중앙처리장치(11)는 메인메모리(12)에 기억된 프로그램 또는 도시없는 다른 외부장치에서 전송되는 프로그램을 실행처리하고 시스템전체를 관리제어한다. 직접 메모리 액세스 콘트로울러(13)는 메인메모리(12)와 도형처리장치(10)와 프레임버퍼(14) 또는 타의 입출력장치(도시없음)와의 사이의 직접 메모리 액세스를 제어한다. 도형처리장치(10)는 중앙처리장치(11) 또는 메인메모리(12)에서 전송되는 컴맨드와 패러미터 정보를 중앙처리장치(11)에 접속된 데이터버스에서 수취하고 미리 정해진 처리순서에 따라 프레엄버퍼(14) 또는 메인메모리(12)를 프레임버퍼(14)에 접속된 어드레스/데이터 버스에서 액세스하고 문자나 도형데이터를 발생한다.도형처리장치(10)는 컴맨드, 패러미터정보를 프레임버퍼(14)에서도 판독해낼수가 있다. 또 도형처리장치(10)는 표시장치(16)를 제어하는 동기타이밍신호의 발생 및 소정의 타이밍에 동기하여 프레임버퍼(14)에서 순차로 표시하여야 할 정보를 판독하기위한 제어도 담당하고 있다. 또 도형처리장치(10)는 중앙처리장치(11) 또는 직접 메모리 액세스 콘트로울러(13)와 프레임버퍼(14)와의 사이의 직접 메모리 액세스를 제어하기위한 버스 스위치(20)를 제어하는 신호의 발생 및 도형처리장치(10)가 메인 메모리(12)를 액세스문자나 도형을 발생하기 위한 제어신호의 발생을 한다.

어드레스디코더(17)는 중앙처리장치(11)에 접속된 어드레스버스의 어드레스를 디코드하고 버스 스위치(20)에 프레임버퍼 버스요구신호를 발생한다.

버스스위치(20)는 프레임버퍼(14)의 어드레스를 도형처리장치(10) 또는 중앙처리장치(11)에 접속된 어드레스버스의 어느것에서 공급할것인가를 전환한다.

또는 버스스위치(20)는 메인메모리(12)의 어드레스를 중앙처리장치(11)에 접속된 어드레스버스 또는 도형처리장치(10)의 어드레스의 어느것에서 공급할것인가도 전환한다. 즉 버스스위치(20)는 쌍방향 스위치로서의 기능이 있고 도형처리장치(10)에서의 제어신호에 의하여 제어된다. 제2도, 제3도, 제4도에 기타구성예를 표시한다. 이들의 구성은 CRT 액정디스플레이(LED), EL 디스플레이, 플라즈마 디스플레이, LCD디스플레이등의 표시장치에 감광프린터, 액정프린터, LED 프린터, 레이저 비임프린터등의 인쇄장치에도적용할수 있는 것으로서, 그 경우에는 출력장치로서의 표시장치(16)에 상당하는 부분이 인쇄 장치가 된다.

제2도는 중앙처리장치(11)에 접속된 버스와 프레임 버퍼(14)에 접속된 버스를 분리한 그래픽 표시장치의구성이다. 도형처리장치(GDP)(10), 중앙처리장치(CPU)(11), 메인메모리(12), 직접메모리 엑세스 콘트로울러(DMAC)(13), 프레임버퍼(14), 병열 직렬 변환회로(15), 표시장치(CRT)(16)으로 되었다. 이 구성은 소형장치용으로 간략하게 구성한것이다. 제3도는 프레임버퍼(14)의 어드레스를 도형처리장치(10) 또는 중앙처리장치(11)에 접속된 어드레스버스의 어느것에서 공급할 것인가를 전환버스 스위치(21)를 가진 그래픽표시장치의 구성예이다. 도형처리장치(GDP)(10) 중앙처리장치(CPU)(11), 메인 메모리(12), 직접메모리액세스 콘트로울러(DMAC)(13) 프레임버퍼(14), 병직렬 변환회로(15), 표시장치(CRT)(16), 어드레스디코더(17), 버스스위치(21)로 구성되었다. 제1도 또는 제3도의 구성예에서는 중앙처리장치(11)의 어드레스영역의 1부에 할부하고 어드레스디코더(17)에 의한 디코드에 의하여 프레임버퍼(14)의 버스권의 요구 신호를 발생하고 도형처리장치(10)를 통하지않고 중앙처리 장치(11) 또는 직접메모리 액세스 콘트로울러(13)와 프레임버퍼(14)와의 사이에서 데이터전송을 한다. 이 결과 중앙처리장치(11)에 임의로 프레임버퍼(14)를 액세스할 수 있는 효과가 있다.

제4도는 메인메모리(12)의 어드레스를 중앙처리장치(11)에 접속된 어드레스버스 또는 도형처리장치(10)의 어드레스의 어느것에서 공급하는가를 전환하는 버스스위치(22)가 있는 그래픽표시장치의 구성예이다. 도형처리장치(GDP)(10), 중앙처리장치(CPU)(11) 메인메모리(12) 직접메모리 액세스 콘트로울러(DMAC)(13) 프레임버퍼(14) 병렬 직렬 변환회로(15) 표시장치(CRT)(16), 버스스위치(22)로 구성된다.

제1도 또는 제4도의 구성예에서는 문자폰트를 메인 메모리(12)의 영역에 배치하여 도형처리장치(10)은 비트맵 문자컬러전개처리를 할수가 있다. 또 2차정보 또는 다치정보에서 구성되는 패턴정보를 메인메모리(12)의 영역에 배치하여 도형처리장치(10)는 패턴전개처리를 실행한다. 또는 메인메모리(12)와 프레임 버퍼(14)와의 사이에서 비트맵의 카피를 할수가 있다. 이것은 메모리폭 또는 1화소당의 비트구성수가 상이한 비트맵 사이에 있어서도 카피처리를 할수가 있다.

다음에서 중앙처리장치(11)가 프레임버퍼(14)를 도형처리 장치(10)를 통하지 않고 직접 액세스할 경우의 제어예의 상세를 설명한다. 단 프레임버퍼(14)를 직접액세스 할 수 있는 것은 중앙처리장치(11)만은 아니고 중앙처리장치(11)의 어드레스 및 데이터버스에 접속되어 있다.

직접 메모리 액세스 콘트로울러(13)등 데이터전송기능을 가진 반도체장치 전부에 본 방식은 적용할 수 있다.

제5도에 중앙처리장치(11)가 버스 스위치(20) 또는 버스 스위치(21)를 통하여 프레임버퍼(14)를 액세스할 경우의 시퀀스를 표시한다. 어드레스 디코더(17)는 중앙처리장치(11)에 접속되어 있는 어드레스버스의 어드레스를 디코드하고 버스 스위치(20) 또는 버스 스위치(21)에 프레임버퍼(14)의 버스권을 요구하는 신호를 어설트(Assert) 한다. 버스스위치(20) 또는 버스 스위치(21)는 버스권의 요구신호를 받어서 도형처리장치(10)에 대하여 정지신호 HALT를 어설트한다. 도형처리장치(10)는 프레임버퍼(14)에 대하여 묘화, 표시,디프레시제어 및 애트리 뷰트 출력을 실행하지만 HALT 입력에 대한 우선도를 미리 독립하여 설정할 수있고 HALT에 대하여 정지하지 않는 기간을 표시한 BUSY 입력에 대하여 도형처리장치(10)는 내부동작을정지하고 어드레스버스 및 데이터 버스는 트라이 스테이트로 한다. 버스 스위치(20) 또는 버스 스위치(21)는 BUSY 기간의 시스템 버스와 프레임버퍼 버스를 접속하고 중앙처리 장치(11)는 프레임버퍼(14)를 액세스 할수가 있다. 액세스를 실행하면 버스스위치(20) 또는 버스스위치(21)는 ACK 신호를 중앙처리장치에 입력하고 일련의 동작은 완결한다.

이상은 도형처리장치(10)가 1개의 경우의 동작이지만 도형처리장치(10)가 복수개 또는 기능이 상이한 타의 도형처리장치를 동일 프레임버퍼버스에 접속한 경우에 대하여 도형처리장치는 묘화요구신호(DRREQ)를 출력하고 버스 아비트레선을 가능하게 하고 있다.

제6도는 도형처리장치(10)가 버스스위치(20) 또는 버스 스위치(22)를 통하여 메인메모리(12)를 액세스할 경우의 시퀀스의 일예를 표시한다.

도형처리장치(10)에 대하여 미리 컴맨드 MMA(Main Memory Access Mpde)를 세트하여 두면 도형처리장치(10)가 보유하고 있는 어드레스공간의 상위 256M 바이트(전체로 512M 바이트(의 어드레스를 메인메모리(12) 공간으로하여 할부 할수가 있다. 이 경우 도형처리장치(10)는 시스템버스 요구신호(BREQ)를 어설트한다.

버스요구신호를 받은 버스스위치(20) 또는 버스 스위치(22)는 중앙처리장치(11)에 대하여 BR 신호를 어설트한다. 동시에 도형처리장치(10)에 대하여서는 HALT를 입력하고 묘화 프로세서를 정지하여둔다. 버스스위치(20) 또는 버스 스위치(22)는 중앙처리장치(11)에서 BG 신호를 수신하면 시스템버스가 개방되는 것을 확인하고 중앙처리장치(11)에 대하여 BGACK를 어설트한다. 동시에 도형처리장치(10)에 대하여 HALT를 네게이트하고 시스템버스의 액세스를 허가한다. 도형처리장치(10)는 묘화기간에 들어가면RETRY 신호를 출력하고 시스템버스로의 액세스 실행기간을 표시한다. 버스 스위치(20) 또는 버스 스위치(22)는 HOLD기간 메인메모리(12)에 대한 액세스를 실행한다.

메인 메모리(12)에 대하여 1사이클에서 묘화가 종료 하지않을 경우 버스 스위치(20) 또는 버스 스위치(22)는 도형처리장치에 대하여 RETRY 신호를 어설트하고 재차 묘화를 실행시킬수가 있다.

제7도는 복수개의 도형처리장치(10)를 사용하여 구성한 그래픽표시장치의 일예를 표시한다 n개(n≥2)의 도형처리장치 10-1, 10-2, …, 10-n 증앙처리장치(11), 메인메모리(12), 직접메모리 액세스 콘트로울러(13) n개로 분할된 프레임버퍼 14-1, 14-2, …,14-n, n개의 병직렬 변환회로 15-1, 15-2, ···, 15-n, 표시장치 CRT(도시없음) n개의 버스 스위치 20-1, 20-2,…,20-n로 되었다.

제7도의 실시예는 1화소의 데이터가 복수비트로 표현될 경우(다색이나 다계조)에 프레엄버퍼(14)를 컬러플레인 단위로 분할하고 복수의 도형처리장치(10)를 배치하여 병렬처리를 가능하게 하는 것이다. 각 도형처리장치 10-1, 10-2,…, 10-n는 버스 스위치 20-1,20-2,…,20-n의 효과에 의하여 메인메모리(12)를 액세스 할수가 있다. 따라서 문자폰트와 같이 공통으로 사용하는 기본정보는 메인메모리(12)상에 놓을수가 있고 메모리효율을 향상할 수 있다. 더우기 문자폰트를 각 프레임 버퍼 14-1, 14-2, …, 14-n에 전계하는 것과 같은 공통의 처리를 할 경우에는 EXEC 신호를 사용하여 컴맨드 처리의 동기를 취할수가 있고 메인메모리(12)에서 판독한 데이터를 각 도형처리장치 10-1, 10-2, …, 10-n에서 동시에 조입할수가 있다. 이 결과로 동일데이터의 판독이 1회로서 끝나서 처리효율을 향상할 수 있다. 다음은 도형처리장치(GDP)의 내부구성에 대하여 상세하게 설명한다.

제8도는 도형처리장치(10)의 내부구성을 표시한것이며 묘화프로세스(101), 표시프로세스(102), 라이닝프로세스(103), CPU 인터페이스(106), 할입제어회로(105), DMA 제어회로(104), 디스플레이 인터페이스(108) 및 버스제어회로(107)로 구성된다. 묘화프로세스(101)는 선이나 면등의 도형발생이나 CPU와 표시용 메모리간의 데이터전송등을 제어하는 것으로서 묘화어드레스를 출력하고 표시용 메모리의 판독기입을 한다. 표시프로세스(102)는 래스터주사에 따라서 순차로 표시되는 표시용 메모리의 표시어드레스를 출력한다. 타이밍프로세서(103)는 CRT의 동기신호나 표시타이밍이나 표시와 묘화의 전환신호등의 각종타이밍 신호를발생한다. CPU 인터페이스(106)는 CPU 데이터 버스와 도형처리장치(10)간의 동기화등 중앙처리장치(CPU)(11)와의 인터페이스를 주관한다. 할입제어회로(105)는 CPU에 대한 할입요구신호(

)를 발생한다. 직접메모리액세스(이하 DMA라고 한다)제어회로(104)는 DMA 콘트로울러(이하 DMAC라고 한다)(13)에 대한 제어신호의 송수신을 제어한다. 디스플레이 인터페이스(108)는 표시와 묘화의 어드레스전환제어등표시용 메모리 및 디스플레이장치와의 인터페이스를 주관한다. 버스 제어회로(107)는 프레임버퍼용버스의 액세스권을 제어하는 것으로 외부에서 요구되는 신호에 대하여 버스의 사용을 허가할것인가 아닌가를 제어한다. 이 도형처리장치(10)에서는 묘화, 표시, 타이밍의 3프로세서가 기능분산하고 병렬동작 하므로서 처리효율을 향상하고 있다.

다음은 도형처리장치(10)의 각 입출력단자의 기능에 대하여 상세하게 설명한다.

(1) 쌍방향성 데이터버스(D0∼D15 : 입출력)

시스템버스와 도형처리장치(10)간의 데이터전송에 사용되는 입출력신호이다. 이 단자는 트리스테이트버퍼로 되어있고 중앙처리장치(11)측에서 도형처리장치(10)의 내부레지스터를 리이드할때 이외는 하이임피던스상태로 되어있다.

(2) 리세트(

: 입력)

외부에서 도형처리장치(10)의 내부상태를 리세트하기위한 입력신호이다. 이 단자에 "LOW"레벨신호가 입력되면 내부상태가 리세트되어 표시, 묘화동작이 정지한다.

(3) 리이드/라이트(R/

: 입력)

중앙처리장치(11)측의 시스템버스와 도형처리장치(10)간의 데이터전송의 방향을 제어하는 입력신호이다. "High"레벨인때 리이드(도형처리장치(10)에서 중앙처리장치(11)측으로의 데이터전송) "LOW"레벨인때 라이드(중앙처리장치(11)측에서 도형처리장치(10)으로 데이터전송이 된다. 단 DMA 전송모드인때는 "High"레벨로 메인메모리측에서 도형처리장치(10)으로 전송 "Low"레벨인때 GDP(10)에서 메인메모리(12)측에 전송이 된다.

(4) 칩셀렉트(

: 입력)

중앙처리장치(11)가 도형처리장치(10)에 대하여 액세스 할 경우의 선택입력이다. 즉 CS에 "Low"레벨을 입력한때에만 도형처리장치(10)의 내부레지스터에 대하여 리이드/라이트를 실행할 수 있다.

(5) 레지스터 셀렉트(RS1∼2 : 입력)

도형처리장치(10)의 내부레지스터를 선택하는 입력신호이다. RS1,RS2가 함께 "Low"인때는 기입때는 어드레스 레지스터가 판독인때는 스테이트 레지스터가 선택된다. RSl이 "Low"RS2가 "High"인 때는 FIFO가 선택되어 RS1="High", RS2="Low"인때는 어드레스 레지스터가 지정하는 제어레지스터가 선택된다.

(6) 데이터전송 애크노릿지(

: 출력)

데이터전송의 완료를 표시하는 출력신호이다. 비동기의 버스와 인터페이스할 경우에 이 신호를 사용하여데이터 전송을 제어한다.

(7) 할입요구(

: 출력)

중앙처리장치(11)에 대하여 컴맨드종료, 비정의 컴맨드검출등을 고지시키는 할입요구의 출력신호이다. 이단자는 오픈드레인출력으로 되었고 타의 디바이스에서의 할입요구 출력과 와이야드 OR를 취할수가 있다.

(8) DMA전송요구(

: 출력)

DMA 전송모드로 데이터전송을 할때 DMA 콘트로울러(13)에 대하여 데이터전송요구를 하기위한 출력신호이다. DMA 전송의 방식으로서는 사이클스틸과 버스트모드의 2종류가 선택된다.

(9) DMA 전송애크노릿지(

: 입력)

신호에 대한 DMA 콘트로울러(13)에서의 응답입력이다. 이 단자에 "Low"레벨이 입력된때에 데이터의 액세스가 실행된다.

(10) 수평동기/외부수평동기(

: 입출력)

이단자가 출력에 설정되어있는 때는 CRT 디스플레이장치(16)의 수평동기신호를 출력하다. 입력에 설정되어 있는때는 TV등의 외부장치에서 수평동기신호를 입력하고 내부의 수평동기동작은 이 입력신호에 동기한다.

(11) 수직동기(

: 출력)

CRT 디스플레이장치(16)에 수직동기를 걸기위한 출력 신호이다.

(12) 수직외부동기(

: 입출력)

복수개의 도형처리장치 10-1, 10-2,…, 10-n의 병렬동작 또는 타의 외부기구와의 동기동작을 하기위한 입출력신호이다. 마스터모드의 경우는 이 단자는 출력이 되고 스레프모드인때는 입력이 된다. 논인터레이스때에는

와 동일신호 인터레이스모드에서는 기수 필드만의

를 분리한 신호를 사용하여 동기 동작을 실행한다.

(13) 표시 타이밍 1/2(

: 출력)

화면의 표시타이밍을 표시하는 출력신호이다.

은 베이스화면으로서 설정된 각 화면의 표시기간의 OR을 취한 신호출력이다.

는 슈퍼 임포즈화면의 표시기간을 표시하는 신호를 출력한다.

(14) 캐솔표시(

: 출력)

CRT 디스플레이장치(16)의 화면에 캐솔을 표시하기 위한 출력신호이다. 캐솔정의 레지스터를 제어하므로서 그래픽캐솔 또는 크로스헤어캐솔의 어느것인가를 선택할 수 있다.

(15) 메모리데이터(MD0∼31 : 입출력)

도형처리장치(10)와 프레엄버퍼(14)와의 사이의 데이터수송을 하는 32비트의 입출력단자이다. 또 표시 사이클 기간중은 애트리뷰트신호의 출력단자가 된다.

(16) 메모리어드레스(MA0∼27 : 출력)

프레임버퍼(14)의 어드레스를 출력하는 단자이다. 프레임버퍼(14)에 다이나믹 RAM을 사용할 경우 수평동기 기간중에 이 단자에 리프레슈 어드레스를 출력할수가 있다.

(17) 메모리 어드레스 스트로브(MAS : 출력)

MA0∼27의 출력이 유효한 기간을 표시하는 스트로브신호이다.

(18) 프레임버퍼 버스스테이터스(FBS0∼3 : 출력)

프레임버퍼 버스의 각 메모리사이클 마다의 상태를 표시하는 신호출력이다. 외부에서는 이 신호를 디코더하는 것에 의하여 버스사이클의 종류를 알수가 있다. 아래의 표에 상세한 것을 표시한다.

[표]

(19) 이그젝큐트(EXEC : 입출력)

n개의 도형처리장치 10-1, 10-2, …, 10-n를 컬러플레인 단위에서 복수개 사용할 경우 컴맨드 단위에서 묘화동작의 동기를 하기위한 입출력신호이다. 이 단자는 오픈드레인으로 되어있고 각 도형처리장치 10-1, 10-2,…,10-n 마다의 신호를 와이야드 OR 접속한다. 도형처리장치 10-1, 01-2,…, 10-n는 컴맨드실행중은 이 단자를 "Low"하고 컴맨드를 종료하면 "High"로 한다. 따라서 와이야드 OR 접속된 이 단자는 모든 도형처리장치, 10-1, 10-2,…, 10-n는 이 단자가 "Low"의 기간중은 다음의 컴맨드실행에 이행 할 수 없지만 "High"를 검출한 직후에 다음 컴맨드실행에 이행할 수가 있다.

(20) 클럭 1,2(CLKl,2 : 입력)

도형처리장치(10)의 내부동작의 기준이 되는 클럭 신호를 입력한다. 클럭신호(CLK2)는 클럭신호(CLK1)에 대하여 90°위상을 지연시킨 신호를 입력한다.

(21) 2클럭(2CLK : 출력)

클럭신호(CLK1)를 2분한 클럭신호를 출력한다.

(22) 메모리사이클(MCYC : 출력)

프레임버퍼(14)의 메모리액세스 타이밍을 묘시한 신호출력으로 이 신호는 2CLK를 2분주한 클럭이다.

(23) 버스리퀘스트(BREQ : 출력)

도형처리장치(10)가 시스템메모리(12)를 액세스할 경우의 버스 사용권의 요구신호이다.

(24) 홀드(HOLD : 출력)

도형처리장치(10)가 시스템버스에 대하여 버스요구를 출력하고 버스마스터가 된후 그 버스를 전유하고 있는 기간중이 단자 "High"를 출력한다.

(25) 리트라이(RETRY : 입력)

묘화 액세스의 재실행을 지령하는 입력단자이다. 도형처리장치(10)가 시스템메모리(12)를 액세스할 경우 시스템메모리(12)의 사이클타임이 도형처리장치(10)의 메모리 사이클타임보다 길 경우 이 단자에 "High"를 입력하므로서 다음 묘화사이클에서 동일한 메모리액세스를 재실행할 수가 있다.

(26) 비지(BUSY : 출력)

도형처리장치(10)가 프레임버퍼(14)를 해방할 수 없는 메모리사이클기간을 표시한다. 리프레시어드레스의 출력 기간중이나 표시우선모드에서의 표시메모리 사이클 기간중에서 "Hing"레벨이 출력된다.

(27) 핼트(HALT : 입력)

도형처리장치(10)의 프레임버퍼 액세스를 금지시키기 위한 입력신호이다. BUSY가 "Low"인때 핸트가 접수되어 도형처리장치(10)는 메모리액세스를 실행하지 않는다. 신호 BUSY가 "High"인때는 이 신호입력은 무시된다. 따라서 이 신호에 의하여 표시우선모드에서는 묘화메모리 사이클을 묘화수선모드에서는 묘화의 표시의 양 메모리사이클을 금지할 수가 있다.

또 도형처리장치(10)가 시스템메모리(12)를 액세스할 경우에는 신호(BREQ) 출력후 외부회로에서 이 단자에 "High"를 입력하고 그후 시스템버스의 사용허가신호에 상응하여 신호(HALT)에 "Low"를 입력하므로서 버스의 사용허가를 고지시킨다.

(28) 드로리퀘스트(DRREQ : 출력)

프레임버퍼(14)에 대한 묘화요구신호이다. 복수의 도형처리장치(10)가 프레임버퍼(14)를 공유할 경우 이신호를 외부의 버스조정회로에서 판정하여 버스의 사용권을 할부한다.

제9도는 도형처리장치(10)중의 묘화프로세스(101)의 내부구성을 표시한 것이다. 묘화프로세스(101)는 컴맨드나 패러미터를 중앙처리장치(11)등에서 수취하거나 데이터 전송을 하기 위한 FIFO1015 컴맨드를 세트하는 컴맨드레지스터(1014), 논리어드레스 연산부(1013)와 그것을 제어하는 제1의 마이크로 프로그램ROM1011 및 제1의 마이크로 명령 디코더(1012) 물리어드레스연산부(1019)와 컬러데이터 연산부(1020)를 제어하는 제2의 마이크로 프로그램 ROM1016 및 제2의 마이크로 명령디코더(1017), 선종정보나 펠정보등을 격납하는 내부 RAM1018로 구성된다.

중앙처리장치(CPU)(11)에서 컴맨드를 수취하면 컴맨드는 컴맨드레지스터(1015)에 세트되며 그것에 대응한 마이크로 프로그램이 제1의 마이크로 프로그램 ROM1011에서 판독된다. 제1의 마이크로 명령디코더(1012)는 그것을 디코드하고 논리어드레스연산부(1013)를 제어한다. 일편 마이크로명령의 일부는 제2의 마이크로 프로그램 ROM1016을 판독하기 위한 어드레스가 된다. 판독된 마이크로 프로그램은 제2의 마이크로 명령디코더(1017)에 의하여 디코드되어 논리어드레스에 대응한 프레임버퍼(14)의 메모리어드레스를 산출하기 위한 물리어드레스 연산부(1019)와 도형데이터를 연산하는 컬러데이터 연산부(1020)를 제어한다. 또 내부 RAM1018은 내부 RAM독자의 어드레싱과 프레임버퍼 공간의 일부로하여 액세스 할 수 있는 프레임버퍼 어드레싱을 갖고 있다. 내부 RAM은 프레임버퍼보다 고속으로 액세스할 수 있는 특징이 있기 때문에 빈번하게 액세스할 정보를 격납하는데 적합하다. 그들 정보로서는 선분을 묘화할 경우의 선종을 지정하는 선종정보 선분의 굵기를 지정하는 펠정보, 면묘화를 할 경우의 모양을 지정하는 패턴정보 내부의 정보를 일시 퇴피하는 스택등을 들 수 있다.

본 실시예에서는 선종정보와 펠정보는 내부의 독자 어드레싱에서 관리하고 패턴정보와 스택은 프레엄버퍼어드레싱에서 관리한다. 그것은 내부 RAM10l8을 액세스할 경우 독자의 어드레싱측이 프레임버퍼 어드레싱으로 하여 액세스하는 것보다 고속으로 액세스할 수 있기 때문이다. 한편 패턴정보나 스택은 용량을 한정할 수가 없기 때문에 내부 RAM1018에 설정할 수 없는 사태에는 프레임버퍼의 영역으로 확장할 수 있는 것을 목적으로 하고 프레임버퍼 어드레싱에서 관리한다.

그러나 본 실시예 이외의 내부 RAM1018의 사용법으로서 내부 RAM독자의 어드레싱만을 갖고 패턴이나 스택을 보다 고속으로 액세스하는 방법이나 프레임 버퍼 어드레싱만을 갖고 선종이나 펠정보의 용량확장을 가능하게 하는 방법도 고려된다.

다음은 내부 RAM1018의 프레임 버퍼 어드레싱에 대하여 설명한다.

제10도는 도형처리장치(GDP)(10)내의 묘화프로세스(101)의 프레임 버퍼(14)로의 인터페이스에 관련한 부분 및 버스제어회로(107)의 블록도를 표시한 것이다. 버스제어회로(107)는 중앙처리장치(11)의 시스템버스에 접속되는 프레임버퍼(14)로의 액세스를 위한 제어신호 도형처리장치(10)에서 시스템메모리(12)로의 액세스를 위한 제어신호를 발생시킨다.

내부 RAM1018을 프레임 버퍼 어드레싱으로 액세스할 경우에는 우선 내부 RAM 어드레스 레지스더(IRA)(2006)에 프레임 버퍼(14)상에 배치할 선두 어드레스를 격납하여 둔다. 당해 레지스터(2006)은 32비트중 하위 12비트는 설정하지 않는다.

묘화프로세스(101)는 프레임 버퍼(14)를 액세스할 때에 그 어드레스를 비트단위로 메모리 어드레스 레지스터(MAR)(2004)에 세트한다. 이때 당해 레지스터(2004)와 상기 레지스터의 내용을 일치검출기(IRCMP)(2007)에서 비교한다. 당해 비교기(2007)은 32비트중 하위 12비트는 비교하지 않는다. 따라서 당해 비교기(2007)이 일치신호를 출력하고 있으면 상기 메모리 어드레스 레지스터(2004)에 설정해 놓은 어드레스는 내부 RAM1018를 액세스하는 어드레스이다. 그리하여 상기 일치신호로서 내부 RAM1018를 액세스하기 위하여 내부 RAM독자의 어드레싱을 위한 어드레스정보 대신 상기 메모리 어드레스 레지스터(2004)의 어드레스치에 하위 12비트에 의하여 내부 RAM1018을 액세스한다. 한편 프레임버퍼(14)의 액세스를 하지않도록 드로리퀘스트 발생기(2013)에 대하여 액세스를 금지하도록 지시한다.

제11도는 중앙처리장치(CPU)(11)에서 액세스할 수 있는 도형처리장치(GDP)(10) 내부의 제어레지스터RAM의 일람을 표시한다. 이들의 내부레지스터의 액세스 방법에는 다음의 2종의 경우가 있다.

(1) 중앙처리장치(CPI)(11)에서 직접 액세스할 수 있는 레지스터, 제12도는 중앙처리장치(11)에서 직접액세스할 수 있는 레지스터 RAM의 상세구성을 집합한 것이다. 어드레스 레지스터는 RS1, RS2,

, R/

가 함께 "Low"의 조건이 기입할 수 있다. 어드레스/라이트 FIFO 카운트레지스터는 RS1, RS2,

가 함께"Low"에서 R/W가 "High"의 조건에서 어드레스 레지스더와 라이트 FIFO 카운트를 판독할 수가 있다. 스테이터스 레지스터는 RS1이 "Low" RS2가 "High"

가 "Low" R/

가 "High"인때에 판독할 수가 있다. 스테이터스 레지스터 크리어레지스터는 RS1이 "Low" RS2가 "High"가

가 "Low" R/

가 "Low"인때에 기입할 수가 있다. FIFO는 RS1이 "High" RS2가 "Low"

가 "Low"에서 액세스된다. 그 이외의 레지스터는 어드레스 레지스터에서 레지스터번호를 지정한후 RS1, RS2가 함께 "High"

가 "Low"의 조건으로 액세스할 수가 있다.

(2) FIFO 경유로 액세스할 수 있는 레지스터 묘화를 제어하는 레지스터 RAM은 FIFO(First In First Out) 경유로 액세스한다. 라이트 FIFO는 32워드, 리이드 FIFO는 8워드이다. 내부에서는 l개의 컴맨드를 처리할때마다 다음의 컴맨드가 컴맨드레지스터에 전송된다. 제13도는 묘화패러미터 레지스터의 상세한 구성을 표시한 것이다.

다음은 제12도에 의하여 각 레지스터의 기능을 설명한다.

(1) 어드레스 레지스터(AR : Address Register)

어드레스 레지스터(AR)는 도형처리장치(GDP)(10) 내부의 콘트롤레지스터의 어드레스($000∼$1FF)를 지정하기 위한 레지스터이다. 콘트롤레지스터에 라이트 또는 리이드를 할때 우선 AR에 해당하는 제어레지스터의 어드레스를 기입할 필요가 있다. 또 이 레지스터의 INC 비트를 0으로 하면 어드레스 레지스터의 갱신은 되지않지만 1로하면 제어레지스터를 액세스할때마다 어드레스 레지스터를 +2씩 갱신해간다. 이것에 의하여 제어레지스터를 연속하여 액세스할 경우에는 어드레스 레지스터의 세트를 최초에 하는 것만으로 된다.

(2) 어드레스/라이트 FIFO 카운트레지스터(AWFCR Address/Write FIFO counter Register)

이 레지스터는 어드레스 레지스터와 라이트 FIFO 공간어수의 내용을 판독하는 레지스터이다. 중앙처리장치(11)는 이 레지스터에 의하여 어드레스 레지스터의 설정치를 인지할 수 있는 동시에 라이트 FIFO의 공간어수를 인지하므로서 라이트 FIFO에 그 어수분의 컴맨드나 패러미터를 연속하여 전송할 수 있다.

(3) 스테이터스 레지스터(SR : Status Resister)

스테이터스 레지스터(SR)는 도형처리장치(10)의 내부 상태를 표시한 레지스터이다.각 비트의 의미는 다음과 같다.

* 업데이터(UDT : Update)

타이밍 및 표시제어레지스터의 기입변환 허가기간을 표시함.

* 컴맨드 DMA 컴플리이트(CDC : Command DMA Complets)

컴맨드 DMA 모드에 있어서 컴맨드 DMA를 종료시키는 컴맨드인 DEND 컴맨드를 실행한 경우에 세트되는 비트이다.

* DMA 에러(DER : DMA Error)

컴맨드 DMA 모드에 있어서 GET,RD 컴맨드를 실행한 경우에 제트되어 컴맨드 DMA 모드를 속행할 수없음을 표시한다.

* 메모리 프로텍션 바이오레이션(MPV : Memory Protection Violation)

PAINT 컴맨드로 프레임 버퍼의 스택영역을 액세스할 경우 스택영역을 넘어서 액세스한 것을 표시한다.

* 스톱(STP : Stop)

STOP 컴맨드를 실행한 것을 표시한다.

* 컴맨드 에러(CER : Command Error)

미정의 컴맨드를 실행했거나 2치 정보로 표시되는 좌표공간과 컬러정보로 표시되는 좌표공간의 사이에서 ZOOM 컴맨드이거나 ROT 컴맨드를 실행한 것을 표시한다.

* 에러리어검출(ARD : Aree Detect)

묘화영역 테스트모드의 지정에 따라 에어리어가 검출된 것을 표시한다.

* 컴맨드종료(CED : Comnnnd End)

컴맨드 실행의 종료이거나 컴맨드가 실행되고 있지 않음을 표시한다.

* 리이드 FIFO풀(RFF : Read FIFO Full)

리이드 FIFO에 8워드(16바이트)의 데이터가 들어가 있고 이것 이상의 데이터라이드 컴맨드의 실행이 불가능하다는 것을 표시함. 리이드 FIFO의 데이터를 리이드하면 RFF는 클리어된다.

* 리이드 FIFO 레디(RER : Read FIFO Ready)

레지스터 FIFO에 데이터가 준비된 것을 표시함.

리이드 FIFO 데이터를 전부 리이드하면 RFR는 클리어된다.

* 라이트 FIFO 레디(WFR : Write FIFO Ready)

라이트 FIFO로의 라이트가 가능하다는 것을 표시함.

라이트 FIFO에 32워드(64바이트)의 데이터가 라이트되면 WFR는 클리어된다.

* 라이트 FIFO 엠프티(WFE : Write FIFO Empty : bit0)

라이트 FIFO가 공간인 것을 표시함.

라이트 FIFO에 데이터를 라이트하면 WFE는 클리어된다.

(3) 스테이터스 레지스터 클리어 레지스터(SRCR Status Register Clear Register)

스테이터스 레지스터 클리어 레지스터(SRCR)는 스테이터스 레지스터의 각 비트를 클리어하는 레지스터이다. 스테이터스 레지스터의 클리어를 하는 비트에 대응한 비트에 1을 세트하므로서 스테이터스 레지스터의 각 비트는 리세트된다. 단 스테이터스 레지스터의 RFF, RFR, WFR, WFE비트는 이 레지스터에서는 리세트는 할 수 없다.

(4) FIFO 엔트리(FE : FIFO Entry)

FlFO 엔트리(FE)는 도형처리장치(GDP)(10)에 컴맨드/패러미터의 라이트 도형처리장치(10)에 의하여 데이터의 리이드를 하기 위한 레지스터이다.

도형처리장치(GDP)(10)는 각각 16바이트의 리이드 FIFO 64바이트의 라이트 FIFO을 내장하고 있고 리이드를 하면 리이드 FIFO가 라이트를 하면 라이트 FIFO가 선택된다. 컴맨드/패러미터를 라이트 FIFO에라이트 하므로서 컴맨드는 순차로 실행되며 리이트 컴맨드 실행후 리이드 데이터는 순차로 리이드 FIFO에 준비된다.

(5) 컴맨드 제어레지스터(CCR : Comnmnd Control Register)

컴맨드 제어레지스터(CCR)는 컴맨드처리를 제어하는 레지스터이며 각 비트의 의미는 다음과 같다

* 그래픽비트모드(GBM : Graphic Bit Mode)

그래픽비트모드(GBM)는 도형처리장치(GDP)(10)에서 취급하는 화소데이터의 비트구성을 설정하는 비트이다. 비트구성은 6종류가 선택되고 시스템에 있던 컬러구성을 용이하게 실현할 수가 있다.

* 에어리어모드(AREA : Area Deteet Mode)

묘화영역을 관리하는 모드로서 제14도에 표시한 모드를 보유한다.

* 콘티뉴모드(CNT: Continue Mode)

데이터 구성변환(DCT: Data Configulation Transform)

중앙처리장치(11)와 도형처리장치(10)와의 사이의 데이터전송시에 있어 데이터구성의 변환을 지정하는 비트이다. 이 설정을 선택하므로서 각종의 중앙처리장치(11)와 도형처리장치(10)는 접속할 수가 있다. 제15도에 그 변환의 종류를 표시한다.

*소수부설정(FRS : Fraction Set)

카렌트포인터의 고정소수점의 위치를 설정하는 비트이다. 소수점의 위치는 다음의 4종류를 설정할 수가있고 도형의 묘화정밀도를 간단하게 선택할 수 있다.

*라이트온리모드(WOM : Write Only Mode)

1어중에 복수화소를 보유하는 시스템에 있어서 1화소단으로 기입변환할때 리이드 모디파이 라이트동작을 하지 않고 라이트동작만으로 1화소단위의 기입변환하는 것을 가능하게 하는 모드를 지정하는 비트이다. 이것에 의하여 1메모리사이클로 1화소의 갱신이 가능하게 되고 묘화속도의 향상이 도모된다.

*메모리 데이터 사이즈(MDS : Memory Data Size)

프레임버퍼(14)의 데이터버스폭을 설정하는 비트이다. 프레임버퍼(14)의 어드레스공간의 일부를 메인메모리(12)에 할당한때의 프레임버퍼(14)측과 메인메모리(12)측이 독립하여 실정할 수 있는 것으로 시스템 구성의 다양화에 대응할 수 있다.

*타이밍제어 레지스터

이들의 레지스터는 동기신호 캐솔표시 제어신호 화면제어신호의 출력조건을 정의하는 레지스터군이다.

*표시제어 레지스터

이들의 레지스터는 표시를 하기 위한 메모리 어드레스출력을 제어하는 레지스터군이다.

다음에서 제13도에 기준하여 묘화페러미터 레지스터의 기능을 설명한다.

*컬러 0레지스터(CLO : Color Register 0)

패턴, 선종, 폰트데이터등의 2치정보를 컬러데이터에 변환할때에 사용하는 레지스터이며 2치데이터의 "0"에 대응하는 컬러데이터를 설정한다.

*컬러 1레지스터(CL1 : Color Register 1)

컬러 0레지스터와 동일하게 2치정보를 컬러데이터에 변환할때에 사용하는 레지스터로서 2종데이터의 "1"에 대응하는 컬러데이터를 설정한다.

색비교레지스터(CCMP : Color Comparison Register)

묘화연산의 평가색을 정의한다. 후술하는 색비교 모드를 선택하는 것으로서 이 레지스터에서 지정되는 특정색을 묘화금지색이나 변경가능색으로 할 수가 있다.

*에지컬러 레지스터(EDG : Edge Color Register)

PAINT 콘드에서 영역을 한정하기 위한 경계색을 정의한다. 이 레지스터에 지정한 색을 경계색으로 할경우와 이 레지스터에 지정한 색 이외의 색을 경계색으로 하여 판정할 경우가 있다.

*리이드 마스크 레지스터(RMASK : Read Mask Register)

킬러데이터에서 특정의 컬러플레인의 데이터만을 선택하고 2치화할 경우의 컬러플레인을 지정하는 레지스터이다.

*라이트 마스크 레지스터(WMASK : Write Mask Register)

묘화를 할 경우 기입변환을 하지 않기 때문에 컬러플레인을 지정하는 레지스터이다. 기입변환을 하지 않는 플레인은 복수플레인을 지정할 수가 있다. 전술한 리이드 마스크 레지스터와 조합하여 사용하므로서 클레인간의 카피를 할 수가 있다.

*패턴제어레지스터(PTNC : Patten Control Register)

PAINT 컴맨드나 필컴맨드의 도말패턴을 격납하는 에어리어를 정의하는 레지스터이다. 프레임버퍼상에 설정할 수가 있으므로 영역으로 크기를 자유롭게 설정할 수가 있다. 이 레지스터는 다음에 표시하는 레지스터군으로 구성된다.

i) 패턴포인터(PPX, PPY)

패턴영역의 참조점을 표시한다. 패턴영역은 묘화좌표계에 대하여 독자의 패턴좌표계가 있다.

ⅱ) 패턴스타트위치(PSX, PSY)

패턴영역의 개시점좌표를 패턴좌표계로 표시한다.

ⅲ) 패턴엔드위치(PEX, PEY)

패턴영역의 종료점을 패턴좌표계로 표시한다.

ⅳ) 패턴확대카운트(PZCX, PZCY)

패턴참조시의 확대배율의 계수치를 표시한다. 이 계수치는 묘화에 수반하여 0

PZCX

PZX, 0

PZCY

PZY의 범위에서 카운트되어 확대계수에 도달하면 패턴포인트가 이동한다.

v) 패턴확대계수(PZX, PZY)

패턴참조시의 확대계수를 정의한다. 10∼15의 지정에 상응하여 1∼16배의 확대배율이 된다.

*영역정의 레지스터(ARD : Area Definition Register)

묘화영역을 정의한다. 전술한 에어리어모드에 따라서 영역관리를 한다.

*묘화모드 레지스터(DMR : Drawing Mode Register)

묘화 연산을 하기 위한 연산보드 색비교모드, 컬러보드, 펠묘화모드를 지정한다.

제16도 제20도에 묘화모드 레지스터의 구성을 표시한다. DMO는 MCOPY 컴맨드이외의 묘화로 참조되는 레지스터이며 DM1는 MCOPY 컴맨드에 있어서 전송원 데이터와 패턴데이터간의 연산을 정의하는 레지스터이다. 그 연산결과와 전송선 데이터와 연산은 DM0을 참조한다. 이 2개의 레지스터로 MCOPY 컴맨드에 있어서 256종의 논리연산을 정의할 수가 있다. CMW0와 CMW1은 2개의 묘화좌표계의 메모리폭을 정의하는 레지스터이다. 제21도에는 도형처리장치(10)가 2개의 좌표계를 관리하므로서 화면사이즈가 상이한 좌표계산의 데이터전송을 할 수 있는 것을 가능하다는 것을 표시한다. 이것에 의하여 멀티우인도를 관리하는 시스템으로 우인도간의 데이터전송을 간단하게 할 수 있다.

* 패턴속성 (PDR : Pattern Definition Register)

패턴영역의 메모리폭을 정의하는 레지스터이다. 최상위비트가 0인때는 패턴영역은 컬러데이터 1의 때는 2치데이터로 하여 취급한다.

*패턴메모리 어드레스 레지스터(PTNA : Pattern Memory Address Register)

전술한 패턴포인트(PPX, PPY)에 대한 프레임버퍼의 메모리어드레스를 관리하는 레지스터이다. 펠메모리 어드레스 레지스터(PLA : Pel Memory Address Register)

도형처리장치(10)는 선묘화를 할 경우 1화소에 대응하는 형상을 정의하는 펠영역을 가질 수가 있다. 이 펠기능을 사용하여 굵은선으로의 선묘화를 용이하게 할 수 있다. 제22도에 펠영역의 정의를 표시한다. 펠원점에 대응하는 어드레스를 이 레지스터에 설정한다.

*펠제어 레지스터(PLC : Pel Control Register)

펠영역의 크기를 정의하는 레지스터이다. 제22도의 펠원점은 묘화좌표상의 커렌트프인터에 대응하는 점이며 커렌트포인터를 중심으로 하여 PLX1, PLX2, PLYl, PLY2가 크기를 정의하고 이 범위내에서 1화소의 형상을 정의한다. 이 데이터의 1비트가 프레임버퍼(14)의 1화소에 대응한다. 0이 부분은 무시되고 1의 부분은 후술하는 수종정보에 기인하여 묘화된다. 즉 1화소를 묘화하기 위하여 선택된 선종정보 1비트를 펠의 "1"의부분에 대응시켜서 묘화한다. 제23도에 펠과 선종의 관계를 표시한다. 펠의 형상 크기에 무관계로 커렌트포인트는 1화소단위로 이동을 하기 때문에 형상에 의하여서는 복수의 중복기입을 한다.

* 선종제어레지스터 (LSC : Line Style Control Register)

선묘화를 할 경우의 선종정보영역을 정의하는 레지스터이다. 선종을 변경하므로서 점선등을 정의할 수가있다.

ⅰ) 선종포인터(LSP)

선종의 참조점을 표시하는 포인터이며 커렌트포인터에 대응하여 이동한다.

ⅱ) 선종개시점(LSS)

선종의 개시점을 표시한다.

ⅲ) 선종종료점(LSE)

선종의 종료점을 표시한다.

ⅳ) 선종확대카운트(LSZC)

선종참조시의 확대배율의 계수치를 표시한다. 이 계수치는 묘화에 따라0

LSZC

LSZ의 범위에서 카운트되며 확대계수에 달하면 선종포인트가 이동한다.

v) 선종확대계수(LSZ)

선종참조시의 확대계수를 정의한다. 0∼15의 지정에 상응하여 1∼16배의 확대배율이 된다.

*폰트영역정의 레지스터(FADR : Font Area Definition Register)

비트맵문자묘화를 위한 문자폰트영역을 정의하는 레지스터이다. 문자폰트는 프레임버퍼의 어드레스 공간상에 정의하기 위하여 프레임버퍼상에 배치하는 것 이외에 상술한 컴맨드제어 레지스터(CCR)의 MMA 비트를 "1"에 하여둠으로서 메인메모리상에 폰트를 배치하는 것이 가능하다.

(ⅰ) 폰트베이스 어드레스(FBAH, FBAL)

폰트영역의 기준검의 메모리 어드레스를 정의한다.

(ⅱ) 폰티비트수(FBN)

1문자의 폰트의 총비트수를 정의한다.

(ⅲ) 폰트메모리폭(FAMW)

폰트영역의 메모리폭을 정의한다.

(ⅳ) 문자간격(DX, DY)

문자의 간격을 정의한다.

(v) 문자확대계수(ZX, ZY)

CHR 컴맨드를 1문자의 묘화를 할 경우의 1문자의 확대/축소율을 정의한다. DX, DY보다 크면 확대가 되고 작으면 축소가 된다. X 방향과 Y 방향이 독립하여 정의되므로 X 방향을 확대 Y 방향은 축소하는 문자를 묘화할 수 있다.

(ⅵ) 폰트경사계수(XX)

CHR 컴맨드로 1문자의 묘화를 할 경우의 문자의 경사율을 정의한다. 후술하는 CHR 컴맨드의 설명을 참조할 것이다.

*내부 RAM 어드레스(IRAR : Internal RAMAddress Register)

도형처리장치(10)는 내부에 512바이트의 RAM을 갖고 있고 이 RAM을 프레임버퍼의 어드레스공간으로하여 액세스할 수가 있다. 내부 RAM 어드레스 레지스터에는 프레임버퍼상의 배치할 선두어드레스를 설정한다. 내부 RAM은 프레임버퍼에 비교하여 고속으로 액세스하는 것이 가능하다. 따라서 패턴영역이 작은경우에는 패턴을 내부 RAM에 배치하는 것으로 처리속도를 향상시킬 수가 있다. 한편 패턴영역을 확장하고자 할때는 전술한 패턴메모리 어드레스(PTNA)를 변경하는 것만으로 좋고 소프트웨어만으로 간단하게 사용분별이 된다. 제24도는 프레임버퍼(14) 내부 RAM(1011) 메인메모리(12)와 프레임버퍼 어드레스공간의 관계를 표시한 것이다.

*스택 선두 어드레스(SSAR : Stack Start Address Register)

PAlNT 컴맨드실행시 처리도중의 좌표점을 프레임버퍼에 스택한다. 이 레지스터는 그 스택영역의 선두어드레스를 정의하는 레지스터이다.

* 스택영역정의 (SADR : Stack Area Definition Register)

스택영역의 크기를 정의하는 레지스터이며 2ⁿ단위에 설정이 가능하다.

*스택포인터(SP : Stack Pointer)

스택을 하는 어드레스를 설정한다.

드로잉 포인터 0(DP0 : Drawing Pointer 0)

좌표계 0의 묘화메모리 어드레스를 표시하는 레지스터이다.

*커렌트포인터 0(CP0X, CP0Y : Current Pointer 0)

좌표계 0의 묘화좌표를 표시한다. DP0에 대응한 좌표이다.

*드로인 포인터 1(DPl : Drawing Pointer 1)

좌표계 1의 묘화메모리 어드레스를 표시하는 레지스터이다.

*커렌트포인터 1(CP1X, CPlY : Currint Pointer 1)

좌표계 1의 묘화좌표를 표시한다. DP1에 대응한 좌표이다.

*묘화개시좌표(DSP : Drawing Start Point)

ARC,EARC 컴맨드에 있어서 묘화를 개시한 원주상의 좌표를 표시한다.

*묘화종료좌표(DEP : Drawing End Point)

ARC,EARC 컴맨드에 있어서 묘화를 종료한 원주상의 좌표를 표시한다.

다음은 도형처리장치(GDP)(10)의 컴맨드에 대하여 설명한다.제25도에서 제28도까지는 컴맨드의 일람을 표시한다. 도형처리장치(GDP)(10)은 예를들면 일경 일렉트로닉스 1984년 5월 21일호 P221∼P254에서 언급된 바 있는 컴맨드의 일부와 전번에 본건출원인이 제안한 특원 60-201549호에서 언급하고 있는 컴맨드의 일부와 후술하는 컴맨드가 실행할 수 있다.

제29도는 PLINE 컴맨드의 동작예를 표시한다.

PLINE 컴맨드는 패러미터 X1, Y1에서 표시되는 점과 패러미터 X2, Y2에서 표시되는 점과를 연결하는 직선중 패러미터 Zs, Ze 및 Z에 의하여 표시되는 구간을 묘화한다. 패러미터 Zs, Ze는 X좌표 또는 Y좌표의 값을 제안하는 것이고 어느쪽의 좌표치를 제한할 것인가는 패러미터 Z에서 설정한다.

Z=0 경우 X좌표가 Zs에서 Ze까지의 구간이 묘화되어 Z=1의 경우 Y좌표가 Zs에서 Ze까지의 구간이 묘화된다. 이 컴맨드를 사용하는 것에 의하여 종래의 도형처리장치에서는 묘화하는 것이 곤란하였다. 시점종점의 좌표치가 정수가 아닌 직선의 묘화를 도형처리장치(GDP)(10)로 할 수가 있다. 또 묘화를 하는 좌표계는 2개의 좌표계중 어느것인가를 패러미터 D에 의하여 지정할 수 있다.

제30도는 FTRAP 컴맨드의 동작예를 표시한 것이다.

FTRAR 컴맨드는 패러미터 X₁, Y₁에서 표시되는 점과 패러미터 X₂, Y₂에서 표시되는 점과를 연결하는 선분과 패러미터 X₃, Y₃에서 표시된 점과 패러미터 X₄, Y₄에서 표시된 점과를 연결하는 선분과 패러미터 Ys에서 표시된 수평선과 패러미터 Ye에서 수평선의 합계 4개의 직선에 의하여 포위된 영역을 패턴 RAM에 격납되어 있는 도형을 사용하여 도말하는 컴맨드이다.

이 컴맨드를 조합하여 사용하므로서 임의의 다각형군으로 구성되는 도형을 모양패턴으로 도말할 수가 있다. 또 묘화를 하는 좌표계는 2개의 좌표계중 어느것인가를 패러미터 D에 의하여 지정할 수 있다.

제31도는 FARC-LN 컴맨드의 동작예를 표시한다.

RARC-LN 컴맨드는 패러미터 Xc, Yc에서 표시된 점을 중심으로 하고 패러미터에서 지정된 반경을 가지고 패러미터 Zone에서 지정된 영역에 포함되는 4분지 1원호와 패러미터 X_l, Y₁에서 표시된 점과 패러미터 X₂, Y₂에서 표시된 점과를 연결한 선분과 패러미터 Ys에서 표시된 수평선과 패러미터 Ye에서 표시된 수평선의 합계 4개의 선에 의하여 포위된 영역을 패턴 RAM에 격납되어 있는 도형을 사용하여 도말하는 컴맨드이다. 묘화를 하는 좌표계는 2개의 좌표계중 어느것인가를 패러미터 D에 의하여 지정된다.

제32도는 FPCRCL 컴맨드의 동작예를 표시한다.

FPCRCL 컴맨드는 r에서 지정되는 반경의 원의 내부중 패러미터 Ys에서 표시되는 수평선과 패러미터Ye에서 표시되는 수평선 사이에 끼어 있는 영역을 패턴영역에 격납되어 있는 도형을 사용하여 도말하는 컴맨드이다. 묘화를 하는 좌표계는 2개의 좌표계중 어느것인가를 패러미터 D에 의하여 지정할 수 있다.

제33도는 FFARC-LN 컴맨드의 동작예를 표시한다.

FEARC-LN 컴맨드는 패러미터 Xc,Yc로 표시된 점을 중심으로 하고 패러미터 A로 지정된 X축 반경을 갖고 패러미터 B로 지정된 Y축 반경을 갖고 패러미터 Zone으로 지정된 영역에 포함되는 4분지 1타원호와 패러미터 X₁, Y₁으로 표시된 점과 패러미터 X₂, Y₂로 표시된 점과를 연결한 선분과 패러미터 Y₂로 표시되는수평선의 합계 4개의 선에 의하여 포위된 영역을 패턴영역에 격납되어 있는 도형을 사용하여 도말하는 컴맨드이다. 묘화를 하는 좌표계는 2개의 좌표계중 어느것인가를 패러미터 D에 의하여 지정된다. 제34도는 FPELPS의 컴맨드의 동작예를 표시한 것이다. FPELPS 컴맨드는 패러미터 Xc,Yc로 표시된 점을 중심으로 하고 패러미터 A에서 지정된 X축 반경을 가지며 패러미터 B에서 지정된 Y축반경의 타원의 내부분 패러미터 Ys에서 표시된 수평선과 패러미터 Ye로 표시되는 수평선에 끼워져 있는 영역을 패턴영역에 격납되어 있는 도형을 사용하여 도말하는 컴맨드이다.

묘화를 실행하는 좌표계는 2개의 좌표계중 어느것인가를 패러미터 D에 의하여 지정할 수 있다.

이상의 FTRAP, FARC-LN,FPCRCL, FEARC-LN, FPELPS의 5개의 컴맨드를 조합하여 사용하므로서 임의의 선분 및 원호 및 타원형으로 구성되는 도형을 모양패턴으로 도말할 수가 있다. 제35도는 TEXT 컴맨드의 동작예를 표시한 것이다. TEXT 컴맨드는 프레임버퍼(14)내의 일부를 문자폰트영역으로 한 시스템에 있어서 입력되는 컴맨드코드에 대응한 문자폰트데이터를 프레임버퍼(14)의 표시영역중의 패러미터 X, Y가 표시하는 위치에 전개하는 컴맨드이다. 도형처리장치(GDP)(10)의 내부레지스터인 폰트영역의 스타트어드레스를 설정하는 레지스터 FSAH, FSAL와 폰트영역의 메모리쪽을 설정하는 레지스터 FAMW와 전개하는 실제의 문자폭을 설정하는 레지스터 FSX, FSY와 1문자분의 총비트수를 설정하는 레지스터 FBN와 X방향의 문자간격을 설정하는 레지스터 DX와 Y 방향의 문자간격을 설정하는 레지스터 DY를 미리 설정하여둔다.

그후 중앙처리장치(CPU)(11)는 이 컴맨드와 전개하여야 할 좌표 X, Y에 연속전개하여야 할 문자수를 설정한 패러미터 n에 계속하여 문자코드 CN를 순차로 n 문자분 전송한다. 그렇게하면 도형처리장치(GDP)(10)는 각 문자폰트의 어드레스를 산출하고 폰트를 전개한다. 또 본 컴맨드는 컴맨드코드의 특정의 비트지정에 의하여 문자단위에 전개사이트를 변경할 수도 있다. 제36도에 이 동작예를 표시한다. 프레임버퍼(14)중에 폰트레이블과 문자단위의 전개사이즈를 지정한 테이블을 설정해둔다. 당해 테이블에는 각 문자의 X방향의 좌여백 부분의 비트수를 표시한 FSA와 좌단부에서 문자의 우단부까지의 비트수를 표시한 FSB를가진다. 상기 문자전개의 방법과의 상이점은 X 방향의 전개사이즈를 상기 패러미터 FSX를 사용하지 않고 X 방향 전개사이즈=FSB-FSA로 하는 것이다.

제37도는 TEXT 컴맨드에 있어서 컬러전개의 일예를 표시한 것이다. 이것은 2치데이터인 폰트데이터를 다치정보인 컬러데이터에 변환하는 방법을 표시하고 있다. 도형처리장치(DGP)(10)의 내부레지스터인 컬러레지스터 0에는 폰트데이터의 0에 대응하는 색데이터를 각각 설정한다. 도형처리장치(GDP)(10)는 판독기억한 폰트데이터를 순차로 검색하고 그것에 대응하는 색데이터를 프레임버퍼(14)에 기입해간다.

제38도는 CHR 컴맨드의 동작예를 표시한 것이다. CHR 컴맨드는 프레임버퍼(14)내의 일부를 문자폰트영역으로한 시스템에 있어서 입력되는 컴맨드코드에 대응한 문자폰트 데이터를 프레임버퍼(14)의 표시영역중의 패러미터 X, Y가 표시하는 위치에 전개하는 컴맨드이다.

문자의 회전은 패러미터 SD에 의하여 90°단위의 회전이 설정된다. 도형처리장치(GDP)(10)의 내부 레지스터이다. 폰트영역의 스타트어드레스를 설정하는 레지스터 FSAH, FSAL와 폰트영역의 메모리폭을 설정하는 레지스터 FAMW와 전개할 실제의 문자폭을 설정하는 레지스터 FSX, FSY와 1문자분의 총비트수를 설정하는 레지스터 FBN와 프레임버퍼(14)상에 전개될 실제의 문자의 크기를 도트수로 설정하는 레지스터ZX, XY와 문자의 경사를 도트수로 설정하는 레지스터 XX를 미리 설정하여둔다. 문자가 우경인가 좌경인가의 설정은 XX의 부호에 의하여 한다.

그후 중앙처리장치(CPU)(11)은 이 컴맨드와 전개하여야 할 좌표 X, Y에 계속하여 전개하여야할 문자코드 CN를 전송한다. 그렇게하면 도형처리장치(GDP)(10)는 각 문자폰트의 어드레스를 산출하여 폰트를 전개한다. 또 CHR 컴맨드에서 컬러전개는 예를들면 전술한 TEXT 컴맨드에 있어 컬러전개와 동일한 방식에의하여 실행된다.

제39도는 MCOPY 컴맨드의 동작예를 표시한다. MCOPY 컴맨드는 프레임버퍼(14)내에 있어서 패러미터Xs, Ys에 의하여 표시되는 원점에서의 절대좌표위치와 그 점에서의 패러미터 Lx, Ly에 의하여 표시되는 상대좌표위치와를 대각의 2점으로 하는 좌표축에 평행한 구형영역의 데이터를 패턴영역에 격납되어 있는 데이터와의 사이에서 논리연산을 한후에 다시 패러미터 Xd, Yd에 의하여 표시되는 원점에서의 절대좌표위치를 시점으로 하는 좌표축에 평행한 구형영역으로 동영역의 데이터와 논리연산을 실행하면서 전송하는 컴맨드이다. 제40도는 MCOPY 컴맨드의 전송원영역의 주사방향을 표시한다. 전송원영역의 주사방향의 설정은 패러미터 LX, LY의 부호 및 패러미터 S에 의하여 실행된다. 제41도는 MCOPY 컴맨드의 전송선영역의 주사방향을 표시한다. 전송선영역의 주사방향의 설정은 패러미터 DSD에 의하여 실행된다. 전송선의 좌표계는 2개의 좌표계중 어느것인가를 패러미터 D에 의하여 지정한다. 또 전송원의 좌표계는 전송선과 상이한 좌표계 전송선과 동일한 좌표계의 어느것인가를 좌표계 So에 의하여 지정한다.

본 실시예에 있어서 도형처리장치(10)은 이상 설명한 바와 같은 고기능의 컴맨체계를 처리할 수가 있고 중앙처리장치(CPU)(11)의 처리부담을 대폭으로 경감할 수 있다. 이 결과 그래픽표시장치의 고성능화가 가능하게 된다. 또 이 도형처리장치(10)를 LSI로 하여 제공하므로서 그래픽 처리장치의 저코스트와도 같이가능하게 된다.

제42도는 본 발명의 타의 실시예를 표시한다. 도형처리 프로세스(이하 GDP라고 한다)(10) 메모리제어회로(1lA) 메모리(12)로 되었다. GDP는 CPU(도시없음)에서 전송되는 컴맨드나 제어패러미터를 받아서 도형발생 및 CRT로의 표시에 필요한 제어를 하는 프로세서이며 내부에서는 묘화프로세서(100) 및 표시프로세서(101)를 포함한다. 묘화프로세서((100)은 컴맨드를 해석하여 여러종류의 도형처리 알고리즘을 실행하고 메모리의 판독 및/또는 기입 어드레스 발생 및 화상데이터의 연산처리를 실행한다. 표시프로세서(101)는 CRT(도시없음)의 라스터스탠에 동기하여 메모리의 판독어드레스를 생성한다. 출력장치로서 프린터등의 타의 출력장치를 접속하는 경우에도 유사한 동작을 한다. 메모리제어회로(1lA)는 타이밍 발생회로(110) 어드레스 생성회로(111) 데이터버퍼(112) 비디오←제어회로(113)를 포함한다. 타이밍←발생회로(110)는 GDP(10)에서 공급되는 버스의 상태신호(FBS0∼3) 화소어드레스(PA0∼1) 및 기타의 제어신호를←사용하여←메모리(12)의←액세스에←필요한←타이밍신호(

)을 발생한다.

어드레스 생성회로(111)는 GDP(10)에서 공급되는 어드레스에서 다이나믹 메모리(12)의 제어에 필요한 멀티플렉서 어드레스를 생성한다. 데이터버퍼(12)는 GDP(10)와 메모리(12)와의 사이에서 데이터의 수송을 버퍼한다. 비디오 제어회로(113)는 메모리에서 판독된 표시용 데이터를 수취하여 CRT 또는 프린터등에 필요한 비디오신호를 생성한다. 메모리(12)는 본 실시예에서는 다이나믹 메모리침 8개(120)(127)를 사용하여 구성하였지만 기타의 메모리소자(스나틱 RAM등)나 메모리 개수가 많은 경우에도 용이하게 확장된다. 또 그 경우에 본 실시예와는 상이한 제어신호도 필요하게 되는 경우가 있지만 본 실시예와 같이 적용할 수 있음은 물론이다. 제43a도는 메모리(12)의 논리적인 배열의 일예를 표시하고 제43b도는 메모리 1어의 구성예를 표시한다. 어드레스의 작은축을 좌상으로하여 우방향에 2차원 상태로 배열되어 있다. 본 실시예는 1화소에 4비트가 할당된 4비트/화소의 예이고 16색의 컬러표시 또는 16계조의 다계조표시에 적용된다. 메모리의 1어는 예를들면 32비트이지만 메모리 어드레스는 16비트를 단위로 하여 부여되었다. 1어에는 수평으로 연속하는 8화소분의 데이터가 할당되어 있다. 제42도의 각 메모리소자(120)∼(127)은 1어중의 4비트분을 분담한다.

종래 메모리의 1어의 판독 및 기입은 동시에 실행되어 왔지만 본 실시예에서는 각 메모리소자에 상이한 기입제어신호(

)을 공급하여 화소단위의 기입을 가능하게 하고있다. 즉 버스의 상태신호(FBS0∼3)가 화소단위의 기입을 지정하고 있는 경우에는 화소어드레스(PA0∼1) 및 메모리 어드레스0(MA0)를 디코드하여

을 발생한다.

다음은 제44도를 사용하여 GDP(10)을 출력하는 버스의 상태신호(FBS0∼3)의 일예에 대하여 설명한다. 메모리(프레임버퍼)버스의 액세스 상태로서는 제44도에 표시한 16종(단 3종은 미정의)이 있다. FBS="0"는 프레임버퍼에 대하여 아무것도 실행하지 않는 상태이다. 메모리의 기입에 관하여서는 32비트단위(FBS="111") 16비트단위(FBS="101") 및 화소단위(FBS="1")의 3종이 정의되어 있다. 메모리제어회로(11A)는 이 상태신호를 디코드하여 32비트단위의 가입시는 WE0 WE7의 모두에게 "Low"레벨을 출력하여 전체메모리침(120)(127)에 기입을 지령한다. 16비트단위의 기입에서는 MA0 신호에 의하여 상위 16비트 도는 하위 16비트의 어느것인가가 지정되어 WE0∼WE3 또는 WE4∼WE7의 어느것인가가 액티브가 된다. 한편 화소단위 기입에서는 화소어드레스(PA0∼PA1)와 메모리 어드레스의 1비트(MA0)를 사용하여

의 어느것인가 1개가 액티브가 된다.

GDP(10)의 단자는 제42도와 동일하여도 된다. CPU 버스제어단자는 CPU 버스에 접속하는 데이터버스및 제어신호로 구성된다. DMA 제어단자는 직접메모리 액세스 콘트로울러(DMAC)와의 사이의 제어신호이다. 버스스위치 제어신호는 CPU 버스와 프레임버퍼 버스와를 접속하는 응용시에 외부부착의 버스스위치를 제어하는 신호군이다. FB 버스 제어신호는 프레임버퍼 버스를 제어한다. 표시제어신호는 비디오제어나 동기제어에 필요한 신호입출력이다 클럭계는 입력클럭 1본과 출력클럭 3본으로 구성된다. 여기에서 프레임버퍼용 어드레스버스(MA0∼MA27)는 동작모드에 응하여 메모리 어드레스 출력과 화소어드레스 출력이 멀티플렉스 되어있다.

제45도는 그 어드레스의 멀티플렉스 출력의 내용을 표시한 것이다. 메모리 어드레스는 16비트를 단위로하여 부여되어 있으므로 32비트/화소 및 16비트/화소에서는 이들의 단자는 메모리 어드레스 출력에 사용된다. 이것에 대하여 8비트/화소에서는 1비트의 화소어드레스가 MA26 단자에 출력된다. 4, 2, 1비트 1화소의 각 경우에는 각각 2, 3, 4비트의 화소어드레스 신호가 MA25∼MA26, MA24∼MA26, MA23∼MA26의 각 단자에 출력된다. MA 27 출력은 CPU의 어드레스 공간과 시스템메모리 어드레스 공간의 전환신호로 되어있고 모든 경우에 출력하도록 하고 있다.

이와같이 멀티플렉스하면 1화소당의 비트수가 감소될수록 사용할 수 있는 최대 메모리공간이 감소하게 되지만 취급할 수 있는 화면사이즈는 일정하게 되기때문에 실용적인 효과가 있다. GDP(10)이 가진 주요한 컴맨드중에 화소단위의 메모리액세스를 하는 컴맨드는 선묘화 컴맨드와 CHR, ZOOM, ROT의 각 컴맨드이다. 또 컴맨드의 처리모드에는 치환, 논리연산, 산술연산 및 조건부치환의 각 모드가 있지만 치환이외의 모드에서는 데이터의 판독이 필요하게 되기 때문에 화소단위, 워드단위의 어느 경우에도 판독하고 기입의 2회의 메모리 액세스를 필요로 한다. 이것에 대하여 치환모드의 경우는 기입사이클만으로 실행할 수 있기 때문에 고속화가 가능하계 된다.

제49(a),(b)도는 메모리의 판독, 기입의 타임챠트를 표시한다.

제49a도는 종래의 일반적인 판독, 기입의 2사이클로 1화소의 갱신처리를 하는 경우를 표시한 것이다.

MCYC는 1메모리 사이클마다의 주기를 표시한 클럭신호(제42도에서는 도시없음)이다. FBS0∼3은 버스의 상태를 표시한 코드호된 신호(제44도 참조).

MA0∼27은 어드레스출력 D0∼31은 데이터 입출력 단자이다. 1화소의 데이터갱신을 하는데는 제1의 메모리 사이클에서 메모리에서 대상이 되는 화소데이터를 포함한 1어를 판독하고 제2의 메모리 사이클에서는 판독한 데이터에 대하여 GDP 내부에서 지정된 화소위치에 지정한 연산을 실시하여 그 결과를 재차 메모리에 기입한다. 즉 그 2메모리 사이클을 사용하여 1화소의 데이터갱신처리가 실행되는 것이다. 제49b도에서는 화소단위 기입사이클을 표시한다. 이 경우는 FBS0∼3의 출력은 화소단위 기입사이클을 표시하는 동시에 MA 단자에서는 화소를 특정하는 정보(PA)를 출력한다. 이것들의 신호를 GDP(10) 외부에서 디코드하여 화소단위의 기입신호를 생성할 수가 있다. 따라서 1화소의 기입을 1메모리 사이클에서 실행할 수 있기 때문에 제49a도의 방법에 의한 경우보다도 고속으로 된다.

GDP(10) 내부에 있는 묘화모드 레지스터의 구성도 전술한 실시예와 동일하게 하여도 된다. 묘화모드 레지스터는 묘화시의 각종 동작모드를 지정하는 32비트의 레지스터이며 패러미터 레지스터의 하나로서 맵되어있고 외부에서는 WPR, RPR 컴맨드를 사용하여 기입변경, 판독이 가능하다. 연산모드, 색비교모드, 2치화모드, 컬러모드, 논리펠모드, 캐릭터 에어리어모드의 각 지정비트를 가지고 있다. 이하 본 실시예와 관련하는 연산모드는 전술한 제17도에서와 같이하면 되므로 상세한 설명은 생략한다. 제17도는 연산모드로서 지정되는 5비트의 내역을 표시한다. 16종류의 논리연산과 4종류의 산술연산을 지정할 수 있다. S는 묘화데이터(단 테키스트나 이미지 전송계의 컴맨드의 경우는 전송원데이터)를 D는 기입선의 메모리 데이터를 D'는 기입데이터를 각각 표시한다. 예를들면 연산모드로하여 0PM=00001를 지정하면 묘화데이터를 기입선의 메모리 데이터와의 논리적을 연산하고 기입을 한다. 또 0PM=00011을 지정한 경우는 묘화데이터를 기입하는것만의 소위 치환모드이다. 도면중 우측의 기입전용 사이클의 가부를 표시한 난은 기입전용모드를 지정한경우에 화소단위 기입사이클에서 실행되는가의 여부를 표시한다. 연산에 기입선 메모리 데이터(d)가 필요하게 되는 연산모드에서는 필히 메모리 데이터가 필요하게 되기 때문에 기입전용모드의 지정에 불구하고 판독, 기입의 2메모리 사이클을 사용하여 화소데이터의 갱신이 실행된다. 이것에 대하여 기입선 메모리 데이터(d)를 필요로 하지 않는 모드(D'=0, D'=S,D'=NOT(S), D'=1의 4개의 경유)에서는 기입전용모드를 지정하면 화소단위 기입사이클이 실행된다.

상기한 바와 같이 본 실시예에 의하면 치환모드의 경우 기입사이클만으로 화소단위의 액세스가 실행되는 결과 고속화 할수 있는 효과가 있다.

다음은 본 발명의 다른 실시예에 대하여 설명한다. 제46도는 본 발명을 적용한 별개의 실시예이다.

본 실시예에서는 GDP'(20)은 화소어드레스를 출력하는 대신에 화소마스크정보(MSK0∼7)을 출력하도록하고 있다. 즉 화소마스크정보는 8화소(4비트/화소의 경우 3비트)중의 묘화하여야할 화소위치를 표시하는것이다. 메모리 제어회로(21)에서는 이 화소마스크정보를 사용하여 WE0∼WE7을 제어할 수가 있다. 따라서 1어내의 임의의 복수화소에 기입이 가능하게 된다. 본 실시예에서는 4비트/화소의 경우이지만 8비트/화소이상의 경우에는 화소마스크정보의 일부 비트를 사용하면 된다. 또 화소마스크정보로서 32비트 출력하면 1비트/화소 2비트/화소에도 적용할 수 있음은 물론이다. 이상과 같이 본 실시예에서는 1어중의 복수화소에 기입이 가능하게 되고 다시 고속화 할 수 있다. 제47(a), (b)도는 2종류의 묘화에 대하여 설명한 것으로서 제47a도는 임의의 방향묘화(벡터묘화)의 예를 제47도 b는 래스터 방향묘화의 예를 표시한다. 벡터묘화는 묘화점이 순차임의 방향에 이동하는 경우를 가르치고 있고 임의 방향직선원호, 타원호, 임의곡선의 발생등의 선묘화가 포함된다. 즉 이 벡터묘화는 원칙적으로 화소단위의 처리가 되고 본 발명에 의한 화소단위 기입을 적용할 수 있다. 한편 래스터 방향묘화는 화소의 배열과 같은 수평방향에 묘화를 실행하는 것으로 수평방향직선 도말이나 영역데이터의 카피등의 면묘화에서는 이 래스터 방향묘화를 적용한다. 래스터 방향묘화에서는 좌우의 단부를 제외하고 어단위의 기입이 가능하게 된다.

좌우의 단부에서는 꼭 묘화의 경계와 어의 경계가 일치하지 않지만 제46도 실시예를 적용하면 그러한 경우에도 기입사이클만으로 묘화가 가능하게 된다. 또 벡터묘화의 경우에도 수평으로 연속하는 복수화소가 동일어내에 들어가는 일이있지만 제46도의 실시예를 적용하면 기입사이클만으로 묘화실행할 수 있다.

제48도는 본 발명의 또다른 실시예를 표시한 것으로서 동일어내에 들어가는 일이 있지만 제46도의 실시예를 적용하면 기입사이클만으로 묘화실행 할수 있다.

제48도는 본 발명의 또다른 실시예를 표시한 것으로서 동일어내에 포함되는 화소가 연속할 경우를 자동검출하고 1어내의 복수화소에 기입을 한번에 할수 있게 한 것이다. 묘화프로세서(GDP")(30)은←묘화제어수단(31) 어드레스버퍼(32), 데이터버퍼(33), 일치검출회로(34), 마스크발행회로(35) 액세스 요구제어회로(36)를 내장한다.묘화제어수단(31)은 소정의 알고리즘에 따라서 순차묘화 화소위치를 산출하는 동시에 묘화데이터의 연산을 한다.

어드레스버퍼(32)는 묘화제어수단(31)에서 출력되는 메모리어드레스정보를 일시 기억한다. 데이터버퍼(33)는 묘화제어수단(31)와 메모리와의 사이의 데이터전송을 버퍼한다. 일치검출회로(34)는 어드레스버퍼(32)에 기억된 현재 처리대상으로 되어 있는 메모리어드레스와 묘화제어수단(310)에서 출력되는 다음의 처리대상이 되는 메모리어드레스와의 일치를 비교하고 일치되었는가 여부를 표시하는 신호를 출력한다. 마스크발생회로(35)는 묘화제어수단(31)에서 출력되는 화소어드레스를 해독하고 화소마스크정보를 발생하는 것으로서 일치검출회로(34)에서 출력에 의하여 제어되고 처리대상이 되는 메모리어드레스가 일치하고 있는 사이는 직전에 화소마스크정보에 대하여 다음 처리대상이 되는 화소위치에 대응하는 비트만을 세트하도록 작용하고 상이한 메모리어드레스가 지정된 경우에는 직전의 마스크정보를 외부에 출력한후 마스크정보를 클리어하고 다음 화소위치에 대응하는 비트를 세트하도록 작용한다. 액세스 요구제어회로(36)은 메모리에 대한 액세스 요구신호를 출력하는 것으로서 처리대상이 되는 메모리어드레스가 일치되어 있는 사이는 메모리에 기입은 하지않고서 직전과 상이한 메모리어드레스가 지정된 경우에 기입을 하도록 메모리 액세스 요구신호를 생성한다. 즉 동일어내의 화소에 대한 처리가 연속되는 동안은 메모리에 기입은 하지않고서 대상이 되는메모리어드레스가 이동한 경우에 그전의 메모리어드레스에 대한 기입처리를 실행한다. 따라서 예를들면 임의방향에 직선을 발생할 경우와 같이 화소단위의 처리를 할 경우에도 처리대상이 되는 화소가 수평으로 연속하고 동일어내에 포함되는 경우에는 일회의 메모리기입으로 끝낼 수가 있다. 이와 같이하여 본 실시예에 의하면 화소단위의 처리 알고리즘에 기준하여 동작할 경우에도 1어내의 복수화소에 대한 기입을 1회로 끝내게 되는 결과 메모리 액세스의 회소를 제한할 수 있는 효과가 있다.

제50도는 본 발명에 의한 도형처리장치의 블록도이다. 제50도에 있어서 도형처리장치는 묘화좌표점을 X, Y좌표치로 하여 연산하는 논리어드레스 연산부(310)과 전기좌표치에 대응한 메모리 어드레스를 산출하는 물리 어드레스 연산부(320)과 묘화데이터를 연산하는 컬러데이터 연산부(330)으로 대별된다.

논리 어드레스 연산부(310)은 주로 묘화알고리즘에 따라서 묘화점이 화면중의 어디에 있는가를 연산하는것으로서 논리마이크로 프로그램 ROM(210) 논리마이크로 명령 레지스터(260) 논리마이크로 명령 디코더(270) 논리마이크로 프로그램 ROM 어드레스 레지스터(LRAR)(220) 어드레스 인크리멘터(INC)(230) 스택(240) 명령 레지스터(250) 멀티점프제어(MJC)(180) 브레이크포인트 레지스터(BPR)(160) 일치검출회로(150)으로 구성된다.

물리 어드레스 연산부(320)과 컬러 데이터 연산부(330)은 물리 마이크로 프로그램 ROM(100)으로 제어되고 타의 물리 마이크로 명령 레지스터(120) 물리 마이크로 명령 디코더(130) 물리 마이크로 프로그램 ROM어드레스 레지스터(110) VAIT제어(140)으로 구성되었다.

또 논리 어드레스 연산부(310)과 물리 어드레스 연산부(320)간에서 데이터의 전송을 하기 위한 중간버퍼(170)과 연산패러미터나 선종정보나 화면도포를 하기 위한 패턴정보를 격납하는 내부 RAM(340)이 있다. 제51도는 논리 어드레스 연산부(310)의 상세를 표시한 것이다. FIFO 버퍼(3101)과 멀티점프 레지스터(MUR)(3100)과 범용레지스터군(TROX, TROY, TRIX, TRIY, TR2X, TR2Y, TR3X, TR3Y)(3102)와 묘화좌표를 지시하는 묘화좌표 커렌트 포인터(CPDX)(3103) 및 (3104)(CPDY)와 전송원좌표를 지시하는 전송원좌표 커렌트 포인터(CPSX)(3105)와 (3106)(CPSY)과 영역관리 레지스터(XMlN)(3107), (3108)(YMlN), (3111)(XMAX) 및 (3112)(YMAX)와 영역판정 비교기(ACMPN)(3109) 및 (3l10) (ACMPX)와 종료점 레지스터(XEND) (3113) 및 (3114)(YEND)와←종료점 ← 비교기(ECMP)(3115)와 ← 소오스래치(SFT,SLAVHEXSFT)(3117) 및 (SLAU)(3116)과 산술논리 연산기(ALU)(3118)과 디스티네이션 래치(DLA)(3119)와 정수발생기(SITERAL(3123)과 판독버스(UBA, VBA)(3120) 및 (3121)과 기입버스(3112)와를 구비하였다.

또 제52도는 중간버퍼(170)과 물리 어드레스 연산부(320)의 상세를 표시한 것이다. 내부 RAM 버퍼(RBUR)(3204)와 범용레지스터군 (TDR0, TDR1, TDR2, TDR3)(3025), (3206), (3207) 빛과 묘화좌표 계의 메모리 어드레스를 기억하는 레지스터(DRAS)(3213)과 도형의 도말모양을 기억하는 패턴좌표계의 메모리 어드레스를 지시하는 레지스터(PTNA)(3214)와 굵은선 묘화를 위한 펠영역을 지시하는 레지스터(PLA)(3215)와 범용레지스터(TA0,TA1)(3216) 및 (3217)과 묘화좌표계의 메모리폭을 기억하는 레지스터(CMWD)(3218)과 전송원좌표계의 메모리폭을 기억하는 레지스터(CMWS)(3219)와 패넌좌표계의 메모리폭을 기억하는 레지스터(PMW)(3220)과 패턴제어 레지스터(PS,PZ,PP)(3221),(3222) 및 (3223)과 패턴포인터(PP)(3223)을 갱신하는 패턴포인터 카운터(PCNT)(3224)와 소오스래치(SLBU)(3225) 및 (SLBV)(3226)과 산술연산기(AU)(3227)과 바렐시프터(BRLSFT)(3228)과 데이터 확장기(DE)(3229)와 멀티플렉서(MPX)(3230)과 데스티네이션래치(DLB)(3231)과←판독버스(UBB,VBB,UBC,VBC)(3232),(3233),(3235) 및 (3236)과 기입버스(WBB, WBC)(3234) 및 (3237)과 버스 스위치(3201),(3202),(3203),(3209),(3210) 및 (3211)와를 구비하고 있다.

또 제53도 및 제54도는 컬러데이터 연산부의 상세도이다. 컬러데이터 연산부(330)은 멀티플렉서(3304)과 컬러레지스터(C10∼CL1)(3305) 및 (3306)과 색비교 레지스터(CLCMP)(3307)과 에지컬러 레지스터(EDG)(3308)과 묘화모드 레지스터(DM)(3309)와 마스클(GMASK,SMASK,EMASK,TMASK,WMASK,RMASK)(3311),(3312),(3313),(3314),(3315) 및 (3316)과 컬러비교기(3317)과 제로클래그 확장기(ZE)(3318)과 캘리플래그 확장기(CMPMSEL)(3320)과 디스티네이션래치(DLC)(3321)과 산술논리 연산기(ALU)(3322)과 기입네이터버퍼(WDRR(M), WDBR(S))(3223) 및 (3224)와 판독데이터버퍼(BDBR)(3325)와 내부 RAM 어드레스정보의 레지스터(IRAR)(3327)과 일치검출기(3328)과 스택영역정의 레지스터(SDDR)(3329)와 일치검출기(3330)과 스택선두←어드레스←레지스터(SSAR)(3331)과 메모리←어드레스←레지스터(MAR(M), MAP(S))(3332) 및 (3333)과 일치검출기(3334)과 마스크버스(MSKB)(3310)과 컬러데이터버스(CLB)(3301)과 메모리 입출력버스(MAB)(3338)과 입출력버퍼(3336)과를 구비하고 있다.

다음은 상기와 같이 구성된 실시예의 동작에 대하여 설명한다. 우선 본 발명의 특징의 하나인 2레벨 마이크로 프로그램에 대하여 설명한다.

제50도에 있어서 FIFO(350)를 경유하여 명령레지스터에 기입된 도시없는 중앙처리장치등의 외부로부터의 명령코드는 논리마이크로 프로그램 ROM(210)을 판독하기 위하여 RLAR(220)에 들어간다. 당해 LRAR(220)에 설정된 어드레스에 따라 논리 마이크로 명령이 판독되며 이와같이하여 판독된 논리마이크로 명령레지스터(260)에 들어간다. 그후 상기 논리 마이크로 명령은 논리마이크로 명령디코더(270)에서 디코드되고 논리 어드레스 연산부(310)을 제어하고 논리 어드레스를 산출한다.

한편 어드레스 인크리멘터(ION)(230)에 의하여 LRAR(220)의 값을 갱신되고 그것에 따라서 논리 마이크로 명령이 순차로 판독된다. 또 서브루틴을 사용할 경우에는 스택(240)에 서브루틴에서의 본귀어드레스를 세트하여둔다. 또 한편에서는 논리 어드레스에 대응한 물리 어드레스를 산출하기 위하여 논리 마이크로 명령은 물리 마이크로 프로그램 ROM(100)을 판독한다. 물리 마이크로 명령은 물리 어드레스 연산부(320)과 컬러데이터 연산(330)을 제어하는 것이다. 논리 마이크로 명령을 판독하는 어드레스가 된다.

상기 PRAR(110)에 따라서 판독된 물리 마이크로 명령은 물리 마이크로 명령레지스터(120)에 들어간다. 그후 상기 물리 마이크로 명령은 물리 마이크로 명령디코더(130)으로 디코드되어 물리 어드레스 연산(320)을 제어하고 물리 어드레스를 산출함과 함께 당해 물리 어드레스에 의하여 표시용 메모리의 데이터를 판독하고 컬러데이터 연산부(330)으로 컬러데이터연산을 하고 당해 연산된 데이터를 표시용 메모리에 기입한다. 제55a, b도는 상기와 같이 논리 어드레스 연산용의 마이크로 프로그램과 물리 어드레스 연산용의 마이크로 프로그램을 분리하여 2레벨로한 경우의 프로그램예를 표시하고 있다. 제55c도에 표시한 바와 같은 치선(a,b)을 묘화한 예를 제55a도에 논리 마이크로 프로그램에 제55b도에 물리 마이크로 프로그램 예로하여 표시함. 본 실시예의 특징으로서 제55a도의 플로는 논리 어드레스를 산출하는 알고리즘의 기술만이고 마이크로 프로그램의 기술성을 향상할 수가 있고 기술미스를 삭감할 수 있다. 물리 마이크로 프로그램은 논리마이크로 프로그램에서 기동이 걸리면 독립하여 프로그램 시퀸스를 진행할 수가 있다. 물리 마이크로 프로그램에서 기동요구가 있을때는 WAIT 제어부(140)에서 논리 마이크로에 대하여 동작정지신호(웨이트신호)를 발신하고 물리 마이크로 프로그램이 동작을 정지할때까지 논리 마이크로 프로그램을 정지시켜둔다.

또 본 실시예의 또 하나의 특징으로서 물리 마이크로 프로그램은 묘화알고리즘에 좌우되지 않는 기술이 많기 때문에 예를들면 제55b도와 같은 기술은 직선묘화뿐만 아니라 원이나 타원같은 묘화에도 적용할 수있다. 이 결과 논리 마이크로 프로그램과 논리 마이크로 프로그램을 동일의 마이크로 프로그램으로 하여 기술한 일본국 특허원 61-130991 동특허원소 59-251907에 표시한 방식에 비교하여 본 실시예에서의 마이크로 프로그램용량은 실질적으로 삭감할 수 있다.

다음은 본 발명의 타의 특징인 다분기제어(멀티점프)에 대하여 기술한다. 묘화알고리즘 기술을 하는 논리마이크로 프로그램 ROM(210)에서는 패러미터의 상이등에 의하여 다방향분기를 할 필요가 있는 경우가 있다. 이러한 경우 2방향분기를 복수회 사용하여 실행하는 것보다 한번에 복수방향으로 분기할 수 있는 측이 고속처리 할 수 있다.

그러므로 실시예에서는 다방향분기를 가능하게 하는 동시에 분기수가 가능하게 할수 있는 방식을 기술한다.

제56도는 본 방식에 의하여 분기를 할 경우의 플로우를 표시한 것이다. 우선 분기수를 설정한다. 본 방식의 특징은 분기수를 2의 n승 단위에 설정가능함과 함께 분기선 어드레스간의 간격도 변경할 수가 가능한것이다.

예를들면 4방향분기를 한때 그 분기선의 간 어드레스 간격을 4번지 단위에서 512번지단위까지 2의 n승간격으로 설정된다. 분기선의 프로그램량의 대소에 의하여 분기선의 어드레스 간격을 변경하는 것에 의하여 어드레스공간을 유효하게 사용할 수가 있다. 제57도와 제58a, b도는 상기 방식을 설명할 것이다. 분기수는 멀티점프 제어회로(180)내의 멀티점프 콘트롤 레지스터(180)의 각 레지스터에 설정한다. 분기하기 위한 정보는 멀티점프 레지스터(MJR)(3100)에 설정한다. 그후 논리 마이크로 프로그램에서 점프 어드레스가 LRAR(220)에 설정될때 멀티점프 콘트롤 레지스터(1801)의 레지스터에 "1"이 설정되어 있는 비트만이 멀티점프 레지스터 MJR(3100)의 데이터가 LRAR(220)에←설정된다. 제58a도에서는←LRAR(220)의←비트(2)와←비트(3)에 MJR(3100)의 2비트가 설정되어 있고 4방향분기로 되어 있다. 제58b도에서는 16방향분기의 예를 표시한다. 상기와 같이 하여 LRAR(220)에 분기 어드레스가 설정된후 당해 세트신호를 시프트 레지스터(1802)에서 타이밍 조정하고 멀티점프 콘트롤 레지스터(1801)을 리세트한다. 이와같이 하므로서 다음에 점프 어드레스가 LRAR(220)에 설정할때에는 모든 비트에 대하여 마이크로 명령에서의 점프 어드레스가 결정되며 통상의 무조건분기가 실행된다.

다음은 마이크로 프로그램의 디버그에 유효한 수단으로서 브레이크 포인트설정에 의한 마이크로 프로그램의 정지 방식을 설명한다. 묘화 알고리즘을 기술하는 논리 마이크로 프로그램에서는 기술이 복잡하기때문에 디버그에 다대한 노력을 요한다. 그러므로 프로그램을 실행시키면서 임의의 부분에서 정지시켜 내부상태를 판독해내는 것은 디버그에 대하여 유효한 수단이 된다. 제59도는 상기에 있어 마이크로 프로그램을 정지시키는 방식을 설명한 것이다.

피검사 프로그램을 실행시키기 이전에 브레이크 포인트 레지스터(BPR)(160)에 정지를 희망하는 어드레스를 설정해놓고 피검사 프로그램을 실행시켜 LRAR(220)이 BPR(160)과 동일하게 된때 일치검출회로가 일치신호를 출력한다. 상기 일치신호는 시프트 레지스터(1501)에 의하여 타이밍 조정되어 LRAR(220)에 이송된다.

LRAR(220)에서는 상기 일치신호를 세트 또는 리세트 단자에 접속하는 것에 의하여 임의의 어드레스를 치수할 수가 있다. 제60도에서는 전기한 동작을 타임챠트를 설명한 것이다. 이와 같이 하여 치수된 어드레스를 다음 컴낸드의 패치프로그램의 선두 어드레스로 하여둔다. 즉 피검사 프로그램후에 내부레지스터를 판독하는 컴맨트를 전송하므로서 내부정보를 알 수가 있다. 그후 다시 임의의 어드레스에서 실행할 수 있는 컴맨드를 이송하면 피검사 프로그램이 정지된 다음의 번지에서 재실행도 가능하다.

본 실시예에 의한 도형처리장치(10)은 제1도의 도형처리 시스템에 적용된다. 중앙처리장치(CPU)(11)를 시스템 메모리(12)에서 컴맨드나 패러미터를 도형처리장치(10)에 전송한다. 도형처리장치(10)는 상기 컴맨드를 해석하고 프레임버퍼(14)상에 묘화실행한다.

그와 같이 하여 묘화된 도형은 표시데이터 변환기(15)에서 시리얼데이터로 변환되어 표시장치(16)에서 표시된다.

제61도 및 제62도는 본 발명에 의한 화상처리장치의 1실시예인 그래픽 디스플레이 프로세서를 표시한 블록도를 표시한 것이다. 동도면에 표시된 그래픽 디스플레이 프로세서 GDP는 특히 제한되지 않지만 CRT디스플레이 장치가 포함된 표시시스템에 있어서 그 표시제어나 묘화를 하는 디스플레이 콘트로울러로하여 기능하는 것이다.

상기 그래픽 디스플레이 프로세서(GDP)는 마이크로 프로세서(MPU)에서 공급되는 컴맨드를 마이크로프로그램 제어방식으로 실행하는 제어형태가 있고 통상의 마이크로 프로그램 제어에 필요하게되는 바와 같은 각기 도시없는 컴맨드 레지스터 패러미터 레지스터 소정의 마이크로 명령을 격납한 제어기억 제어기억에서 판독되는 마이크로 명령의 계열이나 패터미터에 기준하여 명령을 실행하는 여러가지 실행수단을 구비하였다. 제61도, 제62도에 있어서 그래픽 디스플레이 프로세서(GDP)의 내부버스는 제1버스(UAB), 제2보스(VAB) 및 제3버스(NAB)로 구성된 3버스 구성을 주체로 하고 다시 컬러데이터 전용의 컬러버스(CLB), 프레임버퍼 메모리(FBM)에서 판독되는 화상데이터전용의 리이드 데이터버스(RDB) 및 논리연산을 위한 여러종류의 마스크데이터 전용의 마스크버스(MSKB)가 설치되어 있다. 더욱이 상기 각 내부버스는 특히 제한되지 않지만 각기 32비트폭으로 구성되어 있다.

그래픽 디스플레이 프로세서(GDP)는 상기 마이크로 프로세서(MPU)와의 인터페이스부호하여 선입 선출형식의 리이드 라이트 파이포(RWF)가 설정되어 그 리이드라이트 파이포(RWF)는 제1버스(UAB) 및 제2버스(VAB)에 데이터 입출력단자가 결합된 파이포버퍼(FBUF)에 접속되어 있다. 또 프레임버퍼 메모리(FBM)와의 인터페이스부로서 티이드데이터버퍼 레지스터(ROBR)와 라이트 데이터버퍼 레지스터(WDBR)가 프레임버퍼 메모리(FBM)의 데이터 입출력단자에 결합되며 또 메모리 어드레스 레지스터(MAR)가 프레임버퍼 메모리(FBM)의 어드레스 입력단자에 결합되어 있다. 더욱이 리이드 데이터버퍼 레지스터(RDBR)의 데이터출력단자는 제1버스(UAB) 및 리이드 데이더버프(RDB)에 접속되며 또 메모리 어드레지스터(MAR)에는 드로인 포인터(DP)에서 어드레스 데이터가 공급되며 그 어드레스 데이터에 의하여 프레임 버퍼 메모리(FBM)기 어드레싱 되도록 되어있다.

여기서 우선 그래픽 더스플레이 프로세서(GDP)의 묘화 모드는 특히 제한되지않지만 비트블록 트랜스퍼등을 위한 데이터 연산을 지정하는 연산로드, 컬러연산과 같은 조건부 연산을 지정하는 조건부연산보드, 모노크로 폰트 데이터와 같은 2차데이터에 대한 컬러데이터의 전개를 지정하는 컬러모드, 묘화영역관리를 지정하는 에어리어모드 및 선형 컴맨드에 의한 펠묘화를 지정하는 논리펠모드등으로 구성되고 그들 묘화모드는 소정의 복수비트로된 코드에 의하여 드로잉 모드 레지스터(DMR)에 설정되도록 되어 있다. 특히 본 실시예에 있어서 직접관계하는 묘화모드는 논리펠모드(PEL) 컬러모드(CO1) 및 에어리어모드(ARER)이다.

컬러모드는 후술하는 소오스데이터가 2치이며 또 디스리네이션 데이터가 컬러데이터의 경우에 유효하게되는 동작 모드이고 컬러레지스터(CLRO) 및 (CLR1)에 설정되어 있는 컬러데이터에 기준하여 소오스데이터의 컬러전계를 하는 동작모드이며 특히 제한되지 않지만 묘화모드 설정용 코드내의 2비트에 의하여 지정되게 되어 있다. COL=00이때 소오스 데이터의 "0","1"에 상응하여 컬러레지스터(CLR0) 및 (CLR1)의 설정컬러에 전개하는 동작이 지정된다.

COL=01에서는 소오스 데이터가 "1"인때 그것을 컬러레지스터(CLR1)의 컬러로 전개시키는 동시에 소오스 데이터가 "0"인때 그것에 관하여 컬러전개의 비실행을 지시한다. COL=10에서는 소오스 데이터가 "0"인때 그것을 컬러레지스터(CLR0)의 컬러로 전개시키는 동시에 소오스 데이터가 "0"인때 그것에 관하여 컬러전개의 비실행을 지시한다. COL=11에서는 소오스데이터의 "0","1"에 관계없이 컬러전개의 비실행을 지시한다. 상기 킬러레지스터(CLR0) 및 (CLR1)에 설정되어있는 컬러 데이터의 선택, 환언하면 컬러전개는 멀티플렉서 MPX에 의하여 실행되지만 컬러전개의 대상이되는 소오스 데이터는 픽셀단위의 데이터에서 픽셀을 구성하는 비트단위의 데이터에 전개(확장)되어서 멀티플렉서(MPX)에 공급되도록 되어있다.

이러한 데이터전개는 제1버스(UAB)에 입력단자가 결합된 데이터래치회로(DLU2) 제2버스(VAB)에 입력단자가 결합된 데이터래치회로(DLV2)데이터래치회로(DLU1) 및 (DLV2)의 격납데이터를 소정비트 시프트 시켜서 출력하는 바렐시프터(BRLSET), 바렐시프터(BRLSFT)의 출력 특히 픽셀단위의 2차 정보를 픽셀을 구성하는 비트단위의 다치정보(예를들면 4비트/픽셀)에 전개가능한 데이터전개부(DE) 및 데이터전개부(DE)세서 출력되는 데이터를 래치하는 데이터래치회로(DL2)로 형성되는 구성에 의하여 실행가능하게된다. 이 구성은 멀티플렉서(MPX)에 의하여 컬러전개하여야할 데이터의 데이터전개에 이용될 뿐만 아니고 컬러의 패턴데이터를 컬러버스(CLB)에 공급하기위한 데이터전송경로가 되며 더욱이 후술하는 각종 마스크데이터 등을 형성하는데에도 이용된다.

상기 펠묘화라함은 본 실시예에 따르면 선형컴맨드에 의한 굵은선묘화에 사용되는 것으로서 복수픽셀에 대응하여 구성되는 임의의 형상 및 크기의 도트로하여 정의된 펠(또는 논리펠)을 기본단위로하고 펠의 묘화위치를 묘화 좌표계에 있어 픽셀에 호응하여 지시한 커렌트포인터(CPX) 및 (CPY)에 의한 지시점의 위치에 따라서 펠레이터에 기준한 묘화를 하는 처리이다. 이러한 펨묘화를 지시하는 논리펠모드는 특히 제한되지 않지만 묘화 모드 설정용코드중의 2비트에 의하여 지정되도록 되어있고 PEL=00에 의하여 펠모화의 비실행을 지정하고 PEL=01에서는 펠원점이 지시한 선종정보(라인스타일 데이터)에 대응하는 소정의 선종(라인스타일)에 의한 컬러의 굵은 선 묘화(예를들면, 제20b도에 표시된 바와 같은 굵은선에 의한 1점쇄선의 묘화)를 저정하고 또 PEL=11에서는 패턴데이터에 대응하는 컬러의 소정 패턴으로 태선묘화(예를들면 제20c도에 표시된 바와 같은 줄무늬모양에 의한 굵은선묘화)을 지정한다.

더욱이 PEL=10은 리저브되어 실질적으로 PEL=00의 지정과 동일하게 된다.

논리펠은 2형상 및 크기가 RAM(랜덤 액세스 메모리)으로 형성된 바와 같은 내부메모리(IDM)에 각종펠데이터로서 정의되어 있다. 펠데이터에 의하여 정의되는 논리펠은 예를들면 제63도에 표시된 바와 같이 그형상이 해칭영역에서 표시한 근사적인 원이라면 당해 펠형상은 포함한 구형형상의 펠영역(PLA)는 펠원점(PCP)와 그것을 중심으로한 거리 PLX1, PLX2, PLYl, PLY2로 정의되며 또 펠형상은 펠영역중에 있어서 그 형상(해칭영역)에 포함되는 비트(픽셀에 1대 1 대응된다)를 "1" 펠영역중에서 펠형상에 포함되지 않는 비트(픽셀에 1대 1 대응되는)를 "0"으로하여 정의된다.

상기 내부메모리(IDM)의 데이터 입출력단자는 메모리 데이터버퍼(MDBUF)에 결합되는 동시에 그 어드레스 입력단자는 메모리 어드레스버퍼(MABUF)에 결합되어 있어 상기 펠데이터의 어드레싱은 펠어드레스포인터(PLAP)를 통하여 실행되도록 되어있다. 내부메모리(IDM)에서 판독되는 펠데이터는 메모리 데이터버퍼(MDBUF)에 일단 격납되지만 상기 거리 FLX1, PLX2, PLYl, PLY2에 상용한 데이터는 펠묘화의 개시에 앞서는 커멘트포인터(CPX) 및 (CPY)의 지시데이터(펠원점 PCP에 대응에 기준하여 렐영역(PLA)의 이니시얼 설정연산에 공여된다. 즉 펠원점(PCP)에 대응하는 커멘트포인터(CPX) 및 (CPY)의 지시데이터와 거리(PLX1, PLX2, PLYl, PLY2)에 상응한 데이터와를 각각 데이터 래치회로(DLU1) 및 (DLV1)을 통하여 논리연산회로(ALU)에서 가감산 처리하여 묘화좌표계로서의 XY좌표계에 있어 펠영역(PLA)를 규정하기 위한 X좌표축상의 펠에어리어 맥시멈데이터(XMX), X좌표축상의 펠에어리어 미니멈 데이터(XMN), Y좌표축상의 펠에어리어 맥시멈데이터(YMX) 및 Y 좌표축상의 펠에러리어 미니멈데이터(YMN)를 얻는다. 그들 펠영역(PLA)의 이니시얼 설정데이터는 데이터래치회로(DL1)을 통하여 각각에 대응하는 미니멈펠에어리어 설정레지스터(XMN), (YMN) 및 맥시멈펠에어리어 설정레지스터(XMX), (YMX)에 격납된다.

더우기 상기 논리연산회로(ALU)는 펠영역(PLA)의 이니시얼 설정이외를 위한 데이터연산에도 이용되는것이고 또 논리연산회로(ALU)에 의한 연산결과데이터를 일시적으로 저축하는 템포터리레지스터(TDR)가 설치되어 있다.

상기 PEL=01에서 이용되는 라인스타일 데이터 및 PEL=11에서 이용되는 패턴데이터는 특히 제한되지않지만 상기 내부메모리(IDM)에 격납되어 있다.

라인스타일데이터의 어드레싱은 라인스타일 어드레스 포인터(LSAP)의 출력에 기준하여 실행되며 또한 패턴데이터의 어드레싱은 패던어드레스 포인터(DTAP)의 출력에 기준하여 실행되도록 되었다. 라인스타일데이터는 선종지정에 있어서 액티브비트가되는 비트 "1"과 선종지정에 있어서 네거티브가 비트가되는 비트"0"으로되는 2치데이터이고 논리펠모드의 PEL=01 지정에 있어서는 라인스타일 어드레스 포인터(LSAP)는 논리펠의 원점(PCP)에 대응하여 순차 1비트식 라인스타일데이터를 어드레싱한다. 어드레싱되어서 내부메모리(IDM)에서 판독되는 라인 스타일데이터는 라인스타일관리부(LSC)에 공급된다.

라인 스타일 관리부(LSC)는 멀티플렉서(MPX)에 의한 상기 컬러레지스터(CLR0) 및 (CLR1)의 출력선택을 위한 제어신호(

clr 0) 및 (

clr 1)을 형성한다.

특히 제한되지 않지만 라인스타일데이터의 비트가 "0"인때 제어신호(

clr 0)가 선택 레벨에서 제어신호(

clr 1)이 비선택레벨이 되며 또 라인스타일데이터의 비트가 "1"인때 제어신호(

clr 0)가 비선택레벨에서 제어신호(

clr 1)이 선택레벨로 된다. 상기 PEL=01 모드(지정라인스타일에 의한 굵은선묘화모드)에 있어서는 특히 제한되지 않지만 COL=10 모드 또는 COL=0l모드의 설정이 필요하게되어 예를들면 상기 컬러레지스터(CLR1)에 묘화하여야할 색에 대응한 컬러데이터가 격납되어있을때에 COL=01 로드가 설정되어있으면 당해 컬러레지스터(CLR1)에 격납되어있는 컬러데이터의 색으로 소정 선종의 굵은선이 묘화가능하게된다.

또한 상기 컬러레지스터(CLR0)에 묘화하여야 할 색에 대응한 컬러데이터가 격납되어있을때에 COL=10모드가 설정되어있으면 소정선종의 굵은선 이의의 배경이 당해 컬러레지스터(CLR0)에 격납되어있는 밀러데이터의 색으로 묘화가능하게되며 당해 선종의 굵은선부분은 네거티브한 상태 환언하면 바닥면 노출상태가된다. 상기 패턴데이터는 모노크로폰트데이터로서의 다치데이터로되고 상기 내부메모리(IDM)에 격납되어있어 패턴어드레스포인터(PATP)의 출력에 의하여 소정의 패턴데이터가 어드레싱 되도록 되어있다.

본 실시예에 있어 PEL=11 모드는 특히 제한되지 않지만 선종지정은 불가능하게되어 소정패턴에 의한 연속적인 굵은선 묘화를 실행하는 모드가 된다. 패턴데이터가 2치데이터이면 당해 데이터는 데이터전계부(DE)등을 농하여 컬러전계에 필요한 비트수에 데이터 전개되며 전개된 데이터는 멀티플렉서(MPX)의 작용에 의하여 그를 각 비트의 "1", "0"에 상응하여 컬러레지스터(CLR0) 또는 (CLR1)의 컬러데이터가 선택되는 것에 의하여 컬러전개된다. 패턴데이터가 다치이면 당해 데이터는 바렐시프트(BRLSFT)에 의한 비트위치마춤등을 통하여 데이터래치회로(DL2)에서 적절컬러버스(CLB)에 공급된다. 여기에서 논리펠모드에 의한 굵은선묘화는 특히 제한되지 않지만 32비트의 컬러데이터를 1워드바운더리로하여 실행하므로서 픽셀단위의 처리에 비교하며 고속처리가 도모하도록 되어있고 그 때문에 픽셀에 대응하는 2차데이터로서의 펠데이터등을 예를들면 4비트 픽셀의 컬러데이터비트에 대응하는 비트수의 데이터에 전개하는 상기 데이터전계부(DE)가 설정되어있다. 그 경우에 처리하여야할 1워드바운더리의 데이터에 대하여서는 각종 마스크데이터가필요하게 된다. 즉 제63도를 참조하면 1워드 바운더리의 데이터가 X좌표측에 연하여 펠영역(PLA)의 좌단에서 빠져나올때 그 빠져나온부분에 대응하는 비트를 마스킹하기위한 스타트 마스크 데이터가 필요하게되며 또 1워드바운더리의 데이터가 X좌표축에 연하여 펠영역(PLA)의 우단에서 빠져나올때 그 빠져나온 부분에 대응한 비트를 마스킹하기위한 엔드 마스크데이터가 필요하게 된다. 더욱이 펠영역(PLA)의 내부에 있어서 펠형상의 외측에 위치하는 비트에 마스킹하기위한 펠마스크 데이터가 필요하게 된다.

예를들면 스타트마스크 데이터 및 엔드마스크 데이터는 특히 제한되지 않지만 펠영역(PLA)의 외측에 대응하는 비트가 "0"펠영역(PLA)의 내측에 대응하는 비트가 "1"된다. 또 펠마스크데이터는 특히 제한되지않지만 펠형상의 내측에 대응하는 비트가 "1" 펠형상의 외측에 대응하는 비트가 "0"이 된다.

상기 펠마스크데이터 스타트마스크데이터 및 엔드마스크 데이터는 내부메모리(IDM)에서 판독되는 각종펠데이터에 기준하여 데이터 전개되어서 형성되며 각각 형성된 마스크데이터는 펠마스크 레지스터(PMR), 스타트마스크 레지스터(PMR), 스타트마스크레지스터(SMR) 엔드 마스크레지스터(EMR)에 격납된다.

상기 에어리어모드(AREA)는 XY 좌표계(묘화좌표계)에 있어서 묘화영역관리를 하는 동작모드로 운인도크리핑에도 응용할 수가 있는 것이다. 이러한 동작모드는 묘화모드 설정용코드내의 소정의 2비트에 의하여 지정되도록 되어있어 "AREA=10"에서는 예를들면 제64도에 표시된 바와 같이 묘화하여야할 도형이 묘화영역(DRA)에서 돌출한때 당해 묘화를 종료시키는 동작이 지시되어 "AREA=10"에서는 예를들면 제65도에 표시된 바와 같이 묘화하여야할 도형이 묘화영역(DRA)에서 돌출한때 당해 벗어난부분에 대하여서는 묘화를 실행하지않고 당해 도형의 묘화를 최후까지 계속하는 동작이 지시된다. "AREA=00"은 묘화영역 관리의 비실행을 지시하고 "AREA=11"은 리저브되어 실질적으로 상기 "AREA=00"모드와 동일하게 간주된다.

여기에서 XY좌표계에 있어 묘화영역(DRA)는 X좌표 측상의 묘화영역 맥시멈데이터(XMAX), X좌표측상의 묘화영역 미니멈데이터(XMIN), Y좌표측상의 묘화영역 맥시멈데이터(YMAX) 및 Y좌표측상의 묘화영역 미니멈데이터[YMIM]에 의하여 정의되어 그들 묘화 영역정의용데이터는 각각에 대응하는 맥시멈묘화에어리어 설정레지스터[XMAX],[YMAX]및 미니멈묘화에어리어 설정레지스터(XMIN),(YMIN)에 격납된다.

에어리어모드에 있어 묘화영역관리에 있어서는 픽셀 단위의 묘화에 당하여서는 커렌트포인터(CPX) 및(CPY)의 값과 묘화영역 맥시멈데이터(XMAX) 및 (YMAX)와를 비교하는 에어리어 콤파레이터(ACONPX)와 머렌트포인터(CPX) 및 (CPY)의 값과 묘화영역 미니멈데이터(XMIN) 및 (YMIN)과를 비교하는 에어리어 콤파레이터(ACOMPN)와에 의한 비교결과에 기준하여 실행된다.

또 논리펠모드와 같은 워드처리로 묘화할 경우에는 펠영역(PLA)의 재설정에 의하여 영역관리를 한다. 즉 펠영역(PLA)가 묘화영역(DRA)에서 빠져나올때는 이니시얼 설정된 펠영역을 빠져나온분 만큼 축소하도록 재설정한다. 따라서 재설정된 펠영역에 기준하여 상기 펠마스크 데이터, 스타트 마스크 데이터 및 엔드마스므 데이터가 형성되므로서 와드처리에 의한 묘화동작에 있어서도 묘화 영역외에서의 묘화가 저지된다. 더욱이 이니시얼설정된 펠영역(PLA)가 묘화영역(DRA)에서 빠져나오는가 여부의 판별은 상기 에어리어 콤파레이터(ACOMPX) 및 (ACOMPN)에 의하여 실행된다.

상기 컬러모드나 논리펠모드에 기준한 연산은 논리연산회로(LU)에 의하여 실행된다.

이러한 논리연산회로(LU)에는 상기 펠마스크 레지스터(PMR) 스카트마스크 레지스터(SMR) 및 엔드마스크 레지스터(EMR)에 격납되어있는 각종마스크데이터가 마스크버스(MSKB)을 통하여 공급가능하게되는동시에 멀티플렉서(MPX) 등에 의하여 컬러전개된 컬러의 펠데이터나 패턴데이터 및 데이터레치회로(DL2)에서 출력되는 컬러패턴데이터등이 컬러버스(CLB)를 통하여 공급가능하게 된다. 더욱이 프레임버퍼메모리(PMB)에서 판독된 디스티네이션 데이터도 리드데이터버스(RDB)를 개재하여 공급가능하게 되어있다.

논리연산회로(LU)에 의한 연산제어는 드로잉모드 레지스터(DMR)에 격납되어 있는 묘화모드 설정코드가 도시없는 디코더에 의하여 해독되며 그 해독결과에 상응하여 도시없는 제어기억등에서 시설에 공급되는 제어신호에 기준하여 실행되도록 구성되어 있다.

논리연산회로(LU)에 의한 연산결과는 드로잉포인터(DP)의 어드레스제어에 기준하여 라이트레이터 버퍼레지스터(WDBR)를 개재하여 프레임버퍼 메모리(FBM)에 기입가능하게되며 다시 리이드 데이터 버퍼 레지스터(R DBR) 및 제1버스(UAB)를 통하여 리스템측에도 공급가능하게 구성되어 있다.

다음은 상기 그래픽디스플레이 프로세서(GDP)에 의한 펠묘화동작을 제66도에서 제70도까지의 표시한 클로우챠트를 중심으로 설명한다.

우선 선형컴맨드에 의한 묘화동작이 지시되면 펠묘화를 실행하는가 여부가 판별되어(스텝 S1) 그때"PEL=00" 코드가 지정되고 있으면 펠묘화를 실시하지 않고 통상의 픽셀단위에 의한 선묘화가 실행된다. 펠묘화가 선택된때 소정의 논리펠데이터에 기준하여 1개의 도트패턴을 묘화하는데는 우선 각 포인터(커렌트포인터(CPX) 및 (CPY) 드로잉포인터(DP), 펠어드레스포인터(PLAP), 패턴어드레스포인터(PLAP), 패턴어드레스 포인터(PTAP)등의 값이 내부메모리(IDM)의 스택영역에 퇴피된다(스텝 S2).

이어서 펠영역(PLA)설정을 위하여 펠원점(PCP)를 지시하는 커멘트포인터(CPX) 및 (CPY)의 데이터에 펠원점(PCP)에서 펠영역(PLA)의 우상의 점까지의 거리(PLX2) 및 (PLY2)를 가산하여 그 가산 결과를 커렌트포인터(CPX) 및 (CPY)에 격납한다(스텝 S3). 묘화영역(PLA)의 우상의 좌표점에 이동시킨 커렌트포인터(CPX) 및 (CPY)의 값이 스텝 S4에 있어서 묘화영역(DNA)의 외부에 돌출하지 않는다고 판별되면 당해 커렌트포인터(CPX) 및 (CPY)의 값이 펠에어리어 맥시멀데이터(XMX) 및 (YMX)가 되어서 펠영역(PLA)의 맥시멈포인트가 설정된다(스텝 S5).

스텝 S4에 의하여 묘화영역(DRA)의 외부라고 판단된때는 스텝 S6에 의하여 "AREA=01" 모드가 설정되어있다고 판단되면 당해 동작모드의 규정에 따라서 스텝 S2에서 스택한 각 포인터를 복귀시키는 서브루틴(스텝 S7)을 경유하여 묘화동작을 종료한다.

에어리어모드의 지정은 "AREA=10"일 경우에는 펠영역(PLA)가 완전히 묘화영역(DRA)의 외측에 돌출하지 않는한 펠묘화를 실행하는 것이 필요하게 되므로 펠영역(PLA)의 우상(맥시멈포인트)의 에어리어 첵크로 하여 스텝 S8 및 스텝 S9에 있어서 펠영역(PLA)의 우상의 맥시멈포인트가 묘화영역(DRA)의 좌하의 미니멈 포인트(XMIN, YMIN)에서 위측으로 돌출되지 않았는가의 판별이 실행되어 돌출되었다고 판단된때에는 그 이상의 펠묘화를 필요로 하지 않으므로 스텝 S2에서 스틱한 각 포인터를 복귀시키는 서브루틴(스텝 S10)을 경유하여 제어루틴이 스타트에 복귀되어서 다음 도트패턴의 묘화처리에 이행된다.

스텝 S8 및 S9의 판별에 의하여 펠영역(PLA)의 우상의 맥시멈포인트가 묘화영역(DRA)의 좌하의 미니멈포인트(XMIN, YMIN)에서 외측에 돌출되지 않았다고 판단된때는 펠에어리어 맥시멈데이터(XMX)가거리(PLX2)가 가산되어 있는 커렌트포인터(CPX)의 데이터에 동등한 값으로 초가설정된다(스텝 S11).

이때 펠에어리어 맥시멈데이터(XMX)가 묘화영역 맥시멈데이터(XMAX)의 외측에 있다고 판단된때는(스텝 S12) "AREA=10"모드의 규정에 따라서 펠에어리어 맥시멈데이터(XMX)는 묘화영역 맥시멈데이터(XMAX)의 값에 동등한것에 제설정된다(스텝 S13). 그것에 계속하여 펠에어리어 맥시멈데이터(YMXX)에 대하여서도 동일하게 거리(PLY2)가 가산되어있는 커맨트포인터(CPY)의 데이터에 초기설정되어(스텝 S14) 그때 펠에어리어맥시멈데이터(YMX)가 묘화영역 맥시멀시멀데이터(YMAX)의 외측에 있다고 판단된때는(스텝 S15) "AREA=10" 모드의 규정에 따라서 펠에어리어 맥시멈데이터(YMX)가 당해 묘화영역 맥시멈데이터(YMAX)의 값에 동등한값에 재설정된다(스텝 S16). 예를들면 제63도에 표시되는 바와 같이 펠영역(PLA)가 완전하게 묘화영역(DRA)에 포함되어있는 상태에 있어서는 스텝 S11 및 스텝 S14에 의하여 초기설정된 펠에어리어 팩시멈데이터(XMX) 및 (YMX)에 의하여 펠영역의 맥시멈포인트가 규정되지만 제712도에 표시된 바와 같이 초기설정되는 펠영역(실선으로 표시)(PLA)가 묘화영역(DRA)에서 외부에 돌출된때는 스텝 S13 및 S16에서 재설정된 펠에어리어 맥시멈 데이터(XMX) 및 (YMX)에 의하여 펠영역의 멕시멈포인트가 규정되어서 제71도의 2점쇄선으로 표시한 바와 같은 펠영역(PLA)으로 된다.

펠영역(PLA)의 우상에 에어리어 첵크에 의하여 펠영역의 맥시멈포임트의 설정이 종료되면 이번은 그 결과에 상응하여 펠에어리어 맥시멈데이터(XMX)와 거리(PLX2)가 가산되어 있는 커렌트포인터(CPX)의 데이터와의 차가 연산되어 (스텝 S20) 스텝(S21)에 의하여 그 결과가 "0"이 아니라고 판단된 경우 즉 스텝 S13에 있어서 펠에어리어 맥시멈 데이터(XMX)의 재설정이 실행되고 있을 경우 그 차분에 상응한 픽셀수를 컬러데이터를 의한 비트수에 변환하고(스텝 S22), 스텝 S23에 있어서 펠에어리어 팩시멈데이터 XMX의 재설정장치를 고려하면서 엔드마스크를 작성한다.

이어서 펠영역(PLA)의 좌하인 미니멈포인트를 설정하기위하여 상기 스텝 S3에 있어서 펠영역의 초기 설정 맥시멈포인트에 대응되어있는 커렌트포인터(CPX) 및 (CPY)를 스텝 S24에서 펠원점(PCP)에 복귀시키고 다시 펠원점(PCP)를 지시하는 커렌트포인터(CPX) 및 (CPY)의 데이터에서 펠원점(PCP)에서 펠영역(PLA)의 좌하의점까지의 거리(PLX1) 및 (PLY1)을 감산하여 그 감산결과를 커맨트포인터(CPX) 및(CPY)에 격납한다(스텝 S25). 묘화영역(DRA)의 좌하의 좌표점에 이동된 커렌토포인터(CPX) 및 (CPY)의 값이 스텝 S26에 의하여 묘화영역(DRA)의 외부에 돌출하지 않는다고 판별되면 당해 커멘트포인터(CPX) 및 (CPY)의 값이 펠에어리어 미니멈데이터(XMN) 및 (YMN)로되어서 펠영역(PLA)의 미니멈포인트가 설정된다(스텝 S27).

스텝 S26에 의하여 묘화영역(DRA)의 외부라고 판단된때는 스텝 S28에 의하여 "AREA=01" 모드가 설정되어있다고 판단되면 당해동작모드의 규정에 따라서 스텝 S2에서 스택된 각 포인터를 복귀시키는 서브루틴(스텝 S29)은 경유하여 묘화동작을 종료한다. 에어리어모드의 지정이 "AREA=10"인 경우에는 펠영역(PLA)가 온전하게 묘화영역 DRA 외측에 돌출하지 않는한 펠묘화를 실행하는 것이 필요하게 되기때문에 펠영역(PLA)의 좌하(미니멈포인트)의 에어리어첵크로하여 스텝(S30) 및 스텝(S31)에 있어서 펠영역(PLA)의 좌하 미니멈포인트가 묘화영역(DRA)의 우상의 맥시멈포인트(XMAX, YMAX)에서 외부로 돌출하고있지 않은가의 판별이 실시되어 돌출되었다고 판단된때는 그 이상의 펠묘화를 필요로하지 않으므로 스텝 S2에서 스택된 각 포인터를 복귀시키는 서브루틴(스텝 S32)을 경유하여 제어루틴이 스타트에 복귀되어서 다음의 도트패턴의 묘화처리에 이행된다.

스텝 S30 및 S31의 판별에 의하여 펠영역(pla)의 좌하의 미니멈포인트가 묘화영역(DTA)의 우상의 맥시멈포인트(XMAX,YMAX)에서 외부로 돌출되어있지 않다고 판단된때는 펠에어리어 미니멈데이터(XMN)가 거리(PLX1)이 감산되어 있는 커렌트포인터(CPX)의 데이터에 동등한 값으로 초기설정된다(스텝 S33).이때 펠에어리어 미니멈데이터(XMN)가 묘화영역 미니멈데이터(XMIN)의 외부에 있다고 판단된때는(스텝 S34) "AREA=10" 모드의 규정에 따라서 펠에어리어 미니멈데이터(XMN)을 묘화영역 미니멈데이터(XMlN)의 값에 동등하게 재설정한다(스텝 S35). 그것에 계속하여 펠에어리어 미니멈데이터(YMN)에 대하여서도 동일하게 거리(PLY1)이 감산되어있는 커렌트포인터(CPY)의 데이터에 초기설정되어(스텝 S36) 그때 펠에어리어 미니멈데이터(YMN)가 묘화영역 미니멈데이터(YMIN)의 외부에 있다고 판단된때는(스텝 S37) "AREA=10" 모드의 규정에 따라서 펠에어리어 미니멈데이터(YMN)를 당해 묘화영역 미니멈데이터(YMIN)의 값에 동등하게 재설정한다(스텝 S38).

예를들면 제6도에 표시된 바와 같이 펠영역(PLA)가 완전하게 묘화영역(DRA)에 포함되어 있는 상태에 있어서는 스텝 S33 및 스텝 S36에 의하여 초기설정된 펠에어리어 미니멈데이터(XMN) 및 (YMN)에 의하여 펠영역의 미니멈포인트가 구정되지만 제72도에 표시된 바와 같이 초기 설정되는 펠영역(실선으로 표시)(PLA)가 묘화영역(DRA)에서 외부에 돌출할때는 스텝 S35 및 S38에서 재설정된 펠에어리어 미니멈 데이터(XMN) 및 (YMN)에 의하여 펠영역(PLA)의 미니멈포인트가 규정되어서 제72도의 2점쇄선으로 표시한바와 같은 펠영역(PLA)가 된다. 펠영역(PLA)의 좌하의 메어리어 첵크에 의하여 펠영역의 미니멈포인트의 설정이 종료되면 금번에는 그 결과에 상응하여 펠에어리어 미니멈데이터(XMN)와 거리(PLX1)가 감산되어있는 커렌트포인터(CPX)의 데이터와의 차가 연산되어(스텝 X39) 스텝 S40에 의하여 그 결과가 "0"가 아니라고 판단된 경우 그 차이정도에 상응한 픽셀수를 컬러데이터를 위한 비트수를 변환하고(스텝 S41) 스텝 S42에 있어서 펠에어리어 미니멈데이터(XMN)의 재설정치를 고려하면서 스타트마스크를 작성한다.

이상과 같이하여 이니시얼설정 또는 재설정에 의하여 펠영역(PLA)가 설정되면 커렌트포인터(CPX) 및(CPY)등의 각 포인터를 제73도에 표시된 바와같이 펠영역의 좌하의 점(XMN,YMN)가 포함되는 위드바운더리의 좌단점인 A점에 이동하고(스텝 S45) 페턴데이터를 이용할 경우("PEL=11" 모드가 지정되어있는 경우)에는 (스텝 S46) 내부메모리(1DM)에서 패턴데이터를 이용하는 서브루틴이 실행된다.(스텝 S47)"PEL=01"모드가 지정되어있는 경우에는 내부메모리(IDM)에서 라인스타일데이터가 이동된다.

그리고 커렌트포인터(CPX)의 지시하는값이 펠에어리어 맥시멈데이터(YMX)보다도 큰가 여부가 환언하면 펠영역(PLA)의 우상의점(XMX,TYMX)이 포함되는 워드바운더리에 대하여 묘화처리를 종료하였는가 여부가(1개의 펠패턴에 관할묘화를 종료하였는가 여부가)판별되어(스텝 S48) 1도트패턴(1펠패턴)의 최종묘화처리가 종료되었을 경우에는 스텝 S2에서 스택된 각 포인터를 복귀시키는 서브루틴의 실행(스텝 S49)후에 인크리멘트되어서 당해 1도트패턴의 펠묘화를 종료한다. 스텝 S48에 있어서 1도트패턴의 종묘화처리가 종표되어있지 않다고 판단되었을 경우에는 내부데이터 메모리(IDM)에서 펠형상을 정의하기위한 2차데이터로서의 펠데이터가 판독되며(스텝 S51) 그 펠데이터는 배럴 시스터(BRLSFT)에 의한 비트위치마춤 및 데이터 전개부(DE)에 의한 데이터전개(4비트/픽셀)를 경유하여 당해 1워드 바운더리분의 펠마스크 데이터를 형성한다(스텝 S53). 펠마스크데이터를 형성한후 패턴데이터를 이용하는가 여부가 환언하면 "PEL-01" 모드 또는 "PEL-11" 모드의 어느것이 선택되어있는가의 판별(스텝 S53)에 기준하여 "PEL=11" 모드가 지정되어있을 경우에는 패턴데이터의 절단송출이 실행된다(스텝 S54). 이어서 A점을 지시하는 커렌트포인터(CPX)의 값에 1워드 바운더리의 픽셀수를 가산한 값이 펠에어리어 맥시멈데이터(XMX)보아도 큰가여부의 판별이 실행된다(스텝 55). 스텝(S55)에 있어서 펠에어리어 맥시멈 데이터(XMX)보다도 크다고 할 경우에는 제73도의 1의 영역에서 표시된 바와같이 1워드 바운더리의 데이터에 의한 연산처리에서 펠영역의 방향으로 1행의 묘화처리를 종료시킬수가 있다는 것이다.

이러한 경우에는 패턴데이터를 이용하는가 여부의 판별에 의하여(스텝 S56) 그것을 이용할 때는 상기 배럴시프터(BRLSFT)를 통하여 패턴데이터가 디스티네이션데이터에 대하여 위치마출되어(스텝 S57) 이어서 상기 펠마스크데이터 스타트마스크 데이터 및 앤드마스크 데이터를 소정의 동작모드에 따라서 연산하여 그 연산결과를 드로우잉포인터(DP)의 어드레스 제어에 기준하여 폴레임버퍼 메모리(FBM)에 기입한다(스텝 S58)이와같이하여 1워드 바운더리의 데이터에 의한 연산처리에서 펠영역의 X방향으로 1행의 묘화처리를 종료하면 금번은 커렌트포인터(CPX)의 값을 Y방향에 연하여 A점에 대응하도록 1워드 바운더리의 좌단점에 이동함과 동시에 커렌트포인터(CPY)의 값을 Y의 정방향에 1점이동하여 (스텝 S59) 제어루틴을 상기 스텝 48에 복귀하고 펠영역(PLA)에 있어 Y의 정방향 다음의 X방향의 1행에 대하여 상기와 동일하게 묘화처리를 계속한다. 한편 상기 스텝 S55의 판별에 있어서 A점을 지시하는 커렌트포인터(CPX)의 값에 1워드 바운더리의 픽셀수를 가산한 값이 펠에어리어 맥시멈데이터(XMX)보다도 작다고 판단된때는 제73도의 영역2,3,4에서 표시되는 바와같이 1워드바운더리의 데이터에 의한 연산처리에서는 펠영역의 X방향 1행의 묘화처리를 종료시킬수가 없다.

따라서 이러한 경우에는 우선 제73도의 영역 2에서 표시되는 1워드바운더리에 대하여 묘화연산처리를 실행하기 위하여 패턴데이트를 이용할것인가의 여부의 판별에 의하여(스텝 S60) 그것을 이용할때는 상기 배럴시프터(BRLSFT)를 통하여 패턴데이터가 디스티네이션데이터에 대하여 위치마춤되어(스텝 S61) 이어서 상기 펠마스크 데이터 및 스타트마스크 데이터를 소정의 동작모드에 따라서 연산하여 그 연산결과를 드로우잉포인터(DP)의 어드레스제어에 기준하여 프레임버퍼 메모리(FBM)에 기입한다(스텝 S62). 이어서 당해 행에 있어서는 커렌드포인터(CPX)의 값을 1워드 바운거리분만큼 X의 정방향에 이동하고(스텝 S63) 이동된 커렌트포인터(CPX)의 값에 대응하는 1워드 바운더리분의 펠마스크데이터를 형성한다(스텝 S64). 펠마스크데이터를 형성한후 패턴데이터를 이용할것인가 여부 환언하면 "PEL=01 모드 또는 "PEL=11" 모드의 어느것이 선택되고 있는가의 판별(스텝 S65)에 기준하여 "PEL=11" 모드가 지정되었을 경우에는 패턴데이터의 절단송출이 실행된다(스텝 S66). 이와같이 하여 다음의 1워드 바운더리분의 펠마스크데이터 및 필요한 패턴데이터가 갖추어진 경우에 이때의 커렌트포인터(CPX)의 값에 1워드바운더리의 픽셀수를 가산한값이 펠에어리어 맥시멈데이터(XMX)보다도 큰가여부이 판별이 실행된다(스텝 S67).

스텝 S67에 있어서 판별결과가 펠에어리어 맥시멈데이터(XMX)보다도 클경우는 제73도의 영역 4에서 개년적으로 표시되도록 당해 1워드 바운더리의 데이터가 펠영역(PLA)의 외부에 돌출한다(금회의 연산처리가 당해 행의 묘화연산처리의 최후이다)는 것이고 또 펠에어리어 맥시멈데이터(XMX)보다도 작은경우는 제73도의 영역에서 개념적으로 표시되는 바와같이 당해 1워드 바운더리의 데이터가 펠영역(PLA)에 완전히 포함되어있다(금회의 연산처리는 당해 행의 묘화연산처리의 최후는 아닌)는 것이다.

스텝 S67의 판별에 의하여 펠에어리어 맥시멈데이터(XMX)보다도 작다고 판단된때는 패턴데이터를 이용하는가 여부의 판별에 의하여(스텝 S68) 그것을 이용할때는 상기 배럴시프터(BRLSFT)를 통하여 패턴데이트를 디스티네이션데이터에 대하여 위치마춤을 하고(스텝 S769) 이어서 상기 펠마스크데이터를 소정의 동작모드의 따라서 연산하여 그 연산결과를 드로우잉 포인터(DP)의 어드레스제어에 기준하여 프레임버퍼 메모리(FBM)에 기입하고(스텝 S70) 그것에 계속하여 스텝 S63에 복귀하여 상기 스텝 S67에 의하여 펠에어리어 맥시멈데이터(XMX)보다도 크다고 판단될때까지 그 처리를 반복한다.

상기 스텝 S67의 판별에 의하여 펠에어리어 맥시멈데이터(XMX)보다도 크다고 판단될때는 패턴데이트를 이용하는가 여부의 판별에 의하여 (스텝 S71) 그것을 이용하는 때는 상기 배럴시프터(BRLSFT)를 통하여 패턴데이터를 디스티네이션데이터에 대하여 위치마춤을 하고(스텝 S72) 이어서 상기 펠마스크 데이터 및 엔드 마스크데이터를 소정의 동작모드에 따라서 연산하여 그 연산결과를 드로우잉포인터(DP)의 어드레스제어에 기준하여 프레임버퍼메모리(FBM)에 기입한다(스텝 S73). 이와같이하여 펠영역의 X방향으로의 당해 1행의 묘화처리를 종료하면 금회는 커렌트포인터(CPX)의 값을 Y방향에 연하여 A점에 대응하도록하는 1워드바운더리의 좌단의 점에 이동함과 함께 커렌트포인터(CPX)의 값을 Y의 정방향에 1점이동하여(스텝 S59) 상기 스텝 S48에 복귀하여 펠영역(PLA)에 있어 Y의 정방향 다음의 X방향의 1행에 대하여 상기와 동일하게 묘화처리를 계속한다.

더우기 서브투틴으로서의 패턴절단송출(스텝 S54 및 S66)은 묘화위치마춤과 패턴데이터가 2치일 경우의 컬러전개처리로 되어있다.

상기 설명으로 명백한 바와같이 본 실시예에 의하면 다음 작용효과를 얻을수 있는 것이다

(1) 복수픽셀에 대응하여 구성되는 임의의 형상 및 크기의 논리펠을 정의하고 커렌트포인터에 의한 지시점의 위치에 따라서 펠데이터에 기준한 도트묘화를 하므로서 펠의 크기에 의하여 결정되는 굵은선을 간단하고 또한 고속으로 묘화할수가 있다.

(2) 펠묘화에 있어서는 "PEL=01" 모드 또는 "PEL-11" 모드의 설정에 의하여 임의의 선종 또는 패턴으로 굵은선 묘화를 할수가 있다.

(3) 펠묘화에 있어 "PEL=011" 모드의 설정시에 상기 "COL=10" 또는 "COL=01" 모드를 설정하므로서 컬러에 의한 굵은선묘화와 굵은선에 의한 바닥색 노출을 할수있게 된다.

(4) 묘화조표계에 있어 2치데이터를 다치화하기 위하여 필요하게 되는 비트수에 전개하는 데이터전개부(DE)를 구비하고 워드단계에서 소오스데이터나 더스티네이션데이터의 논리연산을 논리연산부(LU)에서 실행하므로서 묘화처리의 고속화를 도모할수가 있다.

(5) 워드처리에서 펠묘화를 할때 묘화영역에 대한 묘화범위의 관리를 펠영역의 재설정에 의하여 실행하므로서 스타트마스크 데이터 및 엔드마스크데이터의 형성처리에 의하여 당해 영역관리를 실질적으로 실행할수가 있고 그것에 의하여 펠모드에 있어서 환언하면 굵은선 묘화에 있어서 묘화영역관리의 간소화를 도모할수가 있다.

(6) 펠모드에 있어 묘화영역관리에 있어서 펠영역이 묘화영역에서 벗어나면 당해 펠묘화를 종료할"AREA=01" 모드와 펠영역이 묘화영역에서 벗어나면 그 벗어난 부분에 대한 묘화를 하지않고 당해 펠묘화를 계속하는 "AREA=10" 모드와를 선택가능하게 하므로서 영역관리기능의 다기능화를 도모할수가 있다.

이상 본 발명자에 의하여 창안된 발명을 실시예에 기준하여 구체적으로 설명하였지만 그 요지를 이탈하지않는 범위에 있어서 여러가지 변경이 가능하다.

예를들면 상기 실시예에서는 소정의 선종으로 굵은선묘화를 실행하여 "PEL=01" 모드와 소정의 패턴으로 굵은선 묘화를 하는 "PEL=11"모드와를 선택가능한 펠모드에 대하여 설명하였지만 펠을 이용한 굵은선묘화동작 모드는 그것들에 한정되는 것은 아니고 패턴과 선종을 조합하여 굵은선 묘화를 하는 동작모드를 설정할수가 있다.

또한 상기 실시예에서는 논리펠정의용의 펠데이터를 내부메모리에 설정해두는 경우에 대하여 설명하였지만 시스템측에서 공급될수있게 구성하여도된다.

또 상기 실시예에서는 내부메모리(IDM)이외에 각종 레지스터를 설치하였지만 예를들면 템포라리레지스터(TDR)등 소정의 레지스터에 대하여는 내부메모리(IDM)에 대체할수가 있다. 더우기 내부버스의 구성은 상기 실시예의 3버스를 주체로한 구성에 한정되지 않고 적의변경할수가 있고 그것에 상응하여 상기 실시예에서 표시한 바와같이 각 기능블록의 결합관계에 대하여서도 적의 변경할수가 있다.

상기 설명에서는 주로 본 발명자에 의하여 창안된 발명을 그 배경이 되었던 이용분야인 그래픽디스플레이프로세서에 적용한 경우에 대하여 설명하였지만 그것에 한정된것은 아니고 예를들면 그래픽콘트롤이나 디스플레이콘트롤용의 각종 반도체집적회로나 그래픽단말장치등에 적용할수가 있다. 본 발명은 최소한 복수픽셀에 대응하여 구성되는 임의형상 및 크기의 도트로서의 논리펠를 이용하는 조건의 것에 적용할수가 있다.

제74도는 본 발명이 적용된 묘화프로세서에 있어 문자등의 컬러전개 및 컬러화소처리를 하는 회로기능을 실현하는 일실시예의 블록도가 표시되어있다. 이 실시예의 묘화프로세서는 특히 제한되지는 않지만 공지의 반도체 집적회로의 제조기술을 사용하여 단결정실리콘과 같은 1개의 반도체기판상에서 형성된다.

소오스데이터 레지스터는 SLBU 3225와 SLBV 3226으로 구성된다.

소오스데이터 레지스터(SLBU)와 (SLBV)에는 2워드분의 데이터가 격납된다. 예를들면 데이터버스(UBB 3232)와 (VBB 3233)은 16비트의 버스에 의하여 구성되며 16비트의 단위에서는 데이터전송이 실시된다.

상기 소오스 데이터 레지스터(SLBU 3225)와 (SLBV 3226)은 16비트의 레지스터에 의하여 구성되는 것에 의하여 2사이클에 의하여 상기 2워드분의 소오스데이터가 격납된다. 예를들면 제75도에 표시하는 바와같이 묘화프로세서(GDP)는 마이크로프로세서에서 이송된 문자코드를 해독하여 프레임버퍼 메모리(FB)의 문제에어리어를 어드레스버스(IAB 3235)를 통하여 액세스하여 1화소가 1비트에 의하여 구성되는 모노크로 표시에 의한 비트패턴을 16비트의 단위로 데이터버스(DIDB 3237)을 통하여 인출한다. 즉, 제75도에 있어서 메모리 어드레스레지스터(MAR)(3332),(3333)에 의하여 IAB 3235를 통하여 메모리 액세스하여 프레임버퍼 메모리에 결합되는 버스(IDB 3237)에 판독된 정보는 리이드데이터 레지스터(BDBR 3325)에 조입된다. 이 리이드데이터 레지스트(RDBR)의 신호는 버스(UBB 3232)를 통하여 도시없는 템포라티 레지스터에 일단 조입된다.

다음의 1워드뿐의 데이터도 상기와 동일하게 리이드데이터 레지스터(BDBR 3325)에 조입되어 상기 버스(UBB 3232)를 통하여 소오스데이터 레지스터(SLBU 3225)에 조입된다.

이때 상기한 기히 템포라티 레지스터에 격납된 1개앞의 1워드분의 데이터는 버스(VBB 3233)를 통하여 소오스데이터 레지스터(SLBV 3266)에 전송된다.

이것에 의하여 2워드분의 문자패턴정보가 소오스데이터 레지스터(SLBU 3225)와 (SLBV 3226)에 판독되게 된다.

상기 합계 32비트로된 문자정보중 예를들면 단위의 컬러확소가 4비트에 의하여 구성될 경우 1워드에 상당한 화소정보의 기초가 되는 최초의 4비트의 정보가 마렐시프터(BRLSFT 3228)에 의하여 인출된다.

이와같이 바렐시프터(BRLSFT)의 제어신호는 도시없는 마이크로 프로그램(ROM)에 의하여 형성된다.

이 마이크로프로그램(ROM)은 5×7비트에 의하여 표시되는 문자 A의 경우 상기 최초의 4비트(0010)의 인출다음에는 다음으로 4비트(0010)‥‥와같이 4비트식의 비트패정보를 인출한다(바운더리처리) 제어신호를 형성한다.

이상의 각 회로는 제75도에 있어서는 인터워킹레지스터(IWR)에 대응하고 있다.

이와같이 인출된 4비트의 문자 패턴정보는 데이터확장회로(DE 3229)에 공급되고 여기에서 1화소가 4비트식이 되도록 데이터확장이 이루어진다.

즉 상기 4비트(0010)의 경우 0000,0000,1111,0000과 같이 각각의 비트에 상응하여 4비트식으로 확장된다. 컬러레지스터(CLO 3305)와 (CL 13306)에는 각각 화소분 컬러화소정보가 격납된다.

예를들면 컬러레지스터(CLO 3305)에는 0001에 의하여 지정되는 4화소분의 컬러화소정보가 격납되며 컬러레지스터(CL 3306)에는 1101에 의하여 지정되는 4화소분의 컬러정보가 격납된다.

이들의 화소정보는 상기 문자패턴의 1/0(/흑/백)이 예를들면 적/청과 같이 대응하게 된다.

상기 컬러레지스터(CL 0,CL1)의 각 컬러정보는 비트단위에서 멀티플렉서(MPX)(3304)에 공급된다.

멀티플렉서(MPX)(3304)는 상기 비트확장회로(DE 3229)의 출력비트에 상응하여 예를들면 0이라면 컬러레지스터(CLO 3305)축의 비트를 출력하고 1이면 컬러레지스터(CLI3306)의 비트를 출력시킨다.

이것에 의하면 문자패턴의 0이 0001과 같은 컬러화소에 문재패턴의 1이 1101과 같은 컬러화소정보로 변환된다. 가장 단순한 화상처리에서는 상기 화소정보가 그대로 프레임버퍼 메모리(FB)에 기입되고 1화소가 0001 또는 1101에 의하여 지정되는 2색에 의하여 표시되는 문자 A가 묘사되는 것이 된다.

즉 0001에 의하여 지정되는 색의 비경에 1101에 의하여 지정되는 색문자 A가 묘사되게 되는 것이다.

이 실시예에서는 프레임버퍼 메모리(FB)의 분자에어리어에는 1화소가 1비트로된 문자패턴을 기입하는 것이므로 적은 기억용량에 의하여 많은 문자 또는 기호(등록도형도 포함)를 기억시킬수가 있다. 그리고 그 데이터처리를 워드단위(1워드가 16비트이며 1화소가 4비트의 경우 4화소단위)를 실시하므로서 고속으로 모노크로에 의한 문자폰트의 전 컬러전개를 실시할수가 있다.

상기와 같이 생성된 컬러문자정보나 프레임버퍼 메모리(FB)에 기히 묘사된 소오스 데이터의 컬러연산처리도 상기와 동일하게 1워드단위로 이해된다.

예를들면 프레임버퍼 메모리(FB)에 격납된 소스데이터는 상기 메모리 어드레스 레지스터(MAR(3332),)(3333)에 의하여 어드레스 지정이 되는 것에 의하여 상기와 동일하게 리이드데이터 레지스터(RDBR 3325)에 워드단위로 판독되어 상기 소오스 데이터 레지스터(SLBU 3225),(SLBV 3226)과 동일한 소오스데이터레지스터(도시없음)에 격납된다.

이때 이스티네이션데이터와의 바운더리처리를 위하여 상기 문자패턴의 컬러전개와 동일하게 2워드분의 소오스데이터가 판독된다. 즉 제76도에 표시한 바와같이 소오스데이터(SD)가 2워드에 걸쳐서 1∼5로 되는 경우 화소 1∼3을 포함한 1워드의 소오스데이터(SD 1)과 4와 5를 포함한 타의 1워드의 소오스데이터(SD 2)가 인출된다. 한편 디스티네이션데이터(DD)가 화소 1과 2를 포함하는 워드와 화소 3 화소 5를 포함한 워드로 되는 경우 바렐시프터(BRLSFT 3228)에 의하여 소오스데이터(SD 1)의 화소 1과 2가 시프트되어 상기 니스티네이션데이터(DD1)에 합산된다.

이와같은 바렐시프터(BRLSFT 3228)의 출력신호는 컬러화소정보인데 비트확장회로(DE 3229)는 그 신호를 그대로 출력한다. 이 출력신호는 레지스터(DLB 3231)을 통하여 버스(VBB)(3233),(WBB)(3234) 및(CLB)(3301)에 선택적으로 전달된다.

예를들면 컬러연산을 할때에는 상기 컬러버스(CLB)(3201)에 전달되어 연산회로(AU 3317) 및 논리연산회로(LU)(3322)에 의하여 형성된 컬러문자정보에 대하여서도 소정의 연산처리가 필요하면 멀티플렉서(MPX)(3304)에서 상기 컬러버스(CLB)(3301)에 그 킬러전개된 문자정보가 전달된다.

연산회로(AU)(3317)은 상기 워드단위에서의 각종 컬러연산을 한다. 예를들면 컬러비교레지스터(CLCMP)(3307)에 의하여 지정되는 색정보와의 일치검출 대소판정등을 한다. 또는 디스티네이션의 데이터와 상기 소오스데이터와의 비교연산을 한다.

또한 디스티네이션데이터와 컬러비교레지스터(CLCMP)(3307)에 의하여 지정되는 색정보와의 비교연산을 한다.

영확장회로(ZE)(3318)은 화소단위에서의 일치결과를 상기와같이 4비트에 확장한다.

예를들면 바닥색과 같은색의 화소에 대한 오퍼레이션이나 상기 컬러비교 레지스터(CLCMP)(3307)에 의하여 지정된 색의 데이터의 절단송출이 실시된다.

캐리확장회로(CE)(3319)는 상기 대소비교의 캐리신호의 처리를 실시한다. 상기 연산회로(AU)(3317)의 출력신호는 색비교모드에 상응하여 섹텍터(CMPMSEL)(3220)을 통하여 마스크버스(MSKB)에 출력된다.

논리연산회로(LU)(3322)는 비트단위에서의 각종 논리연산 예를들면 바닥면와의 논리연산처리를 하여 프레임버퍼 메모리(FB)에 대한 워크단위에서의 기입정보를 형성한다.

이 기입정보는 라이트데이터(WDBR)(3323),(3324)에 조입된다. ROB(3326)은 기입버스이다. 이때 마스크레지스터(MSK)(3311)∼(3315)에 의하여 지정된 화소에 대하여 기입을 금지시킬수도 있다.

이에 의하여 상기 제76도에 있어서 워드단위에서의 기입의 경우 유효한 화소가 존재하지 않는 부분 X표를 표시하는 마스크처리를 할수가 있다.

상기 프레임버퍼 메모리(FB)에 대하여 상기 워드단위에서의 기입을 하고있는 동안 연산회로(AU)(3317)은 다음의 컬러연산을 하여서 상기 논리연산회로(LU)(3322)는 프레임버퍼 메모리(FB)에 대한 기입정보를 형성한다.

이 연산(AU3317)이 컬러연산을 하여 논리연산회로(LU)(3322)가 논리연산처리를 하고있는 사이 바렐시프터(3228)은 다음의 처리하여야할 화소의 인출을 하는 것이다.

환언하면 바렐시프터에 의한 바운더리처리를 포함한 컬러처리를 위한 복수화소 데이터인출과 그 컬러연산처리 및 논리연산처러와 파이프라인 방식에 의하여 실행되기 때문에 상기 복수화소(4화소)의 병렬처리와 상조하여 컬러묘화동작을 고속으로 할수있게 되는 것이다.

제74도∼제76도를 참조하여 상기 실시예에서 얻어지는 작용효과는 하기와 같다. 즉,

(1) 1화소가 1비트에 의하여 구성되는 문자 또는 도형을 표시한 복수비트의 정보를 맏아서 바렐시프터에 의하여 컬러전개하여야할 복수비트를 인출하여 1화소가 N비트로되는 컬러화소에 대응한 복수의 컬러화소분에 상당한 비트정보에 확장함과 함께 그 비트정보에 따라서 각각 N비트에 의해 표시된다. 상기 복수화소분의 컬러화소정보를 간직한 제1 및 제2의 컬러레지스터의 내용은 선택적으로 출력시키는 것에 의하여 컬러문자등을 구성하는 복수화소분의 데이터를 고속으로 생성하는 것 환언하면 문자폰트의 컬러전개를 고속으로할 수 있는 효과를 얻게되는 것이다.

(2) 프레임버퍼 메모리의 문자에어리어에는 1화소가 1비트로된 문자패턴을 기입하는 것이므로 적은 기억용량에 의하여 많은 문자 또는 기호(등록도형도 포함)를 기억시킬 수가 있는 효과를 얻게되는 것이다.

(3) 복수개의 컬러화소정보를 소오스데이터 레지스터에 격납하고 바렐시프터에 의하여 디스티네이션네이터에 마추어서 1워드의 단위로 화소데이터를 인출하여 그것과 디스티네이션데이터와 또는 컬러비교레지스터(CLCMP)에서 지정되는 색정보와 또는 디스티네이션데이터와 컬러비교레지스터(CLCMP)에서 지정되는 색정보와를 색비교모드에 상응한 컬러비교연산을 하고 이 출력신호와 소정의 컬러처리신호에 상응하여 상기 바렐시프터의 출력신호와 디스티네이션데이터에 의하여 1워드단위의 기입컬러화소정보를 생성하므로서 컬러묘화동작을 고속화가 도모된다는 효과를 얻게되는 것이다.

(4) 상기 바렐시프터에 의한 처리하여야할 화소데이터의 인출과 그 컬러연산처리 및 프레임버퍼 메모리에 기입되어야할 기입신호를 형성하는 논리연산을 파이프라인방식에 의하여 실행하므로서 상기 워드단위에서의 컬러화상신호의 처리와 산조하여 보다나은 컬러묘화 동작의 고속화를 실현할 수 있는 효과를 얻게되는 것이다.

본 실시예의 변경예에서는 예를들면 각 레지스터나 연산회로의 구성 및 버스방식은 상기와 동일한 동작을 실현하는 것이라면 여러종류의 변형을 실행할 수가 있는 것이다. 이 발명은 상기 묘화프로세서등과 같이 그래픽데이터를 처리하는 각종 정보처리장치에 광범위하게 이용할 수 있다.

Claims (32)

1. 프로그램과 화소에 대응하는 정보와를 기억하는 제1의 기억수단(12)과, 상기 제1의 기억수단에서 전송되는 상기 프로그램 및 외부장치에서 전송되는 프로그램을 실행처리하고, 장치 전체를 관리 제어하는 제1의 프로세서수단(11)과, 복수 차원상태로 배열된 화소의 제어에 의하여 화상정보를 출력하는 출력수단(16)과 상기 출력수단에 의하여 출력되는 화서에 대응하는 정보를 기억하는 제2의 기억수단(14)과, 상기 제1의 기억수단 및 상기 제1의 프로세서수단에서 전송되는 컴맨드와 패러미터 정보와를 수취하여, 미리 정해진 처리 순서에 따라서, 문자, 도형 데이터를 발생하고, 상기 제1의 기억수단 및 상기 제2의 기억수단으로의 당해 데이터의 전송을 제어하는 제2의 프로세서수단(10)과를 포함하는 버스 접속 제어기능을 가지는 그래픽 처리 장치.
2. 제1 및 제2의 어드레스 버스와, 제1 및 제2의 데이터 버스와, 상기 제1의 어드레스 버스와 상기 제1의 데이터 버스와에 접속되며, 프로그램과 화소에 대응하는 정보와를 기억하는 제1의 데이터 버스와에 접속되며, 상기 제1의 기억수단에서 전송되는 상기 프로그램 또는 외부 장치에서 전송되는 프로그램을 실행 처리하며, 장치 전체를 관리 제어하는 제1의 프로세서수단과, 복수 차원상태로 배열된 화소에 제어에 의하여 화상 정보를 출력하는 출력수단(16)과, 상기 제2의 어드레스 버스와 상기 제2의 데이터 버스와에 접속되어, 상기 출력수단에 의하여 출력되는 화소에 대응하는 정보를 기억하는 제2의 기억수단(14)과, 상기 제1과 상기 제2의 어드레스 버스와의 사이 및 상기 제1과 상기 제2의 데이터 버스와의 사이를 접속 또는 차단하기 위한 접속제어를 하는 버스 접속 제어수단(20)과, 화상 정보를 처리하고, 또한 전송 제어하기 위한 제2의 프로세서수단(10)을 포함하고, 상기 제2프로세서수단은 상기 제1의 어드레스 버스를 개재하여 상기 제1의 기억수단 또는 상기 제1의 프로세서수단에서 전송되는 컴맨드와 패러미터 정보와를 수취하여, 미리 정해진 처리 순서에 따라서 상기 버스접속 제어수단을 제어하며, 상기 제1과 상기 제2의 어드레스 버스와의 사이 및 상기 제1과 상기 제2의 데이터 버스와의 사이를 접속하며 상기 제1의 기억수단에 액세스하고, 상기 제1과 상기 제2의 어드레스 버스와의 사이 및 상기 제1과 상기 제2의 데이터 버스와의 사이를 차단하며, 상기 제2의 기억수단에 액세스하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
3. 제2항에 있어서, 상기 제2프로세서수단은 상기 제1의 어드레스 버스를 통하여 상기 제1의 기억수단 또는 상기 제1의 프로세서수단에서 전송되는 컴맨드와 패러미터 정보와를 수취하며, 미리 정해진 처리순서에 따라서 문자, 도형 데이터를 발생하고, 상기 버스 접속 제어수단을 제어하며, 상기 제1과 상기 제2의 어드레스 버스와의 사이 및 상기 제1과 상기 제2의 데이터 버스와의 사이를 접속하며 상기 문자, 도형 데이터를 상기 제1의 기억수단에 전송하고, 또는 상기 제1과 상기 제2의 어드레스 버스와의 사이 및 상기 제1과 상기 제2의 데이터 버스와의 사이를 차단하며 상기 문자, 도형 데이터를 상기 제2의 기억수단으로 전송하는 버스 접속 제어기능을 가지는 그래픽 처리 장치.
4. 제2항에 있어서, 제2의 프로세서수단(10), 제2의 어드레스 버스, 제2의 데이터 버스, 제2의 기억수단(14) 및 버스 접속 제어수단으로 형성하는 조를 복수조 보유하고, 복수의 제2의 프로세서수단의 어느것에서 공급되는 어드레스 정보에 의하여 제1의 기억수단(12)에서의 판독 액세스를 실행하고 당해 판독한 데이터를 복수의 제2의 프로세서수단(10)에 병렬로 판독 기억할 수 있도록 상기 복수의 버스 접속 제어수단을 제어하도록한 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
5. 화소 단위의 정보를 기억하는 기억수단(14)과, 화소에 대응하는 어드레스를 차례로 발생하고 당해 기억수단을 액세스하며 화소 단위로 분해된 도형 정보를 발생하는 프로세서수단(10)과를 보유하고, 당해 프로세서수단은 복수 화소로 형성된 패턴 정보를 기억하는 보조 기억수단(1018)을 포함하며, 선을 화소 단위로 분해한 각 화소의 어드레스를 순차 산출할때마다 당해 화소 어드레스를 기준으로 하는 영역에 상기 보조 기억수단에 기억된 패턴 정보를 묘화하고 이것을 반복하므로서 굵은선의 묘화를 하도록한 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
6. 화소 단위의 정보를 기억하는 제1의 기억수단(14)과, 화소에 대응하는 어드레스를 차례로 발생하고 당해 기억수단을 액세스하며 화소 단위로 분해된 도형 정보를 발생하는 프로세서수단(10)과를 보유하고, 당해 프로세서수단(10)은 묘화 실행시에 참조하는 패턴 정보를 기억하는 보조 기억수단(1018)과, 묘화 화소 어드레스 발생수단(1013)과, 당해 화소 어드레스의 일부의 정보를 디코드하여 상기 보조 기억수단을 선택하는 신호를 출력하는 디코드 수단(1012,1017)과를 포함하고, 상기 보조 기억수단이 선택된 경우에는 상기 제1의 기억수단(12)에 대한 묘화 어드레스의 출력을 금지하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
7. 화소 단위의 정보를 기억하는 기억수단(14)과 당해 기억수단을 액세스하여 도형처리를 하는 프로세서수단(10)과를 보유하고, 당해 프로세서수단은, 상기 기억수단내에 적어도 제1과 제2의 X-Y좌표 공간을 정의하기 위하여 X-Y좌표 원점과 상기 기억수단의 화소 어드레스의 대응관계를 정의하는 2계통의 패러미터를 격납하는 영역을 보유하고, 상기 프로세서수단은 상기 제1의 X-Y좌표 공간내에서 정의된 영역 데이터를 상기 제2의 X-Y좌표 공간내에서 정의된 영역에 전송하기 위한 어드레스를 생성하는 전송 어드레스를 생성하는 전송 어드레스 생성수단을 포함한 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
8. 제7항에 있어서, 상기 제1및 상기 제2의 X-Y좌표 공간에 대한 수평 화소수를 상호 독립하여 정의할 수 있는 수단을 포함한 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
9. 제7항에 있어서, 상기 제1 및 제2의 X-Y좌표 공간에 대하여 1화소당의 비트수를 독립하게 정의할 수 있게하는 정의수단을 포함하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
10. 화소 단위의 정보를 기억하는 기억수단(14)과, 화소에 대응하는 어드레스를 차례로 발생하여 당해 기억수단을 액세스하여 화소단위로 분해된 도형정보를 발생하는 프로세서수단(10)과를 보유하고, 당해 프로세서수단은 2개의 X-Y좌표 패러미터에 의하여 직선을 정의하는 수단과 상기 직선중의 묘화 개시 화소 번호와 묘화 종료 번호의 2개의 패러미터에 의하여 정의되는 구간만으로 묘화하도록 제어하는 수단과를 포함하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
11. 화소 단위의 정보를 기억하는 기억수단(14)과, 당해 기억수단을 액세스하여 도형정보를 발생하는 프로세서수단(10)과를 보유하고, 당해 프로세서수단은 4개의 X-Y좌표 패러미터에 의하여 2개의 임의 직선을 정의하는 제1수단과, 2개의 Y좌표 패러미터에 의하여 2개의 X축에 평행한 직선을 정의하는 제2수단과, 상기 제1, 제2수단의 출력과 결합하고, 출력된 상기 4개의 직선으로 포위된 영역에 대하여 묘화를 하는 제어신호를 발생하는 제3수단을 포함하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
12. 화소 단위의 정보를 기억하는 기억수단(14)과, 당해 기억수단을 액세스하여 도형정보를 발생하는 프로세서수단(10)과를 보유하고, 당해 프로세서수단은 스토어된 화소 단위의 X-Y좌표 패러미터에서 중심좌표와 반경에 기준하여 우반원호 또는 좌반원호를 2개의 X-Y좌표 패러미터에 의하여 1개의 직선을 2개의 Y좌표 패러미터에 의하여 X축에 평행한 2개의 직선을 각각 정의하는 제1수단과, 당해 제1수단으로 정의된 상기 원호와 3개의 직선에 의하여 포위된 영역내에 대하여 묘화를 하는 제어신호를 발생하는 제2수단을 포함하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
13. 화소 단위의 정보를 기억하는 기억수단(14)과, 당해 기억수단을 액세스하여 도형 정보를 발생하는 프로세서수단(10)과를 보유하고, 상기 기억수단은 문자의 폰트패턴과 각 문자마다의 수평 참조 개시위치와 수평 참조 종료위치로 헝성된 정보를 상기 프로세서수단은, 상기 기억수단에서 판독된 지정된 문자의 폰트패턴중의 수평 참조 개시위치와 수평 참조 종료위치로 협삽된 구간만을 묘화하는 제어신호를 발생하는 수단을 포함하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
14. 2차원 형상으로 배열된 소정의 복수 비트로 된 화소 단위의 정보를 인접하는 복수 화상을 1어에 대응시켜서 기억하는 제1수단(12)과, 적어도 기입 어드레스를 차례로 산출함과 동시에 기입 데이터를 출력하고 기입 제어를 하는 제2의 수단(10)과, 당해 제2의 수단의 출력을 받어서 상기 제1의 수단에 대한 기입을 제어하는 제3의 수단(11A)과를 보유하고, 상기 제2의 수단(10)은 기입하여야할 화소를 특정하는 정보로하여 어단위 어드레스에 부가하여 1어내의 화소를 특정하는 정보를 발생하기 위한 수단과 어단위 기입인가 화소 단위 기입인가를 고지하는 제어신호를 발생하는 수단을 포함하고, 상기 제3의 수단(11A)은 어단위기입의 경우에는 1어분의 기입 데이터를 상기 제1수단에 기입하도록 제어하는 수단과, 화소 단위 기입의 경우에는 화소를 특정하는 정보를 해독하여 소정의 화소위치에만 화소 데이터를 상기 제1수단에 기입하도록 제어하는 수단과를 포함하며, 그것에 의하여 어단위 및 화소단위의 양방의 기입을 가능하게한 버스 접속제어 기능을 가지는 그래픽 처리 장치.
15. 2차원 형상으로 배열된 소정의 비트수로 된 화소 단위의 정보를 인접하는 복수화소를 1어에 대응시켜서 기억하는 제1의 수단(12)과, 적어도 기입 어드레스를 차례로 산출함과 함께 기입 데이터를 출력하고 벡터 기입 제어를 하는 제2수단(10)과, 당해 제2의 수단의 출력을 받어서 상기 제1의 수단에 대한 기입을 제어하는 제3의 수단(11A)과를 보유하며, 상기 제2의 수단은 기입하여야할 화소를 특정하는 정보로하여 어단위 어드레스에 부가하여 1어내의 화소를 특정한 정보를 발생하는 수단과, 어단위 기입인가 화소단위 기입인가를 고지하는 제어신호를 발생하는 수단을 포함하며, 상기 제3의 수단(11A)은, 어단위 가입의 경우에는 1어분의 기입 데이터를 상기 제1의 수단에 기입하도록 제어하는 수단가, 화소단위 기입의 경우에는 화소를 특정하는 정보를 해독하여 소정의 화소 위치에만 화소 데이터를 기입하도록 제어하는 것을 특징으로하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
16. 2차원 형상에 배열된 복수 비트로된 화소 단위의 정보를 인접하는 복수 화상을 1어에 대응시켜서 기억하는 제1의 수단(12)과, 판독 및 기입데이터를 출력하고 연산모드를 지정하여 화소 데이터의 판독, 연산, 기입제어를 하는 제2의 수단(10)과, 당해 제2의 수단의 출력을 받어서 상기 제1의 수단에 대한 판독 및 기입을 제어하는 제3의 수단(11A)과를 보유하며, 상기 제2의 수단(10)은 판독하여야할 및 기입하여야할 화소를 특정하는 정보로하며 어단위 어드레스에 부가하며 1어내의 화소를 특정하는 정보를 발생하기 위한 수단과, 어단위의 판독 및 기입인가를 고지하는 제어신호를 발생하는 수단을 포함하며, 상기 제3의 수단(11A)은 어단위 기입의 경우에는 1어분의 기입하여야할 데이터를 제1수단에 기입하도록 제어하는 수단과, 화소 단위 기입의 경우에는 화소를 특정하는 정보를 해독하여 소정의 화소 위치에만 화소 데이터를 제1수단으로 기입하도록 제어하는 수단을 포함하며, 상기 제3의 수단은 연산 모드가 신화소로 치환을 지정하는 모드의 경우에는 화소단위 기입을 실행하고, 또 신화소와 구화소와의 사이의 연산을 지정하는 모드의 경우에는 상기 제1의 수단에서 소정의 1어를 판독하며, 상기 제2의 수단내에서 소정의 화소 위치에 대하여서만 상기 연산을 실시한 후 재차 그 1어를 상기 제1의 수단에 기입하도록 제어하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
17. 제14항에 있어서, 상기 제2수단은 임의 방향의 직선을 포함한 곡선 발생시는 화소 단위 기입으로 하고, 면도포 묘화시는 어단위 기입으로하는 제어신호를 발생하는 수단을 포함하는 버스 접속 제어기능을 가지는 그래픽 처리 장치.
18. 제14항에 있어서, 상기 제2의 수단(10)은 1화소를 구성하는 비트수를 지정하는 수단을 포함하며, 당해 1화소를 구성하는 비트수에 상응하여 상기 1어내의 화소 위치를 지정하는 정보 출력의 비트수를 가변하도록한 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
19. 제14항에 있어서, 상기 제1의 수단(12)은 그 메모리 소자 내부에 연산 기능이 있으며, 그것에 의하여 화소 단위 기입을 지정하여 신화소와 구화소와의 사이의 연산을 하게하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
20. 2차원 형상으로 배열된 화소 단위의 정보를 인접하는 복수화소를 1어에 대응시켜서 기억하는 제1의 수단(12)과, 묘화 어드레스를 차례로 산출하는 동시에 묘화 데이터를 출력하고 묘화 제어를 하는 제2의 수단(10)과, 당해 제2의 수단의 출력을 받어서 상기 제1의 수단에 대한 판독 기입을 제어하는 제3의 수단(11A)과를 보유하고, 상기 제2의 수단은 어단위 어드레스에 부가하여 1어내의 적어도 1개의 화소를 지정하는 정보를 출력하고, 상기 제3의 수단(11A)은 상기 제2의 수단에서의 출력에 의하여 지정된 적어도 1개의 복수의 화소에 대하여서만 묘와 데이터를 기입하도록한 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
21. 도형 데이터를 기억하는 표시용 메모리상으로 도형 데이터의 작성, 전송을 제어하는 도형 처리 장치(10)에 있어서, 소정의 알고리즘에 따라서 묘화 좌표를 차례로 산출하는 제1의 수단(310)과, 상기 묘화 좌표에 대응한 표시용 메모리 어드레스를 산출하고 묘화 실행하는 제2의 수단(320)과, 상기 제1의 수단을 제어하는 제1마이크로 프로그램을 가진 제1마이크로 프로그램 제어장치(210)와, 상기 제2의 수단을 제어하는 제2마이크로 프로그램을 가진 제2마이크로 프로그램 제어장치(100)를 포함하고, 당해 제1, 제2마이크로 프로그램 제어장치는 개별로 설치되며, 상기 제1의 수단을 제어하는 제1마이크로 프로그램을 시동작시키는 수단을 포함한 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
22. 제21항에 있어서, 상기 제2의 수단을 제어하는 제2마이크로 프로그램은 상기 제1의 수단을 제어하는 제1마이크로 프로그램에 의하여 시동한부 단독으로 프로그램이 동작 가능하게 하는 수단을 포함한 버스접속 제어 기능을 가지는 그래픽 처리 장치.
23. 제21항에 있어서, 상기 제1의 수단을 제어하는 제1마이크로 프로그램이 상기 제2의 수단을 제어하는 제2마이크로 프로그램을 시동시킬때, 기히 상기 제2의 수단을 제어하는 제2마이크로 프로그램이 실행중일때, 당해 실행이 종료할때까지, 상기 제1의 수단을 제어하는 제1마이크로 프로그램을 정지시키는 수단을 포함하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
24. 제21항에 있어서, 상기 제1의 수단을 제어하는 제1마이크로 프로그램의 어드레스를 레지스터하는 제3의 수단(220)과, 당해 프로그램을 다방향 분기시키기 위한 정보를 설정하는 제4의 수단(3100)과, 상기 제4의 수단 MJR(3100)의 유효 비트위치를 지정하는 제5의 수단 MJC(1801)의 수단을 포함하고, 상기 제1의 수단(310)을 제어하는 제1마이크로 프로그램이 점프 어드레스를 상기 제3의 수단(220)에 치수할 경우에 상기 제5의 수단(1801)으로 지정된 비트 위치에 대하여, 상기 점프 어드레스 대신에 상기 제4의 수단의 정보를 치수하는 수단을 포함하고, 그것에 의하여 상기 제1마이크로 프로그램의 다방면 분기를 가능하게 하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
25. 제21항에 있어서, 상기 제1의 수단을 제어하는 제1마이크로 프로그램을 정지시키는 어드레스를 엔트리하는 제6의 수단(160)과 상기 제3의 수단과 상기 제6의 수단을 비교하고, 일치된때 신호를 출력하는 제7의 수단(150)과, 상기 제7의 수단이 출력하는 신호를 상기 제3의 수단의 세트 또는 리세트 신호로 하고, 상기 일치신호가 출력된때 상기 제3의 수단에 고유의 데이터를 엔트리하는 수단을 포함한 버스 접속제어 기능을 가지는 그래픽 처리장치.
26. 복수 픽셀에 대응하여 구성되는 임의의 형상 및 크기의 도트로 하여 펠데이터를 격납하는 펠데이터를 격납하는 펠데이터 격납수단(340)과, 펠의 묘화위치를 지시하는 커렌트 포인터(3103,3104)와 커렌트 포인터에 의한 지시점의 위치에 따라서 펠데이터에 기준한 묘화를 위한 논리연산을 하는 연산수단(3222)과를 포함한 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
27. 제26항에 있어서, 상기 연산수단은 펠의 묘화를 패턴 정보에 기준한 소정의 패턴으로, 또는 선종 정보에 기준한 소정의 선종으로 묘화하도록 연산 처리하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
28. 복수 픽셀에 대응하여 구성되는 임의의 형상 및 크기의 도트로하여 펠데이터를 2치 정보로 격납하는 펠데이터 격납수단(340)과 펠의 묘화 위치를 소정 비트 단위로 지시하는 커렌트 포인터(3103,3104)와, 커렌트 포인터에 의한 지시점의 위치에 대응하여 펠 묘화를 위한 1바운더리의 펠데이터를 컬러 전개하는 컬러전개부(3229)와, 컬러 전개된 펠데이터에 기준한 묘화를 위한 논리 연산을 하는 연산수단(3322)과를 포함하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
29. 복수 픽셀에 대응하여 구성되는 임의의 형상 및 크기의 도트로하여 펠데이터를 격납하는 펠데이터 격납수단(340)과 펠의 묘화 위치를 지시하는 커렌트 포인터(3103,3104)와, 커렌트 포인터에 의한 지시점에 따른 펠데이터에 대응한 펠영역이 묘화 영역내에 존재하는가 여부를 판별하는 에어리어 비교수단(3109,3110)과, 에어리어 비교수단에 의한 비교결과에 기준하여 묘화 영역외에서의 펠의 묘화를 억제하기 위한 마스크데이터를 형성하는 데이터 전개수단과, 커렌트 포인터에 의한 지시점의 위치에 따라서 펠데이터 및 마스크데이터에 기준한 묘화를 위한 논리 연산을 하는 연산수단(3322)과를 구비함을 특징으로 한 버스 접속 제어기능을 가지는 그래픽 처리 장치.
30. 제29항에 있어서, 상기 연산수단은 펠영역이 묘화영역에서 벗어날때에는 당해 펠묘화를 종료하는 동작 모드와, 펠영역이 묘화영역에서 벗어날 때에는 그 벗어난 부분에 대응하는 픽셀에 대하여 묘화를 실행하지 않고 당해 펠묘화를 계속하는 동작 모드에 의하여 묘화 영역의 관리 제어를 받는 버스 접속 제어 기능을가지는 그래픽 처리 장치.
31. 복수개의 컬러 화소정보를 1워드로하여 2워드분의 컬러 화소정보가 격납되는 소스 데이터 레지스터(3225,3226)와, 상기 2워드분의 컬러 화소 정보를 받아서, 디스티네이션 데이터에 맞추어서 1워드의 단위로 화소 데이터를 인출하는 바렐시프터(3228)과, 이 바렐시프터의 출력신호와 디스티네이션 데이터 또는 이 바렐시프터의 출력신호와 컬러 비교 레지스터로 특정되는 색정보 또는 디스티네이션과 컬러 비교 레지스터에서 지정되는 색정보와를 색비교 모드에 상응한 컬러 연산비교를 하는 연산회로(3307)와, 이 연산회로의 출력신호와 소정의 컬리 처리 신호에 상응하여 상기 바렐시프터의 출력신호와 디스티네이션 데이터에 의하여 1워드 단위에서의 기입 컬러 화소 정보를 생성하는 논리회로(3322)와를 포함하는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.
32. 제31항에 있어서, 상기 1워드는 M비트로 구성되며, 1화소는 N비트에 의하여 구성되는 버스 접속 제어 기능을 가지는 그래픽 처리 장치.

Images