KR950007513Y1 - 출력패드 보호회로 - Google Patents
출력패드 보호회로 Download PDFInfo
- Publication number
- KR950007513Y1 KR950007513Y1 KR2019930011547U KR930011547U KR950007513Y1 KR 950007513 Y1 KR950007513 Y1 KR 950007513Y1 KR 2019930011547 U KR2019930011547 U KR 2019930011547U KR 930011547 U KR930011547 U KR 930011547U KR 950007513 Y1 KR950007513 Y1 KR 950007513Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output pad
- nmos transistor
- drain
- source
- protection circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Abstract
내용 없음.
Description
제1도는 종래의 출력피드 보호회로.
제2도는 본 고안에 따른 출력피드 보호회로.
제3도는 제2도의 레이 아웃도.
제4도는 제2도를 집적회로로 구현한 단면도.
제5도는 본 고안의 전계의 형성을 보여주기 위한 제4도의 부분 확대도.
* 도면의 주요부분에 대한 부호의 설명
10 : 제1엔모스 트랜지스터 15 : 출력패드
17 : 제2엔모스 트랜지스터 31 : 필드산화막
32 : 게이트전극 패턴 34 : 소오스/드레인 영역
35 : 금속배선
본 고안은 오픈 드레인(open drain)구조를 갖는 출력피드(pad)의 보호회로에 관한 것이다.
종래의 출력패드 보호회로는 제1도에서 볼 수 있는 바와 같이, 모스트랜지스터(MOS transistor)(10)의 게이트(gate)는 입력단과 연결되고, 소오스(source)는 접지되어 있으며, 드레인(drain)은 오프되어 출력패드(15)와 연결되고, 상기 출력패드(15)와 드레인 사이에는 상기 출력패드(15)를 보호하기 위한 접지다이오드(13)가 연결되어 있다.
그러나, 상기와 같은 보호회로는, 상기 출력패드에 높은 ESD전압이 인가되면 상기 다이오드의 정션(junction)이 파괴되어 버리는 문제점이 있다.
따라서, 본 고안의 목적은 상기와 같은 문제점을 해결하여 높은 ESD전압에서도 출력패드를 안전하게 보호할 수 있는 출력패드 보호회로를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 고안은 다이오드 대신 소오스와 드레인이 공통접지된 모스 트랜지스터를 상기 출력패드 보호회로의 입력단과 연결하는 것을특징으로 한다.
이하, 첨부된 도면을 참조하면, 제1엔모스 트랜지스터(10)의 게이트와 제2엔모스 트랜지스터(17)의 게이트가 입력단에 공통으로 연결되고, 상기 제1엔모스트랜지스터의 소스는 접지되고, 드레인은 출력패드(15)와 연결되며, 상기 제2엔모스트랜지스터(17)의 소오스와 드레인은 공통접지되어 있다.
제3도는 제2도의 출력패드 보호회로를 제조하기 위한 레이아웃도이다.
제3도를 참조하면, 제1엔모스 트랜지스터의 활성영역(제1활성영역)(10)과 제2엔모스 트랜지스터의 활성영역(제2활성영역)(17)에 금속 배선층(24, 25)을 연결하기 위한 접촉부(21)들이 위치하며, 상기 제1엔모스 트랜지스터의 소오스와 제2엔모스 트랜지스터의 소오스 및 드레인과 연결되는 금속배선층(24)은 접지전압부이며, 상기 제1엔모스 트랜지스터의 드레인과 연결된 금속배선층(25)은 출력패드(15)와도 연결된다.
또한 입력부(19)가 상기 제1 및 제2 활성영역(10, 17)에 걸쳐 위치한다.
제4도는 제3도를 aa'선을 기준으로 자른 단면도이다.
제4도를 참조하면, 활성영역과 비활성영역을 구분하는 필드산화막(31)과, 상기 활성영역의 소정영역에 형성된 게이트 전극패턴(32)과, 상기 게이트전극 패턴(32)을 마스크로 하여 상기 반도체 기판상에 불순물을 주입하여 형성된 소오스/드레인 영역(34)과, 상기 게이트 전극패턴(32) 및 소오스/드레인(34) 상부에 형성된 금속패턴(35)으로 구성된다. 미설명부호 A는 제2도와 동일하며 두개의 필드산화막 사이의 구조물은 제2엔모스 트랜지스터이며, 나머지 부분은 제1엔모스 트랜지스터의 드레인 영역이다.
제5도는, 상기 제1엔모스 트랜지스터의 드레인 영역에 출력패드단을 연결하여, 이 출력패드단에 고전압의 ESD 접압이 인가되고, 상기 제2엔모스 트랜지스터의 소오스 및 드레인에 접지전원이 인가되었을때 제4도의 B부분에 형성되는 전계의 형상을 나타내는 단면도로, 상기 제1엔모스 트랜지스터의 활성영역과 제2엔모스 트랜지스터의활성영역이 서로 단락되어 상기 출력패드단에 가해진 높은 ESD 전압이 접지로 빠져나가는 것을 볼 수 있다.
즉, 상기 제2엔모스 트랜지스터는, 동작전압내에서 상기 제1 및 제2엔모스 트랜지스터의 활성영역이 인접하기 때문에 캐패시터(capacitor)로 작용하고, 상기 ESD 전압이 가하여 지면 전기적인 단락 작용을 하게되는 것이다.
따라서, 본 고안은 저전압 및 고전압의 인가시에 출력패드를 안전하게 보호할 수 있는 효과가 있다.
Claims (1)
- 게이트는 입력단과 접속하고, 드레인은 출력패드와 접속하며, 소오스는 접지된 제1모스 트랜지스터와, 게이트는 상기 제1모스 트랜지스터와 공통으로 상기 입력단과 접속하고 소오스 및 드레인은 공통 접지되어 동작전압이 인가되면 상기 제1모스 트랜지스터의 캐피시터로 동작하고, 상기 출력패드에 고부하의 정방전 전압이 인가되면 단락되어 상기 정방전 전압이 빠져나가도록 하는 제2모스 트랜지스터로 이루어지는 것을 특징으로 하는 출력패드 보호회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930011547U KR950007513Y1 (ko) | 1993-06-28 | 1993-06-28 | 출력패드 보호회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930011547U KR950007513Y1 (ko) | 1993-06-28 | 1993-06-28 | 출력패드 보호회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950002373U KR950002373U (ko) | 1995-01-04 |
| KR950007513Y1 true KR950007513Y1 (ko) | 1995-09-13 |
Family
ID=19357912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930011547U KR950007513Y1 (ko) | 1993-06-28 | 1993-06-28 | 출력패드 보호회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950007513Y1 (ko) |
-
1993
- 1993-06-28 KR KR2019930011547U patent/KR950007513Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950002373U (ko) | 1995-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0164908B1 (ko) | 보호 트랜지스터를 가진 반도체 장치 | |
| US7238991B2 (en) | Semiconductor device with improved protection from electrostatic discharge | |
| KR100294412B1 (ko) | 실리콘온인슐레이터(soi)구조를갖는입/출력보호회로 | |
| US6479869B1 (en) | Semiconductor device with enhanced protection from electrostatic breakdown | |
| US4541002A (en) | Protective device for a semiconductor integrated circuit including double polysilicon resistor | |
| KR100197989B1 (ko) | 정전기 보호회로를 구비한 반도체장치 | |
| KR100325190B1 (ko) | 반도체집적회로 | |
| US5744840A (en) | Electrostatic protection devices for protecting semiconductor integrated circuitry | |
| US5081514A (en) | Protection circuit associated with input terminal of semiconductor device | |
| US6236073B1 (en) | Electrostatic discharge device | |
| KR100371246B1 (ko) | 반도체장치의보호회로 | |
| KR19990037386A (ko) | 반도체 집적 회로 | |
| KR950007513Y1 (ko) | 출력패드 보호회로 | |
| US4922316A (en) | Infant protection device | |
| KR100309883B1 (ko) | 반도체장치,정전방전보호소자및절연파괴방지방법 | |
| US20030197997A1 (en) | Electro-static discharge protection device for integrated circuit inputs | |
| US5432369A (en) | Input/output protection circuit | |
| JPH0240960A (ja) | 入力保護回路装置 | |
| KR0165296B1 (ko) | 반도체회로의 출력 드라이버의 구조 | |
| KR100253585B1 (ko) | 정전기 보호용 반도체장치 | |
| KR100334969B1 (ko) | Ｅｓｄ 회로의 입/출력 패드 구조 | |
| KR100362180B1 (ko) | 고내압회로의 정전방전 보호소자의 제조방법 | |
| KR100333128B1 (ko) | 반도체소자의정전기보호소자 | |
| JPS63291470A (ja) | 半導体集積回路装置の保護回路 | |
| KR100290788B1 (ko) | 반도체 소자의 정전기 방지 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20050824 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |