KR950006700B1

KR950006700B1 - 메모리 백업이 정확한지의 여부를 알릴 수 있는 무선 페이저 수신기

Info

Publication number: KR950006700B1
Application number: KR1019870000780A
Authority: KR
Inventors: 다까시 오야기; 도시히로 모리
Original assignee: 닛본덴기 가부시기가이샤; 세끼모또 타다히로
Priority date: 1986-01-31
Filing date: 1987-01-31
Publication date: 1995-06-21
Also published as: HK61993A; EP0231031A2; US4779091A; AU589083B2; AU6816887A; DE3779766T2; CA1302503C; KR870007613A; SG48193G; EP0231031A3; DE3779766D1; EP0231031B1

Abstract

내용 없음.

Description

메모리 백업이 정확한지의 여부를 알릴 수 있는 무선 페이저 수신기

제1도는 송신국과 함께 본 발명의 양호한 실시예에 따른 무선 페이저 수신기를 블럭도로 도시한 도면.

제2도는 제1도에 도시한 페이저 수신기에 의해 수신된 무선 호출 신호를 설명하는데 사용하기 위한 타임 챠트.

제3도는 제1도에 도시한 페이저 수신기에 양호하게 사용되는 외부 RAM의 동작을 설명하는데 사용하기 위한 도면.

제4도는 제1도에 도시한 페이저 수신기에 사용하기 위한 메시지 프로세서의 블럭도.

제5도는 제3도에 관련하여 기술한 외부 RAM의 블럭도.

제6도는 표시 장치와 함께 제1도에 도시한 페이저 수신기의 표시 구동기를 블럭도로 도시한 도면.

제7도는 제1도에 도시한 페이저 수신기의 동작을 설명하는데 사용하기 위한 플로우 챠트.

제8a도 및 제8b도는 제6도에 관련하여 기술한 표시 장치상의 시각적 표시들을 예시화한 도면.

제9도는 제1도에 도시한 페이저 수신기의 동작을 설명하는데 사용하기 위한 다른 플로우 챠트.

제10a도 및 제10b도는 표시 장치상의 시각적 표시들을 예시화한 도면.

* 도면의 주요부분에 대한 부호의 설명

21 : 무선 페이저 수신기 22 : 송신국

23 : 전원 공급 회로 24 : 백업 배터리

25 : 주 배터리 26 : 부스터 회로

27 : 수신기 스위치 28 : 안테나

29 : 무선부 31 : 디코더

32 : P-ROM 35 : 메시지 프로세서

36 : 확성기 38 : 외부 RAM

40 : 다기능 스위치 41 : 표시 장치

42 : 표시 구동기 51,52,53,59,60 : 입력 포트

54 : 입터럽션 포트 56,57,63,64,65,66,67 : 출력 포트

68 : 입/출력 포트 69 : 프로세서 인터페이스

70 : 내부 버스 75 : 제어 메모리

77 : 명령 디코더 79 : 프로그램 카운터

81 : ALU 83 : 누산기

85 : 내부 RAM 87 : 시스템 클럭 발생기

100 : 메모리 제어기 101,102 : 어드레스 디코더

103 : 입력 데이타 제어부 104 : 출력 데이타 제어부

105 : 감지 스위치 회로 106 : 메모리 셀 어레이

111 : 구동기 인터페이스 112 : 명령 디코더

113 : 데이타 포인터 115 : 문자 발생기

117 : 구동기 메모리 119 : 열 구동기

121 : 표시 타이밍 제어기 123 : 표시 클럭 발생기

125 : 행 구동기 127 : 전력 제어 회로

본 발명은 페이저 수신기로 보내지는 메시지가 실린 메시지 신호를 수신할 수 있는 무선 페이저 수신기에 관한 것이다.

최근의 기술 발달은 페이저 수신기에 의해 수신된 호출의 표시 뿐만 아니라 표시 장치상의 메시지를 시각적으로 표시할 수 있는 무선 페이저 수신기를 탄생시켰다. 이러한 무선 페이저 수신기는 메시지를 기억시키기 위한 메시지 영역을 갖고 있는 메모리를 포함한다. 이 메모리의 메모리 용량은 최근의 요구를 만족시키도록 증가일로에 있다.

메시지 영역내에 기억된 메시지들은 주(main) 전력을 주 배터리를 포함하는 전원 공급 회로로부터 절단시킴으로써 소거된다. 예를 들어, 전원 공급 회로가 주 배터리 교환때문에 스위치에 의해 전원 공급이 되지 않을 때 절단이 발생한다.

메모리내에 기억된 메시지의 이러한 소거를 방지하기 위해서, 메모리 백업(backup) 방법이 일반적으로 사용되는데, 이 경우에 메모리는 백업 전원으로부터의 백업 전력에 의해 백업된다. 예를 들어, 백업 전원은 백업 배터리, 주 전력을 축적하기 위한 큰 캐패시턴스의 캐패시터이다. 전원 공급 회로가 스위치에 의해 전압이 공급되지 않을 때, 백업 전원은 백업 전력을 메모리로 전달한다.

일본국 실용신안 공개 제60-59650호, 즉 제59650/1985호에는 본 출원인과 그외의 다른 한 사람에 의해 기술된 형태의 종래의 무선 페이저 수신기가 개시되어 있다. 또한, 종래의 페이저 수신기는 모리 도시히로(Toshihiro Mori)등이 1984. 9. 28자 출원하고 본 발명의 양수인에게 양도한 미합중국 특허 출원 제655,287호, 유럽 특허 출원 제84111639.5호, 캐나다 특허 출원 제464,273호, 및 오스트레일아 특허 출원 제33616/1984호에도 개시되어 있다.

종래의 무선 페이저 수신기에서, 메모리는 메시지 기억 영역외에 파일 관리 정보를 기억시키기 위한 파일 관리 정보 영역을 갖는다. 파일 관리 정보는 메시지 영역에 기억된 메시지를 관리하는데 사용하기 위한 것이다. 특히, 파일 관리 정보는 메시지 영역에 기억된 메시지의 기억 어드레스를 나타내는 파일 정보, 및 메시지 영역에 기억된 메시지의 수신 순서를 나타내는 수신 순서 정보를 포함한다. 전원 공급 회로가 상술한 방식으로 스위치에 의해 전압이 공급되지 않을 때, 메모리는 백업 전원으로부터의 백업 전력에 의해 백업된다.

메시지 및 파일 관리 정보는 전원 공급 회로가 일단 전압이 공급되지 않은 후 다시 활성화될 때 메모리내에 항상 정확히 유지되지 못한다. 예를 들어, 백업 전원의 백업 전력이 감소될 때, 메모리 백업은 정확히 실행될 수 없다. 따라서, 종래의 무선 페이저 수신기는 메모리 백업이 정확히 실행되었는지의 여부를 알릴 수 없다. 그 이유는, 페이저 수신기가 전원 공급 회로에 다시 전압이 공급되어질 때 메시지 및 파일 관리 정보가 메모리내에 정확히 유지되었는지의 여부를 판단할 수 없기 때문이다. 이러한 판단은 메시지에 관련되고 메모리내에 기억되는 파일 관리 정보에만 관련하여 이루어질 수 없다.

이와 마찬가지로, 종래의 페이저 수신기는 전원 공급 회로에 활성화될 때 메모리에 기억된 각각의 메시지가 백업 전력에 의한 백업 동작에 지배를 받는지의 여부를 판단할 수 없다. 다시 말하면, 메모리에 기억된 각각의 메시지가 백업 동작에 지배를 받지 않고 새로 수신되어 메모리내에 기억되었는지의 여부를 판단할 수 없다. 그러므로, 각각의 메시지가 백업 동작에 지배를 받았는지의 여부를 나타내는 알림표시(announcement)와 함께 메모리내에 기억된 각각의 메시지를 표시하는 것이 불가능하다.

따라서, 본 발명의 주 목적은 메모리 백업이 정확히 실행되었는지의 여부를 알릴 수 있는 무선 페이저 수신기를 제공하기 위한 것이다.

본 발명의 다른 목적은 수신기가 메모리 백업이 정확히 실행되지 않았다는 것을 알린 후 수신기 프로세서의 명령 동작에 응답하여 메모리에 기억된 모든 데이타를 소거할 수 있는 개시된 형태의 무선 페이저 수신기를 제공하기 위한 것이다.

본 발명의 부수적인 목적은 각각의 메시지가 백업 동작에 지배를 받았는지의 여부를 표시하는 알림표시와 함께 메모리에 기억된 메시지들을 표시할 수 있는 개시된 형태의 무선 페이저 수신기를 제공하기 위한 것이다.

본 발명의 그 외의 다른 목적들은 설명이 진행됨에 따라 명백해지게 된다.

본 발명에 따른 무선 페이저 수신기는 페이저 수신기로 보내지는 메시지가 실린 메시지 신호를 수신하기 위한 것이다. 이 페이저 수신기는 스위치에 의해 활성화될 때 주 전력을 발생시키는 전원 공급 회로 및 전력을 백업시키기 위한 백업 전원과 결합되어 사용된다. 페이저 수신기는 백업 전력에 의해 백업되고 주 전력에 의해 작동되며 메시지 영역과 부가 영역을 갖고 있는 메모리, 및 상기 주 전력에 의해 작동되며 메시지 신호를 메시지로 처리하고 이 메시지를 메시지 영역에 기억시키는 프로세싱 수단을 포함한다. 본 발명에 따르면, 프로세싱 수단은 부가 영역내에 특정 데이타를 기록하기 위한 기록 수단, 메모리 및 프로세싱 수단이 일단 비작동된 후에 다시 작동될 때 특정 데이타가 부가 영역내에 정확히 유지되었는지의 여부를 판단하여 판단의 결과를 나타내는 결과 신호를 발생시키기 위한 판단 수단, 및 이 결과를 알리기 위해 결과 신호에 응답하는 알림 수단을 포함한다.

본 발명의 한 형태에 따르면, 무선 페이저 수신기는 알림 수단이 특정 데이타가 부가 영역내에 정확히 유지되어 있지 않음을 나타내는 판단의 결과를 알린후, 소거 모드 신호를 발생시키기 위해 알림 수단에 결합된 스위치를 더 포함한다. 또한, 프로세싱 수단은 주 전력에 의해 작동되고 소거 모드 신호에 응답하여 메시지 및 특정 데이타를 메시지 영역 및 부가 영역으로부터 소거하기 위한 소거 수단을 더 포함한다.

본 발명의 다른 형태에 따르면, 부가 영역은 특정 데이타용 제1부분 영역 및 제2부분 영역을 갖는다. 또한, 프로세싱 수단은 결과 신호에 응답하며 주 전력에 의해 작동되고, 메시지 영역에 기억되며 판단 결과가 특정 데이타가 제1부분 영역내에 정확히 유지된 것을 나타낼때 백업 전력에 의한 백업 동작에 지배를 받는 각 메시지의 제2부분 영역에 플래그를 기록하는 플래그 기록 수단을 더 포함한다.

또한, 무선 페이저 수신기는 메시지 영역에 기억된 메시지를 표시하기 위해 프로세싱 수단에 결합된 표시장치를 더 포함할 수 있다. 또한, 프로세싱 수단은 표시 장치 및 제2부분 영역에 결합되고, 주 전력에 의해 작동되어 각각의 메시지가 제2부분 영역에 기억된 플래그와 관련하여 백업 동작에 지배를 받았는지의 여부를 나타내는 알림 표시와 함께 각각의 메시지를 표시하도록 표시 장치를 제어하기 위한 제어 수단을 더 포함한다.

이하, 첨부 도면을 참조하여 본 발명에 대해서 상세하게 기술하겠다.

제1도를 참조하면, 본 발명의 양호한 실시예에 따른 무선 페이저 수신기(21)은 송신국(22)로부터 송신된 무선 호출 신호에 응답하여 동작한다. 제2도에 도시한 바와 같이, 무선 호출 신호는 상부 라인을 따라 RD로 표시된다. 이 무선 호출 신호 RD는 62비트의 프리앰블 신호 PR, 31비트의 프레임 동기 신호 SC, 31비트의 호출 번호 신호 CN, 메시지 신호 M, 및 31비트의 종료 신호 E를 포함하는데, 이 신호들은 프레임을 형성하기 위해 연속적으로 배열된다. 프리앰블 신호 PR은 제2라인 PR을 따라 도시한 바와 같이 62개의 동일한 펄스의 반복에 의해 특정화된다. 프레임 동기 신호 SC는 제3라인 SC를 따라 도시한 바와 같이 31비트의 고정 패턴을 갖는다. 이와 마찬가지로, 종료 신호 E는 제4라인 E를 따라 도시한 바와 같이 프레임 동기 신호 SC의 고정 패턴과 상이한 31비트의 다른 고정 패턴을 갖는다. 프레임 동기 신호 SC 및 종료 신호 E의 각각은 공지된 기술인 BCH(Bose-Chaudhuri-Hocquenghem) 코드(31,21)에 의해 형성된다.

제2도에 있어서, 호출 번호 신호 CN은 프레임 동기 신호 SC 및 종료 신호 E와 유사하게 BCH 코드(31,21)로 구성된다. 하부 라인(AD 또는 M)으로 도시한 바와 같이, 호출 번호 신호 CN은 단일 비트의 식별 영역 ID, 20비트의 정보 영역 INF, 및 10비트의 검사 비트 영역 CHK를 포함한다. 호출 번호 신호 CN은 식별 영역 ID에서 논리 “0” 레벨에 의해 특정화되고, 정보 영역 INF에서 각각의 페이저 수신기에 할당되는 호출 번호를 반송한다. 메시지 신호 M은 하부 라인을 따라 도시한 바와 같이 호출 번호 신호 CN과 유사하다. 구체적으로, 메시지 신호 M은 BCH 코드(31,21) 로 구성되고, 식별 영역 ID에 논리 “1” 레벨에 의해 특정화된다. 메시지는 7비트의 ISO(International Organization for standardization)의 표준 코드에 의해 형성될 수 있고, 정보 영역 INF에 배치된다.

제2도의 상부 라인으로부터 알 수 있는 바와 같이, 다수의 메시지 신호들은 호출 번호 신호 CN후에 배열될 수 있다.

제1도에 있어서, 무선 페이저 수신기(21)은 전원 공급 회로(23) 및 전력을 백업시키기 위한 백업 전원으로서 작용할 수 있는 백업 배터리(24)와 결합되어 사용된다. 전원 공급 회로(23)은 배터리 전압의 주 배터리(25), 및 이 주 배터리(25)에 접속되고 수신기 스위치(27)을 통해 접지되는 부스터 회로(26)을 포함한다. 배터리 전압은 전력을 부스터 회로(26) 및 페이저 수신기(21)의 다른 부분에 공급하기 위해 사용된다. 이 전력은 본 명세서 내에서 백업 전력등과 구별하기 위해 배터리 전력이라고 하겠다. 스위치(27)이 온(on) 상태로 되면, 부스터 회로(26)에 전압이 공급된다. 스위치(27)이 오프(off) 상태로 되면 부스터 회로(26)에 전압이 공급되지 않는다. 부스터 회로(26)은 전압이 공급될 때, 주 전력을 한정하는 승압된 전압으로 배터리 전압을 승압시킨다. 부스터 회로(26)은 승압된 전압이 제공되는 승압된 전압 단자를 갖는다. 그러므로, 전원 공급 회로(23)은 스위치(27)에 의해 활성화될 때 주 전력을 발생시킨다.

무선 호출 신호는 안테나(28)에 의해 픽업되어, 제1 및 제2전원 공급 단자 V_DD및 V_SS를 갖고 있는 무선부(29)로 공급된다. 제1전원 공급 단자 V_DD는 주 배터리(25)에 접속되고, 제2전원 공급 단자 V_SS는 스위치(27)을 통해 접지된다. 그러므로, 주 배터리(25)로부터의 배터리 전력은 스위치(27)이 온 상태로 될 때 무선부(29)로 공급된다. 결과적으로, 무선부(29)는 배터리 전력에 의해 작동된다. 무선부(29)는 작동시에 무선 호출 신호를 프리앰블 신호 PR, 프레임 동기 신호 SC, 호출 번호 신호CN, 메시지 신호 M 및 종료 신호 E를 실은 기저대(baseband) 신호 BB로 변환시키며, 이 신호들은 모두 제2도에 도시되어 있다. 기저대 신호 BB는 연속 디지탈 신호로서 디코더(31)에 공급된다.디코더(31)은 주 배터리(25)에 접속된 제1전원 공급 단자 V_DD(동일한 참조 기호로 표시함) 및 무선부(29)와 유사하게 스위치(27)을 통해 접지된 제2전원 공급 단자 V_SS를 갖는다. 스위치(27)이 온 상태로 되면, 디코더(31)은 메인 배터리(25)로부터의 배터리 전력에 의해 작동된다. 디코더(31)이 배터리 전력에 의해 작동되면, 디코더(31)은 기저대 신호 BB를 프리앰블 신호 PR, 프레임 동기 신호 SC, 호출 번호 신호 CN 및 종료 신호 E로 디코드한다.

더욱 상세하게 말하자면, 디코더(31)은 논리 “1” 과 “0” 펄스의 반복으로 구성되는 프리앰블 패턴 PR과 관련하여 비트 동기를 설정한다. 그 다음, 디코더(31)은 프레임 동기를 설정하기 위해서 프레임 동기 신호 SC 를 검출한다.

디코더(31)은 페이저 수신기(21)에 할당된 호출 번호 신호 CN을 검출하도록 P-ROM(Programmable read-only memory) ; 32)와 협조하여 동작한다. 더욱 상세하게 말하자면, P-ROM(32)는 페이저 수신기(21)에 할당된 디렉터리 번호를 표시하는 31비트의 디렉터리 번호 신호를 기억한다.

프레임 동기 신호 SC를 검출함으로써 프레임 동기가 설정되면, 디코더(31)은 P-ROM(32)로부터 디렉터리 번호 신호를 읽어들이기 시작하고, 호출 번호와 디렉터리 번호 신호들의 비트들 간의 일치가 검출될 때, 일치 펄스를 발생시키기 위해 호출 번호 신호 CN을 디렉터리 번호 신호와 비트 대 비트로 비교한다. 일치 펄스는 메시지 신호 M을 처리하기 위한 메시지 프로세서(35)로 보내진다.

디코더(31)은 일치 펄스가 메시지 프로세서(35)로 전달된 후 디코더(31)이 중지 신호 E를 디코드할 때, 확성기(36)이 페이저 수신기의 호출을 나타내는 호출음을 발생시키도록 확성기(36)에 음(tone) 신호를 보낸다.

메시지 프로세서(35)는 부스터 회로(26)의 승압된 전압 단자에 접속된 제1전원 공급 단자 V_DD′및 스위치(27)을 통해 접지된 제2전원 공급 단자 V_SS를 갖는다. 메시지 프로세서(35)의 제1전원 공급 단자도 V_DD로 표시된다. 그러나, 이 제1전원 공급 단자 V_DD에는 배터리 전압보다도 승압된 전압이 공급된다. 스위치(27)이 온 상태로 되면, 주 전력이 부스터 회로(26)에서 메시지 프로세서(35)로 공급된다. 결과적으로, 메시지 프로세서(35)는 주 전력에 의해 작동된다. 메시지 프로세서(35)는 스위치(27)이 오프 상태로 될 때 작동되지 않는다.

후술하는 바와 같이, 메시지 프로세서(35)는 이 메시지 프로세서(35)가 주 전력에 의해 작동되도록 제공된 일치 펄스에 응답하여 메시지 신호 M을 메시지로 처리한다. 메시지 프로세서(35)는 저항기(37)을 통해 승압된 전압 단자에 접속되는 칩 엔에이블 라인

에 접속된다. 메시지 프로세서(35)는 입/출력 버스 라인을 통해 외부 RAM(38)에 접속되고, 로우(low) 레벨을 칩 엔에이블 라인

에 제공함으로써 외부 RAM(38)내에 메시지를 기억시킨다.

외부 RAM(38)은 제1전원 공급 단자 V_DD(동일한 참조 부호로 표시함) 및 직접 접지되는 제2전원 공급 단자 V_SS를 갖는다. 제1전원 공급 단자 V_DD는 다이오드(39)를 통해 백업 배터리(24)에 접속된다. 더욱 상세하게 말하자면, 다이오드(39)의 애노드는 백업 배터리(24)에 접속되고, 캐소드는 제1전원 공급 단자 V_DD및 부스터 회로(26)의 승압된 전압 단자에 접속된다. 이 구조에 의해, 외부 RAM(38)은 스위치(27)이 온 상태로 될 때 주 전력에 의해 작동된다. 스위치(27)이 오프 상태로 될 때, 외부 RAM(38)은 백업 배터리(24)로부터의 백업 전력에 의해 백업된다. 이제부터, 외부 RAM(38)의 동작에 대해서 기술하겠다.

메시지 프로세서(35)는 다기능 스위치(40)과 상호 동작한다. 이 스위치(40)이 호출음이 발생되는 동안 온 상태로 되면, 메시지 프로세서(35)는 확성기(36)이 호출음 발생을 중지하게 하도록 디코더(31)이 음 신호를 확성기(36)에 보내는 것을 중지하게 된다. 스위치(40)의 다른 기능은 설명이 진행됨에 따라 명백해지게 된다.

메시지 프로세서(35)는 표시 구동기(42)를 통해 표시 장치(41)에 접속된다.

수신기 스위치(27)이 온 상태로 되면, 무선부(29) 및 디코더(31)은 배터리 전력에 의해 작동된다. 한편, 메시지 프로세서(35) 및 외부 RAM(38)은 상술한 바와 같이 주 전력에 의해 작동된다. 수신기 스위치(27)이 오프 상태로 되면, 외부 RAM(38)은 백업 전력에 의해 백업되고, 무선부(29), 디코더(31) 및 메시지 프로세서(35)는 상술한 바와 같이 작동되지 않는다. 메시지 프로세서(35)가 다이오드(39)를 통해 백업 배터리(24)에 접속되더라도, 메시지 프로세서(35)는 작동되지 않는다. 이것은 수신기 스위치(27)이 오프 상태로 되기 때문이다.

제3도를 참조하면, 외부 RAM(38)은 메시지 프로세서(35)로부터의 메시지 MD1, ..., MDi(i는 양의 정수)를 기억시키기 위한 메시지 영역 MD, 및 부가 영역을 갖는다. 부가 영역은 제1 및 제2부분 영역을 갖는다. 제1부분 영역은 특정 데이타 영역 BF로서 사용된다. 제2부분 영역은 파일 관리 정보 영역 MH로서 작용한다.

특정한 데이타 영역 BF는 전력 발생기에 일단 전압이 공급되지 않은 후에 다시 활성화될 때 외부 RAM(38)내에 기억된 모든 데이타들이 RAM(38)내에 정확히 유지되었는지의 여부를 판단하는데 사용하는 특정 데이타 BF1을 기억시키기 위한 영역이다. 예를 들어, 특정 데이타 BF1은 “10101010” 및 “01010101”로 구성되는 2바이트의 데이타인데, 이 2개의 바이트 중 한 바이트의 각각의 디지트는 2개의 바이트 중 다른 한 바이트의 대응 디지트가 논리 “1”과 “0” 레벨 중 다른 한 레벨을 가질 때 논리 “1”과 “0” 레벨 중 한 레벨을 갖는다.

대안으로서, 1바이트의 특정 데이타 BF1을 사용할 수 있다. 그러나, 이 경우에는 1바이트의 특정 데이타 BF1이 메시지 영역 MD 및 파일 관리 정보 영역 MH내에 기억된 모든 데이타에 추가될 때, 1-바이트 데이타 “00000000”이 발생되어야 한다. 더우기, 메시지 영역 MD 및 파일 관리 정보 영역 MH내에 기억된 데이타가 갱신될 때마다 1-바이트 데이타 “00000000”을 항상 제공하도록 1바이트의 특정 데이타 BF1를 갱신해야 한다.

파일 관리 정보 영역 MH는 메시지 영역 MD내에 기억된 메시지를 관리하는데 사용하기 위한 파일 관리 정부를 기억시키기 위한 영역이다. 파일 관리 정보는 메시지 영역 MD내에 기억된 각각의 메시지의 기억 어드레스, 및 메시지 영역 MD내에 기억된 각각의 메시지가 백업 전력에 의한 백업 동작에 지배를 받는다는 것을 표시하는 플래그를 포함한다. 파일 관리 정보 영역 MH는 메시지 영역 MD내에 기억된 MD1, …, MDi의 기억 어드레스 MH11, MH21, … , MHi1을 기억시키기 위한 기억 어드레스 영역, 및 메시지 영역 MD내에 기억된 메시지 MD1, …, MDi가 백업 동작에 지배를 받는다는 것을 나타내는 플래그 MH12, MH22, …, MHi2를 기억시키기 위한 플래그 영역을 갖는다. 특히 기억 어드레스 MHi1 및 플래그 MHi2는 메시지 MDi용이다.

제1도와 함께 제4도를 참조하여, 메시지 프로세서(35)에 대해서 상세하게 기술하겠다. 제4도에 있어서, 메시지 프로세서(35)는 단일 반도체 칩으로 될 수 있고, 제1 내지 제3입력 포트(51,52 및 53) 및 인터럽션 포트(54)를 포함하는데, 이 포트들은 모두 디코더(31, 제1도)에 결합된다. 제1 내지 제3입력 포트(51 내지 52)은 특정 펄스 시퀀스 FD, 클럭 펄스 시퀀스 CL, 및 메시지 신호 M을 공급받는다. 클럭 펄스 시퀀스 CL은 메시지 신호 M과 동기 상태로 된다. 특정 펄스 시퀀스는 FD는 클럭 펄스 시퀀스 CL 보다 높은 반복 주파수를 갖는다. 인터럽션 포트(54)는 일치 펄스 DET 및 엔에이블 신호 S1에 응답하여 동작될 수 있다. 특정 펄스 시퀀스 FD 및 엔에이블 신호 S1은 공지된 방식으로 메시지 프로세서(35)에 사용된다.

메시지 프로세서(35)는 상기 참조 특허 출원에 기술된 방식으로 사용되므로 더 이상 기술하지 않는 제1 및 제2출력 신호 ME 및 AC를 디코더(31)에 전달하기 위해 제1 및 제2출력 포트(56 및 57)을 통해 디코더(31)에 결합된다.

제4 및 제5입력 포트(59 및 60)은 각각 수신기 스위치(27) 및 다기능 스위치(40)에 결합된다.

또한, 메시지 프로세서(35)는 입/출력 버스 라인 I/O에 접속된 입/출력 포트(68), 및 칩 엔에이블 라인

, 어드레스 버스 라인 AD, 기록 표시 라인

, 칩 선택 라인

, 및 명령/데이타 표시 라인

에 각각 접속된 제3, 제4, 제5, 제6 및 제7 출력 포트(63, 64, 65, 66 및 67)을 더 포함한다. 칩 엔에이블 라인

, 어드레스 라인 AD, 기록 표시 라인

, 및 입/출력 버스 라인 I/O는 외부 RAM(38,제1도)에 결합된다. 한편, 칩 선택 라인

및 명령/데이타 표시 라인

는 표시 구동기(42, 제1도)에 결합된다.

프로세서 인터페이스(69)는 제1 및 제2출력 신호 라인 SOUT 및

를 통해 표시 구동기(42,제1도)에 결합된다. 포트 및 인터페이스와 같은 상술한 소자들은 메시지 프로세서(35)의 내부 버스(70)에 결합된다.

또한, 도시한 메시지 프로세서(35)는 제어 메모리(75), 명령 디코더(77), 프로그램 카운터(79), 산술 논리 연산 유니트(ALU,81), 누산기(ACC,83), 내부 RAM(85) 및 시스템 클럭 발생기(87)을 더 포함하는데, 이들은 모두 종래의 메시지 프로세서의 소자들과 동일하다.

그러나, 도시한 메시지 프로세서(35)는 수신기 스위치(27) 및 다기능 스위치(40)과 협조하여 동작하게 된다. 이 목적을 위해, 도시한 제어 메모리(75)는 메시지 프로세서(35)가 후술하는 제1 및 제2특정 모드를 행하도록 외부 RAM(38)을 억세스하기 위해 제1 및 제2특정 프로그램을 기억시키는 제1 및 제2부분(91 및 92)를 포함한다. 또한, 제어 메모리(75)는 후술하는 표시 정보 신호를 기억시키기 위한 제3부분(93), “10101010” 및 “01010101”로 구성되는 2바이트의 원래 데이타를 기억시키기 위한 제4부분(94), 플래그를 기억시키기 위한 제5부분(95), 및 후술하는 알림 신호를 기억시키기 위한 제6부분(96)을 더 포함한다. 후술하는 바와 같이, 원래 데이타는 특정 데이타로서 특정 데이타 영역에 기록된다.

메시지 프로세서(35)가 일단 작동되지 않은 다음 주 전력에 의해 작동이 되더라도, 제어 메모리(75)의 내용은 소거되지 않고 원 상태로 유지된다. 이것은 제어 메모리(75)가 ROM으로 형성되기 때문이다.

이제부터, 제4도에 도시한 메시지 프로세서(35)의 동작에 대해서 기술하겠다. 메시지 프로세서(35)는 검출 펄스 DET가 호출 번호 신호의 검출의 결과로서 인터럽션 포트(54)에 공급될 때 엔에이블 된다. 이 경우에, 클럭 펄스 시퀀스 CL은 디코더(31)에서 제2입력 포트(52)로 공급된다. 메시지 신호 M은 클럭 펄스 시퀀스 CL과 동기하여 제3입력 포트(53) 및 내부 버스(70)을 통해 누산기(83)에 공급되어 내부 RAM(85)내에 기억된다. 내부 RAM(85)내에 기억된 메시지 신호 M은 제어 메모리(75)에 기억되고 명령 디코더(77)에 의해 실행되는 정상 프로그램의 제어하에서 산술 논리 연산 유니트(81)을 사용함으로써 31비트의 디코드된 메시지 신호로 디코드된다. 31비트의 디코드된 메시지 신호는 제2도에 관련하여 기술한 바와 같이 20비트의 정보 비트 신호 및 10비트의 검사 비트 신호를 갖는다.

정보 비트 신호는 메시지를 나타내고, 입/출력 포트(68) 및 입/출력 버스 라인 I/O를 통해 외부 RAM(38 ; 제1도 및 제5도)내에 기억된다. 특히, 외부 RAM(38)은 칩 엔에이블 라인

를 논리 “0” 레벨로 표시함으로써 엔에이블 된 상태로 된다. 칩 엔에이블 라인

상의 논리 “0” 레벨은 칩 엔에이블 신호라고 할 수 있다. 외부 RAM(38)의 어드레스는 정보 비트 신호를 기억시키도록 특정화되어야 한다. 이 목적을 위해, 기억될 어드레스를 특정하는 어드레스 신호는 제4출력 포트(64) 및 어드레스 버스 라인 AD를 통해 외부 RAM(38)로 보내진다. 동시에, 기록 표시 라인

는 메시지 프로세서(35)로부터 논리 “0” 레벨을 공급받는다. 기록 표시 라인

상의 논리 “0” 레벨을 기록 표시 신호라고 할 수 있다.

제5도를 참조하면, 칩 엔에이블 라인

및 기록 표시 라인

는 외부 RAM(38)의 메모리 제어기(100)에 접속된다. 어드레스 버스 라인 AD는 제1 및 제2어드레스 디코더(101 및 102)에 접속된다. 제1 및 제2어드레스 디코더(101 및 102)의 결합부는 본 분야에 공지된 X-Y 디코더로서 동작할 수 있다. 입/출력 버스 라인 I/O는 입력 데이타 제어부(103) 및 출력 데이타 제어부(104)에 접속된다.

칩 엔에이블 신호 및 기록 표시 신호에 응답하여, 메모리 제어기(100)은 입력 데이타 제어부(103)이 정보 비트 신호를 감지 스위치 회로(105)에 전달하게 하도록 제어한다. 감지 스위치 회로(105)는 제1 및 제2어드레스 디코더(101 및 102)에 의해 표시되는 메모리 셀 어레이(106)의 어드레스에 정보 비트 신호를 기록한다. 특히, 정보 비트 신호는 메시지로서 메모리 셀 어레이(106)의 메시지 영역 MD(제3도)에 기록된다.

그러므로, 메시지 프로세서(35)는 메시지 신호 M을 메시지로 처리하고 이 메시지를 메시지 영역 MD(제3도)에 기억시키기 위해 외부 RAM(38)의 작동과 동시에 주 전력에 의해 작동된다.

이와 마찬가지로, 메시지의 기억 어드레스는 논리 “0” 레벨을 각각의 칩 엔에이블 라인

및 기록 표시 라인

에 제공함으로써 파일 관리 정보 영역 MH(제3도)에 기록된다. 이 경우에, 기억 어드레스는 입/출력 버스 라인 I/O를 통해 메모리 셀 어레이(106)으로 전달된다. 한편, 파일 관리 정보 영역의 어드레스를 특정하는 어드레스 신호는 어드레스 버스 라인 AD를 통해 메모리 셀 어레이(106)으로 전달된다.

메모리 셀 어레이(106)에 기억된 각각의 메시지는 칩 엔에이블 라인

에 논리 “0” 레벨이 제공되고, 기록 표시 라인

에 논리 “1” 레벨이 제공될 때 메모리 셀 어레이(106)으로부터 판독된다. 이 경우에, 메모리 제어기(100)은 감지 스위치 회로(105)에 의해 메모리 셀 어레이(106)으로부터 판독된 각각의 메시지를 입/출력 버스 라인 I/O로 전달하기 위해 출력 데이타 제어부(104)를 제어한다. 이때, 어드레스 신호는 각각의 메시지를 특정하도록 어드레스 버스 라인 AD에 제공된다.

이와 마찬가지로, 메모리 셀 어레이(106)에 기억된 각각의 기억 어드레스, 플래그, 및 특정 데이타는 논리 “0” 레벨을 칩 엔에이블 라인

에 제공하고 논리 “1” 레벨을 기록 표시 라인

에 제공함으로써 메모리 셀 어레이(106)으로부터 판독된다.

각각의 칩 엔에이블 라인

및 기록 표시 라인

에 논리 “1” 레벨이 제공되면, 메모리 제어기(100)은 데이타가 입/출력 버스 라인 I/O로부터 감지 스위치 회로(105)로 전달되지 못하게 하고, 데이타가 감지 스위치 회로(105)으로부터 입/출력 버스 라인 I/O 전달되지 못하게 하기 위해 입력 및 출력 데이타 제어부(103 및 104)를 제어한다. 따라서, 메모리 셀 어레이(106)에 기억된 각각의 데이타는 논리 “1” 레벨이 칩 엔에이블 라인

와 기록 표시 라인

에 제공될 때 원 상태로 유지된다.

정비 비트 신호들이 상술한 방식으로 외부 RAM(38)내에 연속적으로 기억된 후, 메시지 프로세서(35)는 메시지 신호 M에 의해 실린 메시지를 시각적으로 표시하도록 표시 구동기(42 ; 제1도 및 제6도)를 통해 표시 장치(41)을 제어한다.

이 목적을 위해, 초기 어드레스 신호는 정보 비트 신호들 중 초기 신호에 할당된 어드레스들 중 초기 어드레스를 특정화하기 위해 어드레스 버스 라인 AD를 통해 제4 출력 포트(64)로부터 외부 RAM(38)로 보내진다.

동시에, 칩 엔에이블 라인

및 칩 선택 라인

는 외부 RAM(38) 및 표시 구동기(42)에 각각 전압을 공급하도록 메시지 프로세서(35)로부터 논리 “0” 레벨을 공급받는다. 메시지 프로세서(35)는 기록 표시 라인

상에 논리 “1” 레벨을 제공한다. 결과적으로, 초기 정보 비트 신호는 메모리 셀 어레이(106)의 초기 인터페이스로부터 판독되어, 감지 스위치 회로(105), 출력 데이타 제어부(104) 및 입/출력 버스 라인 I/O를 통해 메시지 프로세서(35)로 보내진다. 내부 RAM(85)는 판독된 초기 정보 비트 신호를 일시 기억한다. 나머지 정보 비트 신호들은 상술한 방식으로 외부 RAM(38)에서 내부 RAM(85)로 전송된다.

이어서, 메시지 프로세서(35)는 칩 엔에이블 라인

를 논리 “1” 레벨로 변환시킴으로써 외부 RAM(38)을 디스에이블된 상태로 되게 한다. 동시에, 명령/데이타 표시 라인

는 기록 명령, 변환 명령등과 같은 명령들의 공급을 표시하도록 논리 “1” 레벨을 공급받는다. 변환 명령은 각각의 정보 비트 신호를 대응 문자로 변환시키기 위한 것이다. 칩 선택 라인

는 표시 구동기(42)를 억세스하기 위해 논리 “0” 레벨로 유지된다. 이 상황하에서, 메시지 프로세서(35)는 제1출력 신호 라인 SOUT를 통해 명령을 표시구동기(42)에 공급한다.

그 다음, 각각의 정보 비트 신호들은 제1출력 신호 라인 SOUT를 통해 내부 RAM(85)로부터 표시 구동기(42)로 보내진다. 이 경우에, 명령/데이타 라인

는 논리 “0” 레벨로 유지된다.

제6도를 참조하면, 표시 구동기(42)는 칩 선택 라인

, 명령/데이타 표시라인

, 및 제1 및 제2출력 신호 라인 SOUT 및

에 접속된 구동기 인터페이스(111)을 포함한다. 각각의 명령은 명령/데이타 표시 라인

를 통해 공급된 논리 “1” 레벨에 의해 특정화되고, 구동기 인터페이스(111)로부터 명령 디코더(112)로 전달된다. 명령 디코더(112)는 구동기 제어 신호를 각각의 명령에 의해 결정된 표시 구동기(42)의 소자에 전달한다. 표시 구동기(42)에 제공된 명령이 기록 명령 또는 변환 명령이면, 데이타 포인터(113)은 통상적인 방식으로 메모리 어드레스를 특정화하기 위해 명령 디코더(112)에 의해 구동된다. 명령/데이타 표시 라인 C/D는 데이타 포인터(113)이 구동된 후 논리 “0” 레벨을 공급받는다.

이 상황하에서, 정보 비트 신호는 구동기 인터페이스(111)을 통해 문자 발생기(115)에 전달된다. 정보 비트 신호는 문자 발생기(115)에 의해 대응 문자 신호로 변환된다. 문자 신호는 7×5 도트의 패턴으로 나타낼 수 있고, 데이타 포인터(113)에 의해 특정화되는 구동기 메모리(117)의 메모리 어드레스에 기억된다.

구동기 메모리(117)은 열(column) 구동기(119), 및 표시 클럭 발생기(123)에 의해 구동되는 표시 타이밍 제어기(121)에 결합된다. 또한, 표시 클럭 발생기(123)은 시스템 클럭들을 표시 구동기(42)의 여러 부분으로 전달하기 위해 사용된다. 표시 타이밍 제어기(121)은 행(row) 구동기(125)에 결합된다. 열 및 행 구동기(119 및 125)는 시각적 표시를 제공하기 위해 표시 장치(41)에 결합된다. 전력 제어 회로(127)은 표시 전압을 표시 구동기(42)의 부분들에 공급한다.

각각의 문자 신호는 표시 타이밍 제어기(121)의 제어하에서 구동기 메모리(117)로부터 연속적으로 판독되고, 표시 장치(41)상에 각각의 메시지로서 표시된다.

제7도를 참조하여, 제4도의 제1특정 모드로의 메시지 프로세서(35)의 동작에 관해서 기술하겠다. 2바이트의 특정 데이타가 메시지 프로세서(35)에 의해 외부 RAM(38)의 특정 데이타 영역 BF(제3도)내에 미리 기억되고, 외부 RAM(38)이 주 전력에 의해 작동되지 않고 백업 전력에 의해 백업된다고 가정하겠다. 즉, 수신기 스위치(27)이 오프 상태로 유지된다.

수신기 스위치(27)이 제1단계 S1에서 온 상태로 되면, 메시지 프로세서(35) 및 외부 RAM(38)은 주 전력에 의해 작동된다. 동시에, 메시지 프로세서(35)는 제4입력 포트(59)에서 수신기 스위치(27)로부터 제1특정 모드 신호를 공급받는다. 제1특정 모드 신호에 응답하여, 제1특정 프로그램은 프로그램 카운터(79)에 의해 제어 메모리(75)의 제1부분(91)로부터 판독되어, 명령 디코더(77)에 공급된다.

명령 디코더(77)은 제1특정 프로그램을 디코드한다. 결과적으로, 메시지 프로세서(35)는 제1특정 모드로 실행된다.

제1단계 S1은 메시지 프로세서(35)가, 2바이트의 특정 데이타가 외부 RAM(38)의 특정 데이타 영역내에 정확히 유지되었는지의 여부를 판단하는 제2단계 S2로 진행한다. 이 목적을 위해, 특정 데이타는 메시지 프로세서(35)에 의해 특정 데이타 영역으로부터 판독된다. 특정 데이타는 산술 논리 연산 유니트(81)에 공급된다. 동시에, 원래 데이타는 제어 메모리(75)의 제4부분(94)로부터 판독된다. 원래 데이타는 산술 논리 연산 유니트(81)에 공급된다. 특정 데이타 및 원래 데이타에 응답하여, 산술 논리 연산 유니트(81)은 특정 데이타를 원래 데이타와 비교하여 판단 결과를 나타내는 결과 신호를 발생시킨다. 특히, 산술 논리 연산 유니트(81)은 특정 데이타와 원래 데이타가 서로 일치할 때, 및 이 특정 데이타와 윈래 데이타가 서로 일치하지 않을 때, 결과 신호로서 일치 신호 및 비일치 신호를 각각 발생시킨다.

상술한 설명으로부터, 산술 논리 연산 유니트(81) 및 제4부분(94)의 결합부는 외부 RAM(38) 및 메시지 프로세서(35)가 일단 비작동된 후 작동될 때 특정 데이타가 특정 데이타 영역내에 정확히 유지되었는지의 여부를 판단하기 위해 특정 데이타 영역에 결합되는 판단 회로로서 작용한다. 따라서, 판단 회로는 결과 신호를 발생시킨다. 판단 회로는 제2단계 S2를 실행한다.

특정한 데이타 및 원래 데이타가 서로 일치할 때에는 제2단계 S2 다음에 제3단계 S3이 뒤따른다. 그렇지 않으면, 제2단계 S2 다음에 제4단계 S4가 뒤따른다.

제3부분(93)에 기억된 표시 정보 신호들은 제1 및 제2정보 신호를 포함한다. 제1정보 신호는 특정 데이타가 외부 RAM(38)의 특정 데이타 영역에 정확히 유지되었음을 표시하는 판단의 결과를 나타낸다. 제2정보 신호는 특정 데이타가 특정 데이타 영역에 정확히 유지되지 않았음을 표시하는 판단의 결과를 나타낸다.

제3단계 S3에서, 프로그램 카운터(79) 및 명령 디코더(77)의 결합부는 일치 신호에 응답하여 제3부분(93)으로부터 제1정보 신호를 판독한다. 제1정보 신호는 표시 장치(41)이, 특정 데이타가 특정 데이타 영역내에 정확히 유지되었음을 표시하는 판단의 결과를 표시하도록 프로세서 인터페이스(69)를 통해 표시 구동기(42)로 보내진다. 판단의 결과로서, 표시 장치(41)은 “BACKUP OK!”와 같이 표시한다.

임시로 제8a도를 참조하여, 제3단계 S3에서 표시 장치(41)상에 표시된 표시 정보의 일례에 대해서 기술하겠다. 즉, 표시 정보로서 “BACKUP OK!”가 표시된다.

제4단계 S4에서, 프로그램 카운터(79) 및 명령 디코더(77)의 결합부는 일치 신호에 응답하여 제3부분(93)으로부터 제2정보 신호를 판독한다. 제2정보 신호는 표시 장치(41)이, 특정 데이타가 특정 데이타 영역에 정확히 유지되지 않았음을 표시하는 판단의 결과를 표시하도록 프로세서 인터페이스(69)를 통해 표시 구동기(42)로 보내진다. 판단의 결과로서 표시 장치(41)은 “BACKUP NG!”와 같이 표시한다.

제8b도를 참조하면, 제4단계 S4에서 표시 장치(41)상에 표시되는 표시 정보의 일례가 도시되어 있다. “BACKUP NG!”는 표시 정보로서 표시된다. 표시 정보에 의해, 프로세서는 백업 전력이 감소되어 백업 배터리(24)를 교환시킬 필요가 있다는 것을 인식할 수 있다.

그러므로, 프로그램 카운터(79), 명령 디코더(77) 및 제3부분(93)의 결합부는 표시 장치(41)이 제3단계 S3 또는 제4단계 S4에서 결과를 표시하는 결과를 알리기 위해 결과 신호에 응답하는 알림 회로로서 작용한다.

제3단계 S3 다음에는 메시지 프로세서(35)가 메시지 영역에 기억되고 백업 동작에 지배를 받는 각각의 메시지용 외부 RAM(38)의 플래그 영역에 플래그를 기록하는 제5단계 S5가 뒤따른다. 이 경우에, 명령 디코더(77) 및 프로그램 카운터(79)는 제어 메모리(75)의 제5부분(95)로부터 플래그를 판독한다. 이 플래그는 입/출력 포트(68)을 통해 외부 RAM(38)로 보내지고, 메모리 영역에 기억되어 백업 동작에 지배를 받는 각각의 메시지용 플래그 영역에 기록된다.

상술한 설명으로부터 명백해지는 바와 같이, 명령 디코더(77), 프로그램 카운터(79) 및 제5부분(95)의 결합부는 결과 신호에 응답하고, 메시지 영역에 기억되며 판단의 결과가, 특정 데이타가 특정 데이타 영역내에 정확히 유지되었음을 표시할 때 전력에 의한 백업 동작에 지배를 받는 각각의 메시지용 플래그 영역에 플래그를 기록하기 위해 주 전력에 의해 작동되는 플래그 기록 회로로서 작용한다.

플래그 기록 회로는 제5단계 S5를 실행한다.

제5단계 S5는 메시지 프로세서(35)가 특정 데이타를 외부 RAM(38)의 특정 데이타 영역에 새로 기록시키는 제6단계 S6으로 진행한다. 이 경우에, 명령 디코더(77) 및 프로그램 카운터(79)는 제어 메모리(75)의 제4부분(94)로부터 원래 데이타를 판독한다. 이 원래 데이타는 입/출력 포트(68)을 통해 외부 RAM(38)로 보내지고, 특정 데이타로서 특정 데이타 영역에 새로 기록된다.

따라서, 명령 디코더(77), 프로그램 카운터(79) 및 제4부분(94)의 결합부는 제6단계 S6을 실행하도록 특정 데이타 영역에 특정 데이타를 기록시키기 위해 특정 데이타 영역에 결합된 특정한 데이타 기록 회로로서 작동한다.

제4단계 S4 다음에는 다기능 스위치(40)이 페이저 수신기의 프로세서에 의해 온 상태로 동작되는지의 여부를 메시지 프로세서(35)가 판단하는 제7단계 S7이 뒤따른다. 또한, 다기능 스위치(40)은 특정 데이타가 특정 데이타 영역에 정확히 유지되지 않았다는 사실을 표시하는 판단의 결과를 알림 회로가 알린 후 소거 모드 신호를 발생시키도록 알림 회로에 결합되는 부수적인 스위치로서 동작할 수 있다. 다기능 스위치(400)이 온 상태로 동작되면, 소거 모드 신호는 제5입력 포트(60)을 통해 명령 디코더(77)에 공급된다. 명령 디코더(77)은 소거 모드 신호의 검출시 스위치(40)의 온 상태를 판단한다. 다기능 스위치(400)이 상술한 바와 같이 온 상태로 되면, 제7단계 S7 다음에 제8단계 S8이 뒤따른다. 그렇지 않으면, 제7단계 S7 다음에 상술한 제6단계 S6이 뒤따른다.

제8단계 S8에서, 명령 디코더(77)은 외부 RAM(938)이 메시지 영역으로부터의 메시지, 특정한 데이타 영역으로부터의 특정한 데이타, 플래그 영역으로부터의 플래그, 및 기억 어드레스 영역으로부터의 기억 어드레스를 소거하도록 소거 모드 신호에 응답하여 소거 명령을 발생시킨다.

상술한 설명으로부터, 디코더(77)은 주 전력에 의해 작동되고 제8단계 S8을 실행하도록 외부 RAM(38)내에 기억된 기억 내용을 소거하기 위해 소거 모드 신호에 응답하는 소거 회로로서 작용한다.

제8단계 S8 다음에는 상술한 제6단계 S6이 뒤따른다.

제6단계 S6은 정상 동작이 제어 메모리(75)내에 기억된 정상 프로그램의 제어하에서 무선 호출 신호를 대기하기 위해 실행되는 제9단계 S9로 진행한다.

이제부터, 제4도 및 제7도를 참조하여 1바이트의 특정 데이타가 2바이트의 특정 데이타 대신에 사용되는 경우에 대해서 설명하겠다. 이 경우에는, 제어 메모리(75)는 원래 데이타를 기억시키기 위해 제4부분(94)를 가질 필요가 없다. 제1특정 모드내의 메시지 프로세서(35)의 동작은 제2 및 제6단계 S2 및 S6을 제외하고는 도시한 프로세서(35)의 동작과 유사하다.

제2단계 S2에서, 메시지 프로세서(35)는 1바이트의 특정 데이타가 외부 RAM(38)의 특정 데이타 영역 BF(제3도)내에 정확히 유지되었는지의 여부를 판단한다. 이것은 판단의 결과를 나타내는 결과 신호를 발생시킨다. 이 목적을 위해, 메시지 프로세서(35)는 특정 데이타 영역으로부터 1바이트의 특정 데이타를 판독할 뿐만 아니라 우선적으로 메시지 영역 MD(제3도) 및 파일 관리 정보 영역 MH(제3도)로부터 모든 데이타를 판독한다. 이어서, 명령 디코더(77)은 산술 논리 연산 유니트(81) 및 누산기(83)이 특정 데이타 영역으로부터 판독된 특정 데이타를 메시지 영역 및 파일 관리 정보 영역으로부터 판독된 모든 데이타에 추가하게 한다. 산술 논리 연산 유니트(81)은 가산의 결과를 발생시킨다. 다음에, 명령 디코더(77)은 산술 논리 연산 유니트(81)이 가산의 결과와 1-바이트 데이타 “00000000”를 비교하게 한다. 산술 논리 연산 유니트(81)은 가산의 결과가 1-바이트 데이타와 일치할 때와 가산의 결과가 1-바이트 데이타와 일치하지 않을 때 각각 결과 신호로서 일치 신호 및 일치 신호를 발생시킨다.

일치 신호는 특정 데이타가 특정 데이타 영역에 정확히 유지되었음을 표시하는 판단의 결과를 나타내고, 비일치 신호는 특정 데이타가 특정 데이타 영역에 정확히 유지되지 않았음을 표시하는 판단의 결과를 나타낸다.

따라서, 명령 디코더(77), 산술 논리 연산 유니트(81), 및 누산기(83)의 결합부는 제2단계 S2를 실행하기 위한 판단 회로로서 작용한다.

제6단계 S6에서, 1바이트의 특정 데이타는 이 1바이트의 특정한 데이타가 메시지 영역 및 파일 관리 정보 영역에 기억된 모든 데이타에 추가될 때, 1-바이트 데이타 “00000000”이 발생하게 되도록 선택된다. 1바이트의 특정 데이타는 특정 데이타 영역에 새롭게 기록된다. 특정 데이타의 이러한 선택 및 기록은 산술 연산 논리 유니트(81), 누산기(83) 및 명령 디코더(77)에 의해 실행된다.

상술한 설명으로부터 알 수 있는 바와 같이, 산술 논리 연산 유니트(81), 누산기(83) 및 명령 디코더(77)의 결합부는 제6단계 S6을 실행하기 위한 특정 데이타 기록 회로로서 작용한다.

제9도를 참조하여 제4도의 제2특정 프로그램의 제어하에서의 제2특정 모드로의 메시지 프로세서(35)의 동작에 대해서 기술하겠다. 제2특정 프로그램은 표시 장치(41)이 각각의 메시지가 백업 동작에 지배를 받는지의 여부를 표시하는 알림 신호와 함께 외부 RAM(38)내에 기억된 메시지를 순차적으로 표시하게 하기 위한 것이다.

설명을 간단히 하기 위해, 단일 메시지가 외부 RAM(38)의 메시지 영역 MD(제3도)에 기억된다고 가정하겠다. 이 경우에는, 메시지용 파일 관리 정보만이 외부 RAM(38)의 파일 관리 영역 MH(제3도)에 기억된다. 또한, 호출음이 확성기(36)에 의해 발생되지 않을 때, 다기능 스위치(40)은 프로세서에 의해 온 상태로 동작된다고 가정하겠다. 이 경우에는, 다기능 스위치(40)은 판독 모드 신호를 발생시키기 위한 판독 스위치로서 동작할 수 있다.

다기능 스위치(40)이 단계 S11에서 온 상태로 되면, 판독 모드 신호는 제5입력 포트(60)을 통해 명령 디코더(77)에 의해 모니터된다. 판독 모드 신호에 응답하여, 명령 디코더(77)은 제어 메모리(75)가 제2특정 프로그램을 명령 디코더(77)에 보내게 한다.

제11단계 S11는 메시지 프로세서(35)가 파일 관리 정보 영역으로부터 파일 관리 정보를 판독하게 하는 제12단계 S12로 진행한다. 파일 관리 정보 영역으로부터 판독된 파일 관리 정보는 내부 RAM(85)에 일시 기억된다.

제12단계 S12 다음에는 파일 관리 정보가 플래그를 포함하고 있는지의 여부를 판단하기 위한 동작이 행해지는 제13단계 S13이 뒤따른다. 플래그가 내부 RAM(85)과 관련하여 검출되는지의 여부의 판단이 실행된다. 플래그가 검출되면, 제13단계 S13이 제14단계 S14로 진행한다. 그렇지 않으면, 제13단계 S13은 제15단계 S15로 진행한다.

제14단계 S14에서, 프로그램 카운터(79) 및 명령 디코더(77)의 결합부는 제6부분(96)으로부터 알림을 나타내는 알림 신호를 판독한다. 이 알림 신호는 표시 장치(41)이 “B”와 같은 알림을 표시하게 하도록 프로세서 인터페이스(59)를 통해 표시 구동기(42)로 보내진다.

제15단계 S15에서, 프로그램 카운터(79) 및 명령 디코더(77)의 결합부는 알림 신호를 해독하지 못한다. 그러므로, “B”의 알림 표시는 표시 장치(41)상에 표시되지 않는다.

제14단계 S14 또는 제15단계 S15 다음에는 메시지가 내부 RAM(85)에 일시 기억되는 파일 관리 정보의 기억된 어드레스와 관련하여 메시지 영역으로부터 판독되게 하는 제16단계 S16이 뒤따른다. 즉, 메시지 프로세서(35)는 메시지의 판독을 실행한다.

제16단계 S16은 표시 장치(41)이 메시지를 표시하게 하도록 메시지 프로세서(35)가 표시 구동기(42)를 제어하는 제17단계 S17로 진행한다.

제10a도를 참조하여, 제17단계 S17에서 표시 장치(41)상에 표시되는 표시 메시지의 일례에 대해서 기술하겠다. 메시지 “TODAY′S SCHEDULE”이 표시된다. 알림 “B”가 표시되지 않기 때문에, 프로세서는 표시된 메시지가 백업 동작에 지배를 받지 않았음을 알 수 있다. 표시된 메시지는 백업 동작에 지배를 받지 않고 외부 RAM(38)내에 새로 수신되어 기억된다.

제10b도를 참조하면, 메시지 “MR JOHN/HURRY”가 제17단계 S17에서 알림 “B”와 함께 표시 장치(41)상에 표시된다. 알림 “B”가 표시되기 때문에, 프로세서는 표시된 메시지가 백업 동작에 지배를 받았음을 인지할 수 있다.

제4도 및 제9도를 다시 참조하면, 내부 RAM(85), 프로그램 카운터(79), 명령 디코더(77) 및 제6부분(96)의 결합부는 표시 장치(41) 및 플래그 영역에 결합되고, 표시 장치(41)이 각각의 메시지용 플래그 영역내에 기억된 플래그와 관련하여 알림 표시와 함께 각각의 메시지를 표시하도록 표시 장치(41)을 제어하기 위해 주 전력에 의해 작동되는 제어 회로로서 작용한다. 이 알림은 각각의 메시지가 백업 동작에 지배를 받았는지의 여부를 표시한다. 제어 회로는 제12, 제13, 제14, 제15, 제16 및 제17단계 S12, S13, S14, S15, S16 및 S17을 실행한다.

그러므로, 지금까지 양호한 실시예에 관련하여 본 발명에 대해 기술하였지만, 본 분야에 숙련된 기술자들은 본 발명을 여러가지 다른 방식으로 실시할 수 있다. 예를 들어, 제7단계 S7이 제7도내에서 생략될 수 있다. 이 경우, 제4단계 S4는 제8단계 S8로 진행한다. 백업 배터리(24) 대신에, 캐패시턴스가 큰 캐패시터가 주 전력을 축적하는데 사용될 수 있다.

Claims

페이저 수신기로 보내지는 메시지가 실린 메시지 신호를 수신하며, 스위치에 의해 활성화될 때 주 전력을 발생시키는 전원 공급 회로 및 백업 전력을 위한 백업 전원과 결합되어 사용되는 무선 페이저 수신기에 있어서, 상기 백업 전력에 의해 백업되며 상기 주 전력에 의해 작동되고 메시지 영역 및 부가 영역을 갖고 있는 메모리와, 상기 주 전력에 의해 작동되어 상기 메시지 신호를 상기 메시지로 처리하여 상기 메시지 영역에 상기 메시지를 기억시키는 프로세싱 수단을 구비하는데, 상기 프로세싱 수단은, 상기 부가 영역에 특정한 데이타를 기록하는 기록 수단, 상기 특정한 데이타에 응답하여 상기 메모리 및 상기 프로세싱 수단이 작동 불능 상태 후에 다시 작동될 때 상기 메시지 영역 및 상기 부가 영역이 올바르게 백업되었는지의 여부를 판단하여 판단의 결과를 나타내는 결과 신호를 발생시키는 판단 수단, 및 상기 결과 신호에 응답하여 상기 결과를 알리기 위한 알림 수단을 구비하고, 상기 무선 페이저 수신기는 상기 알림 수단에 결합되어, 상기 알림 수단이 상기 특정한 데이타가 상기 부가 영역에 올바르게 유지되어 있지 않음을 나타내는 상기 판단의 결과를 알린 후에는 소거 모드 신호를 발생하는 부가의 스위치를 더 구비하며, 상기 프로세싱 수단은 상기 주 전력에 의해 작동되며 상기 소거 모드 신호에 응답하여 상기 메시지 영역 및 상기 부가 영역으로부터 상기 메시지 및 상기 특정 데이타를 소거하는 소거 수단을 더 구비하는 것을 특징으로 하는 무선 페이저 수신기.
제1항에 있어서, 상기 부가 영역이 상기 특정 데이타용 제1부분 영역 및 제2부분 영역을 갖고 있고, 상기 프로세싱 수단이, 상기 결과 신호에 응답하여 상기 메시지 영역에 기억된 각각의 메시지용 상기 제2부분 영역에 플래그를 기록하도록 상기 주 전력에 의해 작동되며 상기 판단의 결과가 상기 특정 데이타가 상기 제1부분 영역내에 정확히 유지된 것을 나타낼 때 상기 백업 전력에 의해 백업 동작에 지배를 받는 플래그 기록 수단을 더 포함하는 것을 특징으로 하는 무선 페이저 수신기.
제2항에 있어서, 상기 메시지 영역에 기억된 메시지를 표시하기 위해 상기 프로세싱 수단에 결합된 표시 장치를 더 포함하고, 상기 프로세싱 수단이, 상기 표시 장치 및 상기 제2부분 영역에 결합되고, 상기 주 전력에 의해 작동되며 상기 표시 장치가 상기 각각의 메시지용 상기 제2부분 영역내에 기억된 플래그에 관련하여 상기 각각의 메시지가 상기 백업 동작에 지배를 받았는지의 여부를 나타내는 알림과 함께 상기 메시지 각각을 표시하도록 상기 표시 장치를 제어하기 위한 제어 수단을 더 포함하는 것을 특징으로 하는 무선 페이저 수신기.
페이저 수신기로 보내지는 메시지가 실린 메시지 신호를 수신하며, 스위치에 의해 활성화될 때 주 전력을 발생시키는 전원 공급 회로 및 백업 전력을 위한 백업 전원과 결합되어 사용되는 무선 페이저 수신기에 있어서, 상기 백업 전력에 의해 백업되고 상기 주 전력에 의해 작동되며 메시지 영역, 및 제1과 제2부분 영역을 갖고 있는 부가 영역을 갖고 있는 메모리, 상기 주 전력에 의해 작동되며 상기 메시지 신호를 상기 메시지로 처리하고 상기 메시지를 상기 메시지 영역에 기억시키는 프로세싱 수단, 및 상기 프로세싱 수단에 결합되며 상기 메시지 영역에 기억된 메시지를 표시하기 위한 표시 장치를 구비하며, 상기 프로세싱 수단이, 상기 제1부분 영역에 특정한 데이타를 기록하는 기록 수단, 상기 특정한 데이타에 응답하여 상기 메모리 및 상기 프로세싱 수단이 작동 불능 상태 후에 다시 작동될 때 상기 메시지 영역 및 상기 부가 영역이 올바르게 백업되었는지를 판단하여 판단의 결과를 나타내는 결과 신호를 발생시키는 판단 수단, 상기 결과 신호에 응답하며, 상기 주 전력에 의해 작동되어 상기 메시지 영역에 기억된 각각의 메시지용 상기 제2부분 영역에 플래그를 기록하며, 상기 판단 결과가 상기 특정 데이타가 상기 제1부분 영역내에 정확히 유지되어 있음을 나타낼 때 상기 백업 전력에 의한 백업 동작에 지배를 받는 플래그 기록 수단, 및 상기 표시 장치 및 상기 제2부분 영역에 결합되며 주 전력에 의해 작동되고, 각각의 메시지가 상기 각각의 메시지용 상기 제2부분 영역에 기억된 플래그와 관련하여 상기 백업 동작에 지배를 받았는지의 여부를 표시하는 알림과 함께 상기 메시지 각각을 표시하도록 상기 표시 장치를 제어하는 제어 수단을 포함하는 것을 특징으로 하는 무선 페이저 수신기.