KR970000564B1

KR970000564B1 - 선정된 메시지를 디스플레이 할 수 있는 무선 페이징 수신기

Info

Publication number: KR970000564B1
Application number: KR1019920006079A
Authority: KR
Inventors: 히로아끼 다니
Original assignee: 닛본덴기 가부시끼가이샤; 세끼모또 타다히로
Priority date: 1991-04-12
Filing date: 1992-04-11
Publication date: 1997-01-13
Also published as: EP0508487A3; AU645677B2; TW205612B; DE69229890T2; EP0508487B1; US5726643A; HK1006656A1; SG65629A1; ES2135394T3; KR920020871A; DE69229890D1; CA2065750A1; AU1485592A; EP0508487A2; CA2065750C; JPH04314222A

Abstract

내용 없음.

Description

선정된 메시지를 디스플레이할 수 있는 무선 페이징 수신기

제1도는 본 발명이 적용될 수 있는 무선 페이징 수신기의 블록도.

제2도는 제1도에 도시된 페이징 수신기의 동작을 설명하는데 사용되는 단일 포맷을 도시한 도면.

제3도는 제1도에 도시된 페이징 수신기의 CPU의 블록도.

제4도는 종래의 페이징 수신기의 동작을 설명하는데 사용하기 위한 플로우챠트.

제5도는 본 발명의 한 실시예에 따른 무선 페이징 수신기의 동작을 설명하는데 사용하기 위한 플로우챠트.

* 도면의 주요부분에 대한 부호의 설명

11 : 안테나 12 : 무선부

13 : 파형 정형기 14 : CPU

15 : EEPROM 16 : 구동회로

17 : 스피커 18 : 디스플레이(LCD)장치

19 : 수정발진기 20 : 리셋 스위칭

21 : 전원 스위치 22 : 메모리 영역

301 : 프로그램 메모리 302 : 프로그램 계수부

303 : 프로세서 304 : 발진 장치

305 : 타이머 306 : 데이타 버스

307 : 데이타 메모리 308 : 연산 논리 장치(ALC)

309 : 누산기(ACC)

본 발명은 수신기에서 특정한 호출 신호를 한번에 하나씩 수신하여, 메시지를 나타내기 위해 각 호출 신호에 후속하는 메시지 신호를 수신하는 무선 페이징 수신기에 관한 것이다.

종래의 무선 페이징 수신기는 다양한 정보 서비스를 제공한다. 각 정보 서비스에 대해, 서비스 요금은 수신기의 소유자에 의해 지불되어야 한다. 소유자가 서비스 요금을 지불하지 않는다면, 서비스는 중단되어야 한다. 정보 서비서를 중단하기 위해서, 선정된 신호에 후속하는 호출신호들 중의 한 신호에 대해 수신기가 수신동작을 중단하도록 제어국으로부터 선정된 메시지가 전달된다.

이러한 종래의 무선 페이징 수신기는 요시오 이찌까와(Yoshio Ichikawa)등에게 허여되고 본 양수인에게 양도된 미합중국 특허 제 4,639,726호에 기술되어 있다. 무선 페이징 수신기가 전원 공급부로부터 전원을 공급받으면, 수신기는 수신 동작 상태가 된다. 이찌까와 등의 특허의 실시예에 따르면, 무선 수신기는 전원을 공급받은 후에도 수신 동작 상태가 되지 않을 때, 전원이 한번 턴 오프된 다음 턴 온되기 전에 선정된 신호가 수신되었는지의 여부를 판단할 수 없다는 결점이 있다.

그러므로, 본 발명의 목적은 전원이 턴 온되고 이어서 턴 오프된 다음 다시 턴 온되는 동안 수신기가 소정의 신호를 수신할 때, 디스플레이 상에 선정된 메시지를 디스플레이할 수 있는 무선 페이징 수신기를 제공하는 것이다.

본 발명의 다른 목적은 다음 설명에 의해 더욱 분명해질 것이다.

본 발명의 요지를 기술함으로써, 다수의 호출 신호 및 상기 호출 신호에 후속하는 다수의 메시지 신호를 수신하기 위한 수신 수단, 호출 신호들 중 상기 수신기에 특정한 특정 호출 신호를 상기 호출 신호로부터 선택하고 특정 메시지를 나타내기 위해 상기 특정 호출 신호에 후속하는 특정 메시지 신호를 상기 메시지 신호로부터 선택하기 위한 선택수단, 상기 특정 메시지를 디스플레이하기 위한 디스플레이 수단, 상기 특정 메시지가 선정된 메시지와 동일한가의 여부를 판단하기 위한 판단수단, 상기 특정 메시지가 상기 선정된 메시지와 동일할 때, 금지 신호를 기억시키기 위한 메모리 수단, 상기 메모리 수단이 상기 금지 신호를 기억할 때 수신 수단이 동작을 중단하도록 상기 수신 수단을 제어하기 위한 제1제어 수단, 상기 메모리 수단이 상기 금지 신호를 기억할 때 상기 디스플레이 수단 상에 상시 선정된 메시지를 디스플레이하기 위한 상기 디스플레이 수단을 제어하기 위한 제2제어 수단을 포함하는 무선 페이징 수신기를 이해할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명에 대해 상세하게 기술하고자 한다.

제1도를 참조하면서, 본 발명의 양호한 실시예에 따른 무선 페이징 수신기를 고찰하고자 한다. 무선 페이징 수신기는 수신된 무선 신호로서의 무선 신호를 수신하기 위해 안테나(11) 및 전원(도시되지 않음)에 접속되어있다. 무선 신호는 제어국(도시되지 않음)으로부터 공급되고 후에 상세히 설명되는 디지털 신호를 전송한다.

무선부(12)는 수신된 무선 신호를 주파수 변환, 증폭 및 복조하기 위한 것이다. 무선부(12)는 복조 신호흘 발생시키기 위한 판별기(도시되지 않음)를 포함한다. 파형 정형기(13)은 디지털 신호를 재생시키기 위해 복조 신호의 파형을 정형시키기 위한 것이다. 무선부(12) 및 파형 정형기(13)은 본 분야에서는 공지되어 있다. 예를 들면, 무선부(12)는 마사루 마사끼(Masaru Masaki) 등에게 허여되고 본 양수인에게 양도된 미합중국 특허 제4,194,153호에 기술된 형태의 것일 수도 있다. 파형 정형기는 저역 통과 필터 및 비교기를 포함한다.

디지털 신호의 재생 즉, 재생된 디지털 신호는 파형정형기(13)으로부터 무선 페이징 수신기에 특정한 식별 번호를 나타내는 번호 신호를 기억시키기 위해 EEPROM(15)와 협동하여 동작가능한 CPU(14)로 공급된다. 더욱이, EEPROM은 다음의 설명에 의해 분명해지는 바와 같이 다양한 신호를 기억시키기 위한 것이다.

CPU(14)는 구동 회로(16) 및 LCD 장치(18)에 접속되어 있다. 구동 회로(16)은 스피커(17)이 호출음 또는 발신음을 발생하게 하기 위한 것이다. 디스플레이 장치(18)은 가시적 디스플레이를 제공하기 위한 것이다. 구동 회로(16)은 증폭기일 수 있다. 디스플레이 장치(18)은 12 디지털 7세그먼트 액정 디스플레이 장치일 수 있다. 각 세그먼트는 7×5 도트 매트릭스를 디스플레이하기 위한 것일 수 있다. 이 유형의 디스플레이 장치는 수, 문자 또는 소문자와 같은 다양한 영숫자(alphanumeric) 기호를 디스플레이할 수 있다.

또한, 무선 페이징 수신기는 CPU(14)를 구동하기 위한 수정 발진기(19) 및 호출음을 정지시키고 가시적 디스플레이를 소거하기 위한 리셋 스위치(20)를 포함한다. 전원 스위치(21)은 전원을 CPU(14) 및 수신기의 다른 소자에 접속시키기 위해 CPU(14)에 접속되어 있다. 이 방식으로, 전원 스위치(21)은 전원 공급 장치로서 작용한다.

제2도를 참조하면, 무선 신호의 각 프레임은, 도면에서 첫 번째 행 또는 상행에 도시된 바와 같이, p비트의 프리앰블 신호 p 및 f비트의 프레임 동기 부호 F를 포함하는 디지털 신호를 전송한다. 번호 p 및 f는 예를 들어 각각 225 및 32일 수 있다. 프레임 동기 부호 F는 매 프레임마다 나타나며 다수의 호출 신호 N 및 다수의 메시지 신호 I를 수반한다.

각 호출 신호 N은 호출 부호 또는 디렉토리 번호 부호를 나타낸다. 메시지 신호 I 각각은 메시지 부호를 포함한다. 호출 신호들 N 중의 선행 신호는 동기 부호 F의 바로 다음에 연속한다. 메시지 신호들의 각 신호 I는 일반적으로 각 호출 신호 N에 연속한다. 그러나, 메시지 신호 I는 위치 BD에 도시된 바와 같이 다른 메시지 신호에 의해 연속될 수도 있다. 도시된 예에서, 최소한 1개의 메시지 신호 I가 각 호출 신호 N에 연속한다.

호출 신호들 N중 1개의 신호에 대해 도면에서 큰 스케일로 두 번째 행에 도시된 바와 같이, 호출 번호 부호는 0 내지 20의 21비트의 정보 비트부 INF로 표시된다. 정보 비트부 INF 다음으로 0 내지 9의 10비트의 검사 비트부 CK가 후속하고 그 다음 1비트의 패리티 비트부 EP가 후속한다. 도면에서 세번 행에 상세하게 도시된 각 메시지 신호 I에서, 메시지 부호는 검사 비트부 CK와 그 다음의 패리티 비트부 EP가 또한 후속하는 유사한 정보 비트부 INF로 주어진다. 그 결과, 각 호출 신호 N 및 메시지 신호 I는 32비트의 워드 길이를 갖는다.

호출 신호 N 및 메시지 신호 I 각각의 정보 비트부 INF 및 검사 비트부 CK는 본 분야에 공지된 BCH(Bose-Chaudhuri-Hocquenghem) 부호로 주어진다. 패리티 비트는 우수 패리티 검사를 위한 것이다. 호출 신호 N 및 메시지 신호 I 각각의 최상위 비트(MSB)는 호출 신호 N의 경우에 논리 0으로, 메시지 신호 I의 경우에 논리 1로 호출 신호 N과 메시지 신호 I 사이를 식별하는데 사용하기 위한 것이다.

본 발명에서는 무선 페이징 수신기가 호출 신호 N에 계속하여 무선 신호에서 전송되는 특정 신호 PS에 응답하여 동작할 수 있는 것을 기술하고 있다. 본 발명에서 특정 신호 PS는 선택적으로 특정 메시지 신호로 불린다. 특정 신호 PS에 선행하여, 호출 신호 N은 특정 호출 신호로서 선택적으로 불리기도 한다.

호출 신호 N 및 메시지 신호 I 각각과 같이 네 번째 또는 하행에 따라 도시된 바와 같이, 특정 신호 PS는 21비트의 정보 비트부, INF, 10비트의 검사 비트부 CK 및 1비트의 패리티 비트부 EP로 구성된다. 정보 비트부 INF 및 검사 비트부 CK는 BCH 부호로 주어진다. 패리티 비트는 우수 패리티 검사를 위한 것이다.

특정 신호 PS는 특정 신호 PS와 그의 정보 비트부 INF에 공통인 최상위 비트에 논리 0비트를 인가함으로써 각 메시지 신호 I와 식별된다. 최상위 비트를 제외한 정보 비트부의 20개의 잔여 비트는 몇 개의 특정 부호 종류 중에서 1개의 부호를 제공하는데 사용하기 위한 것이다. 예를 들면, 특정 부호들 중 1개의 부호는 서비스 중단 부호에 대응한다.

상술한 방식에서, 서비스 요금은 페이징 수신기의 소유자가 다양한 정보 서비스를 각각 제공받을 때, 소유자에 의해 지불되어야 한다. 요금은 미리 지불되거나 또는 그 수신기와 다수의 유사한 무선 페이징 수신기에 대한 제어국으로부터의 요구에 따라 지불된다. 제어국이 소유자가 선정된 기간 동안 요금을 지불하지 않은 것을 검출하면, 제어국은 선정된 메시지를 호출 신호 N에 후속하는 특정 신호 PS로서 해당 수신기에 전달한다. 특정 신호 PS는 CPU(14)가 수신기의 동작을 중단시키도록 한다.

제1도 및 제3도를 참조하면, CPU(14)는 1칩 중심 처리 장치로서 작용한다. CPU(14)는 연속 명령으로 구성된 주 프로그램을 기억시키기 위한 프로그램 메모리(301)을 포함한다. 부수적으로, 특정 동기 패턴 부호는 프레임 동기 부호 F(제2도)를 검출하기 위해 프로그램 메모리(301)에 기억된다. 특정 동기 패턴 부호는 프레임 동기 부호 F와 동일한 패턴을 갖는다.

주 프로그램은 수신기에 특정한 호출 신호 N을 수신하고 특정 호출 신호에 연속하는 특정 메시지 신호 I를 수신하기 위해 필요한 특정 프로그램을 포함한다. 본 발명에서는 프로그램 메모리(301)이 주 프로그램을 기억하는 것 외에도 특정 신호 PS가 CPU(14)에 의해 특정 호출 신호 다음으로 연속하여 수신된 후에 전달되는 연속 명령에 의해 중단 동작을 한정하기 위한 특정 프로그램을 기억한다는 것을 알 수 있다. 간단히 말해서, 특정 프로그램은 수신기에 특정하고 특정 신호에 후속하는 호출 신호에 대해 수신 동작을 금지시키기 위한 것이다.

프로그램 계수부(302)는 어드레스 신호에 의해 즉, 일반적으로 점프 명령등과 같은 특정 명령에 의해 재기입된 소정의 경우를 제외한 매 명령마다 하나씩 계수되는 프로그램 계수부(302)의 내용에 의해, 프로그램 메모리(301)에 접근하는데 사용하기 위해 프로그램 메모리(301)과 결합된다.

여하튼, 프로그램 메모리(301)은 명령, 동기 패턴 부호 및 디스플레이 데이터를 발생한다. 디스플레이 데이터는 프로그램 계수부(302)에 보존된 어드레스 신호에 따라서 메모리(301)에 기억된 메시지 부호와 특정 부호의 조합에 대응한다.

명령에 응답하여, 프로세서(303)에서는 후술하는 클럭 펄스 시퀀스와 동기하여 CPU(14)의 구조 소자에 다양한 종류의 제어신호(C)를 전달하는 동작이 실행된다.

프로세서(303)에 클럭 펄스 시퀀스를 공급하기 위해서, CPU(14)는 CPU(14)의 외부에 배치된 수정 발진기(19)에 접속된 발진 장치(304) 및 발진 장치(304)와 프로세서(303) 간에 접속된 타이머(305)를 포함한다.

프로그램 계수부(302)는 데이터 버스(306)을 통해 데이터 메모리(307)에 결합된다. 그 결과, 프로그램 계수부(302)에 보존된 어드레스 신호는 프로세서(303)의 제어하에서 데이터 메모리(307)에 전달된다. 부수적으로, 프로그램 계수부(302)에는 데이터 버스(306)을 통해 점프 어드레스를 표시하는 점프 어드레스 신호가 공급된다. 연산 논리 장치(ALU; 308) 및 누산기(ACC; 309)는 후술에 의해 분명해지는 바와 같이 각 명령을 실행하는데 협력하기 위해 데이터 버스(306)에 결합된다.

CPU(14)는 데이터 메모리(307)과 디스플레이 장치(18)사이에 디스플레이 구동기(310)을 포함한다. 디스플레이 구동기(310)은 디스플레이 장치(18) 상에 가시적 디스플레이를 제공하기 위해 기술되는 방식으로 구동된다.

데이터 버스(306)은 파형 정형기(13) 및 EEPROM(15)에 각각 접속된 제1 및 제2입력 포트(311 및 312)에 결합된다. 또한, 데이터 버스(306)은 구동회로(16) 및 EEPROM(15)에 각각 접속된 제1 및 제2입력 포트(313 및 314)에 결합된다. 제1입력 포트(311)은 리셋 스위치(20)에 부수적으로 결합된다.

제1도, 제2도 및 제3도와 함께 제4도를 참조하면, 상술한 이찌까와 등의 특허의 상기 실시예의 동작의 설명은 제1도와 관련하여 도시된 수신기의 구조와 유사하다. 제1단계(S1)에서 전원 스위치(21)이 폐쇄되면 수신기는 초기 단계로 활성화된다. 제1단계(S1)은 호출 신호가 수신기에 특정한가 또는 할당된 호출 신호가 수신되면, 제2단계(S2)는 제3단계로 진행된다. 그렇지 않으면, 페이징 수신기의 초기 단계(S1)로 복귀한다.

제2단계(S2)에서 할당된 호출 신호 즉, 할당된 호출 번호 부호를 검출하기 위해서, CPU(14)는 할당된 호출 신호를 선택적으로 수신하는 수신 동작을 수행한다. 더욱 상세히 설명하면, EEPROM(15)는 상술한 식별번호를 나타내는 번호 신호를 얻기 위해서 프로그램 메모리(301)에 기억된 일부 프로그램의 제어하에서 접근된다. 연산 논리 장치(308)을 사용하여 번호 신호와 제1입력 포트(311)을 통해 전달된 수신 호출 신호를 비교하여, 할당된 호출 신호를 검출한다. 그러므로, 부분 프로그램과 협동하여 동작할 수 있는 소자 및 부품은 수신부로 불릴 수 있고, 프로그램 메모리(301), 프로세서(303) 및 연산 논리 장치(308)의 조합이다.

제3단계(S3)에서 할당된 호출 신호에 연속하여 단일 워드를 수신하기 위해 수신 동작이 수행된다. 이러한 단일 워드는 메시지 신호 I(제2도의 제3행 참조)이거나 특정 신호 PS(하단 행 참조)일 수 있다. 단일 워드는 메시지 신호 I 또는 특정 신호 PS와 동일한 부가 신호들 중 제1부가 신호로 불린다. 제3단계(S3)은 부분 프로그램의 제어하에서 실행된다. 제1부가 신호는 누산기(309)로 전달된다.

일반적인 방식으로 패리티 비트를 사용하여 오류의 존재 또는 부재를 검출하는 제4단계(S4)가 제3단계(S3)에 후속한다. 오류가 제1부가 신호 내에 존재하면, 오류 정정 동작이 제5단계(S5) 및 제6단계(S6)에서 실행된다. 특히, 단일 오류가 제5단계(S5)에서 검출되면, 오류가 제6단계(S6)에서 정정된다. 그렇지 않으면, 제5단계(S5)는 수신기가 제1단계(S1)을 실행하는 초기 단계로 진행된다. 상술한 오류 정정 동작은 공지된 방식으로 BCH 부호를 사용하여 가능하다.

제1부가 신호의 최상위 비트에 관하여 판단이 이루어지는 제7단계(S7)이 제4단계(S4)와 제6단계(S6) 중 하나 다음에 후속한다. 최상위 비트가 논리 1레벨을 갖으면, 제7단계(S7)은 제8단계(S8)로 후속된다. 이 경우, 제1부가 신호는 상술한 바와 같은 제1메시지 부호를 전달하고 제1메시지 신호로 명명된다. 그렇지 않으면, 제7단계(S7)은 후술될 제19단계(S19)로 연속된다. 제1부가 신호의 최상위 비트에 대한 상술한 판단은 프로그램 메모리(301)내에 기억된 특징 프로그램의 제어하에서 연산 논리 장치(308)의 사용에 의해 이루어진다.

당분간, 제1부가 신호의 최상위 비트는 논리 1레벨를 갖는 것으로 가정된다. 이 상황에서, 제7단계(S7)은 특정 프로그램의 제어하에서 제2부가 신호가 수신되는 제8단계(S8)로 연속된다. 제2부가 신호는 누산기(309)에 기억되며 후술에 의해 분명해진다.

제2부가 신호는 제1부가 신호와 유사한 방법으로 제9단계(S9) 내지 제11단계(S11)로 진행된다. 다시 말하면, 제9단계(S9) 내지 제11단계(S11)은 각각 제4단계(S4) 내지 제6단계(S6)과 유사하다. 제9단계(S9) 또는 제11단계(S11) 중 한 단계는 제2부가 신호의 최상위 비트를 판단하기 위한 제12단계(S12)로 연속된다. 최상위 비트의 논리1레벨은 제2부가 신호가 제1부가 신호와 같은 제2메시지 부호를 전달함을 나타낸다. 이 경우, 제2부가 신호는 제2메시지 신호로 명명된다. 제2메시지 신호는 누산기(309)에 보존된다.

제2부가 신호의 최상위 비트가 논리 1레벨을 갖고 있으면, 제1 및 제2메시지 신호의 제1 및 제2메시지 부호가 모두 제13단계(S13)에서 데이터 메모리(307)의 데이터 영역에 기억된다. 제2부가 신호의 최상위 비트가 논리 0레벨을 갖고 있으면, 제2부가 신호는 메시지 신호가 아니다. 즉, 임의의 메시지 신호의 부재는 제2부가 신호의 논리 0으로 표시된다. 이 경우, 제1메시지 신호의 제1메시지 부호만이 제7단계(S7)에서 검출되고 제14단계(S14)에서 데이터 메모리(307)의 데이터 영역에 기억된다.

제1및 제2메시지 신호 각각은 상술한 바와 같이 최대로 5자리 수의 메시지 부호를 갖는다. 각 메시지 부호는 디스플레이 데이타로서 데이타 메모리(307)에 기억된다.

데이터 메모리(307) 내에 디스플레이 데이터를 기억시킨 후에, 프로세서(303)은 제어신호들 C 중 한 신호로서 구동 신호를 발생시킨다. 구동 회로(16)은 제15단계(S15)에서 스피커(17)이 구동신호에 응답하여 호출음을 발생하도록 한다.

제16단계(S16)에서, 디스플레이 구동기(310)은 구동 신호에 응답하여 제1메시지 부호 및/또는 제2메시지 부호에 대응하는 가시적 디스플레이를 제공하기 위해 디스플레이 장치(18)을 구동한다. 제16단계(S16) 다음에, 리셋 스위치(20)이 폐쇄되었는지의 여부를 판단하기 위해 제17단계(S17)이 실행된다.

리셋 스위치(20)이 폐쇄되면, 호출음이 중단되고, 디스플레이 메시지가 제18단계(S18)에서 소거된다. 그 결과, 무선 페이징 수신기는 초기 단계에서 실행된다.

제1부가 신호의 최상위 비트가 논리 0레벨을 갖으면, 제7단계(S7)은 상술된 제19단계(S19)로 연속된다. 제1부가 신호의 논리 0레벨은 제1부가 신호가 특정 신호 PS임을 나타낸다.

제19단계(S19)는 제7단계(S7)에 연속하며 특정 프로그램에 따라 연산 논리 장치(308)을 사용하여 제1부가 신호가 특정 신호 PS의 서비스 중단 부호를 전달하는지의 여부를 판단하기 위한 것이다.

제1부가 신호가 서비스 중단 부호를 전달한다면, ALU(308)운 검출신호를 발생한다. 이 경우, 특정 신호는 단일 워드의 선정된 신호로 불린다. 프로세서(303)은 검출 신호에 응답하여 디스플레이 구동기(310)을 제어한다. 그 결과, 디스플레이 구동기(310)은 디스플레이 장치(18)을 구동하여 제20단계(S20)에서 특정 신호에 응답하여 가시적 디스플레이가 데이터 메모리(307)에 기억된 선정된 메시지를 디스플레이하도록 한다. 선정된 메시지는 해당 무선 페이징 수신기의 소유자가 상술된 바와 같이 서비스 요금을 지불할 것인지를 표시하는 PAY FEE일 수 있다. 메시지의 디스플레이는 전원 스위치(21)이 개방될 때까지 지속된다.

특정 신호 PS에 응답하여, 프로그램 메모리(310) 내에 기억된 특정 프로그램은 프로세서(303)이 고려 중인 무선 페이징 수신기에 특정하고 무선 신호의 다음 프레임 내에 특정 신호 신호 PS에 후속하여 나타나는 호출 신호 N에 대해 수신부의 수신 동작을 금지시키도록 한다. 이러한 금지는 예를 들면, 연산 논리 장치(308)을 불능 상태로 만들므로써 가능하다.

종래의 무선 페이징 수신기는 전원 스위치(21)이 개방된 후 폐쇄되면, 프로세서(303)이 수신부의 수신 동작을 금지시킬 때도 선정된 메시지를 디스플레이 하지 않는다. 그 결과, 수신기의 소유자는 수신기가 수신 동작을 실행하는지를 알 수 없다.

이찌까와 등의 특허의 제2실시예에 따르면, 수신기는 데이터로서 수신기에 특정한 호출 신호를 기억시키기 위한 PROM내에 기억된 데이터를 소거시키기 위한 소거 회로를 포함한다. 소거 회로는 수신기가 상술한 선정된 메시지를 수신하면 PROM 내의 데이터를 소거한다. 이 경우에, 수신기의 수신 제어기(CPU)는 PROM에 접근할 수 없다. 그 결과, 수신기는 동작 상태로 될 수 없다. 수신기는 메시지를 디스플레이하기 위한 디스플레이를 포함한다. 디스플레이는 수신 제어기가 PROM에 접근할 수 없을 때, PAY FEE와 같은 선정된 메시지를 디스플레이 한다.

수신기는 PROM이 소거 회로에 의해 소거되었는지의 여부를 판단할 수 없다. 결국, 디스플레이는 수신기의 소유자가 서비스 요금을 지불할 때도 선정된 메시지를 디스플레이 한다. 부수적으로, 수신기는 수신기에 틀정한 호출 신호를 기억하는 새로운 PROM이 데이터가 소거되는 PROM을 대체하지 않는다면 동작 상태로 될 수 없다.

제1도, 제2도 및 제3도와 함께 제5도를 참조하여 제1도 내지 제3도 도시된 무선 페이징 수신기의 양호한 동작을 설명한다.

특히, 제1도를 참조하면, EEPROM(15)는 금지 데이터로서 금지신호를 기억 시키기 위한 메모리 영역(22)를 갖고 있다. 수신기가 상술한 선정된 신호를 수신하면, 프로세서(303)에 의해 금지 신호가 발생된다. 프로세서(303)은 금지 데이터가 논리 1레벨을 갖는 경우에 동작 상태가 되지 않는다.

전원 스위치(21)이 제1단계(SA1)에서 폐쇄되는 경우에 무선 페이징 수신기는 초기 상태로 활성화된다. 제1단계(SA1)은 금지 데이터가 논리 1레벨을 갖는지의 여부를 판단하도록 동작하는 제2단계(SA2)로 진행한다. 금지 데이터가 논리 1레벨을 갖지 않는다면, 제2단계(SA2)는 제3단계(SA3)으로 진행한다. 그렇지 않으면, 제2단계(SA2)는 제22단계(SA22)로 진행한다.

제3단계(SA3) 내지 제20단계(SA20)은 각각 제4도와 관련하여 기술된 제2단계(S2) 내지 제19단계(S19)와 유사하다.

제4도와 관련하여 기술된 방식으로, 제20단계(SA20)은 제8단계(SA8)에 계속되고 제1부가 신호가 특정 신호 PS의 서비스 중단 부호를 전달하는지의 여부를 특정 프로그램에 따라 연산 논리 장치(308)을 사용하여 판단한다. 제1부가 신호가 서비스 중단 부호를 전달하면, 연산 논리 회로(308)은 검출 신호를 발생시킨다.

제5도에 대하여, 프로세서(303)은 검출 신호에 응답하여 EEPROM(15)에 금지 신호를 발생시킨다. EEPROM(15)의 기억 영역은 제21단계(SA21)에서 프로세서(303)으로부터 금지 신호로서 제공되는 경우에 논리 1레벨의 금지 데이터로 기억된다.

제2단계(SA2) 또는 제21단계(SA21)은 제22단계(SA22)로 진행된다. 제22단계(SA22)에서 프로세서(303)은 제어 신호(C)들 중 하나인 구동 신호를 발생시킨다. 구동 회로(16)은 선정된 메시지가 수신되는 경우에 발생되는 구동 신호에 응답하여 스피커(17)에게 호출음을 발생시키게 한다.

제23단계(SA23)에서, 프로세서(303)은 검출 신호에 응답하여 디스플레이 구동기(310)을 제어한다. 그 결과, 디스플레이(18)은 특정 신호에 응답하여 데이터 메모리(307)에 기억된 선정된 메시지를 표시한다. 선정된 메시지는 해당 무선 페이징 수신기의 소유자가 상술한 바와 같이 서비스 요금을 지불해야 함을 표시하는 PAY FEE를 나타낼 수 있다.

제23단계(SA23) 후에, 리셋 스위치(20)이 폐쇄되었는지의 여부를 판단하기 위해 제24단계(SA24)가 수행된다. 리셋 스위치(20)이 폐쇄되면, 호출음은 제25단계(SA25)에서 정지된다. 메시지의 디스플레이는 전원 스위치(21)이 개방될 때까지 지속된다.

EEPROM(15)는 전원 스위치(21)이 개방된 후에도 금지 데이타를 기억한다. 무선 페이징 수신기는 전원 스위치(21)이 후에 폐쇄되는 경우에 선정된 메시지를 디스플레이한다.

소유자가 서비스 요금을 지불하면, 금지 데이터는 제어국에서 EEPROM(15)의 메모리 영역으로부터 소거될 수 있다. 수신기는 다른 금지 데이터가 EEPROM(15)의 메모리 영역에 기억될 때까지 동작한다.

Claims

무선 페이징 수신기에 있어서, 다수의 호출 신호들 및 상기 호출 신호들에 후속하는 다수의 메시지 신호들을 수신하기 위한 수신 수단; 상기 호출 신호들 중 상기 수신기에 특정한 특정 호출 신호를 상기 호출 신호들로부터 선택하고, 특정 메시지를 나타내기 위해 상기 특정 호출 신호에 후속하는 특정 메시지 신호를 상기 메시지 신호들로부터 선택하기 위한 선택 수단; 상기 특정 메시지를 디스플레이하기 위한 디스플레이 수단; 상기 특정 메시지가 선정된 메시지와 동일한지의 여부를 판단하기 위한 판단수단; 상기 특정 메시지가 상기 선정된 메시지와 동일할 때 금지 신호를 기억하기 위한 메모리 수단; 상기 메모리 수단이 상기 금지 신호를 기억할 때 상기 수신 수단의 동작을 중단하도록 상기 수신 수단을 제어하기 위한 제1제어 수단; 및 상기 메모리 수단이 상기 금지 신호를 기억할 때 상기 디스플레이 수단 상에 상기 선정된 메시지를 디스플레이하기 위해 상기 디스플레이 수단을 제어하기 위한 제2제어 수단을 포함하는 것을 특징으로 하는 무선 페이징 수신기.
제1항에 있어서, 상기 무선 페이징 수신기에 전원을 공급하기 위한 전원 공급 수단을 더 포함하며; 상기 제2제어 수단은, 상기 금지 신호가 상기 메모리 수단 내에 기억되어 있고 상기 전원 공급 수단이 상기 전원을 상기 무선 페이징 수신기에 공급할 때 상기 디스플레이 수단 상에 상기 선정된 메시지를 디스플레이시키기 위해 상기 디스플레이 수단을 제어하는 것을 특징으로 하는 무선 페이징 수신기.
제1항에 있어서, 상기 디스플레이 수단을 초기 상태로 리셋시키기 위한 리셋 수단을 더 포함하고; 상기 제2수단은, 상기 금지 신호가 상기 메모리 수단 내에 기억되어 있고 상기 리셋 수단이 디스플레이 수단을 상기 초기 상태로 리셋시킬 때 상기 디스플레이 수단 상에 상기 선정된 메시지를 디스플레이시키기 위해 상기 디스플레이 수단을 제어하는 것을 특징으로 하는 무선 페이징 수신기.
제1항에 있어서, 상기 선정된 메시지는 상기 수신기의 사용에 따른 요금의 지불을 나타내는 메시지인 것을 특징으로 하는 무선 페이징 수신기.
제1항에 있어서, 상기 메모리 수단은 상기 특정 메시지가 상기 선정된 메시지와 동일할 때 상기 금지 신호를 기억하기 위한 EEPROM인 것을 특징으로 하는 무선 페이징 수신기.