KR950006653Y1 - 쵸퍼형 전압 비교기 - Google Patents

Abstract

내용 없음.

Description

쵸퍼형 전압 비교기

제 1 도는 종래의 쵸퍼형 전압 비교기 회로도

제 2 도는 제 1 도의 제어를 위한 2 상 클럭의 파형도

제 3 도는 일반적인 쵸퍼타입 전압 비교기의 회로도

제 4 도는 본 고안의 쵸퍼형 전압 비교기의 회로도

제 5 도는 제 4 도의 제어를 위한 클럭신호의 파형도

* 도면의 주요부분에 대한 부호의 설명

SW1~SW8 : 스위치 INV1, INV2 : 반전기

CLK1~CLK3 : 클럭신호

본 고안은 씨모스 전압 비교기에 관한 것으로, 특히 두 개의 초퍼(chopper)형 전압 비교기를 병렬로 연결하여 차동형으로 구성함으로써 공통모드이 잡음을 감소시키도록 한 차동형 전압 비교기에 관한 것이다.

일반적인 쵸퍼타입 전압 비교기는 제 1 도에서 도시한 바와같이 클럭(CLK1, CLK2)에 의해 구동되는 스위치(SW1, SW2)의 출력단이 상호 공통 연결되고 그 공통 접속점에 콘덴서(C)가 접속되며, 상기 콘덴서의 타측에 스위치(SW3)와 반전기(INV1)가 서로 병렬로 연결되어 있다.

이와같이 구성된 종래의 쵸퍼 전압 비교기에 대하여 그 동작과 문제점을 상세히 설명하면 다음과 같다.

먼저, 제 1 도의 전압비교기는 두 입력신호(V_IN,V_REF)의 전압의 크기를 비교하여 그 결과에 따라 "1" 또는 "0"의 디지털 신호를 출력하는 것으로, 이러한 전압 비교기의 제어를 위하여, 입력단에는 제 2 도와 같이 겹치지 않는(상호 반전관계에 있는) 클럭신호(CLK1, CLK2)가 인가된다.

이러한 회로에 하이의 클럭(CLK1)이 인가되면, 스위치(SW3)가 단락되어 반전기(INV1)의 입력전압은 씨모스 인버터의 논리문턱전압(V_L)이 되고, 스위치(SW1)의 단락에 따라 아날로그 입력신호(V_IN)가 콘덴서(C)의 일측에 나타난다.

따라서, 상기 콘덴서(C)에는 (V_IN-V_L)의 전압이 나타나게 된다.

이후, 클럭신호(CLK1)가 "로우", 클럭신호(CLK2)가 "하이"가 되면 스위치(SW2)가 단락되므로 콘덴서(C)의 일측에는 기준전압(V_REF)이 나타나게 되는데, 콘덴서(C)에 저장된 전하는 보존되므로 반전기(INV1)의 입력전압(V_L)은 V_REF-(V_IN-V_L)=V_L+(V_REF-V_IN)과 같이 변화한다.

이때, V_REF-V_IN〉0인 경우에는 써모스 인버터(INV1)의 입력단에 문턱전압(V_L)보다 큰 전압이 걸리므로 반전기(INV1)의 출력이 "0"이 되고, V_REF-V_IN〈0인 경우에는 반대로 "1"이 된다.

이와 같은 원리로 쵸퍼형 전압 비교기의 동작이 이루어진다.

그러나, 이와같은 쵸퍼형 전압 비교기는 씨모스 인버터(INV1)의 논리 문턱 전압부근에서의 전압이득이 크지 않아서 두 신호(V_IN, V_REF)의 차이가 미세할 경우 씨모스 인버터(INV1)의 작은 전압이득으로 인하여 출력단에 완전한 "0"또는 "1" 신호가 나타나지 않는다.

따라서, 실제 응용에서는 제 3a, b 도와 같이 이러한 쵸퍼형 전압 비교기를 여러단 연결하거나 비교기의 출구단에 증폭용 인버터를 추가하는 방법을 사용한다.

그러나, 이러한 쵸퍼형 전압 비교기가 이상적으로는 오프셋 전압이 없이 동작하지만, 실제로는 스위치(SW1~SW3)의 단락/개방과 결부된 클럭 피드 스루(clock feed frhough)잡음이 존재함으로 말미암아 오프셋이 존재한다.

이 클럭 피드 스루 잡음은 입력신호와 크게 관련이 없는 공통모드 잡음으로써 제 3 도(A, B)등의 구성을 사용하여도 이를 없애거나 줄이 수 없게 된다.

이에 따라, 본 고안의 목적은 상기와 같은 종래의 쵸퍼형 전압 비교기에 따르는 문제점을 해결하기 위하여, 본 고안은 두 개의 쵸펴형 전압 비교기를 병렬로 연결하여 두 개의 독립된 전압 비교기에 각각 입력신호 및 기준신호의 순서를 서로 반대로 인가함으로써 동일한 클럭 피이드 스루잡음이 두 전압 비교기에 가해질 경우, 한 쪽에서 이 잡음이 입력신호의 차이를 약화시킨다고 하여도, 다른 쪽에서는 이 잡음이 입력신호의 차이를 증가시킴으로써 클럭 피이드 스루 잡음을 줄일 수 있게 하는 쵸퍼형 전압 비교기를 제공하는데 있다.

제 4 도는 본 고안의 쵸퍼형 전압 비교기의 회로도로서 이에 도시한 바와같이, 스위치(SW1, SW4, SW5)와 콘덴서(C1) 및 반전기(INV1)로 독립된 쵸퍼형 전압 비교기를 구성하고, 스위치(SW2, SW3, SW6)와 콘덴서(C2) 및 반전기(INV2)에 의해 독립된 쵸퍼형 전압 비교기를 구성한다.

이 전압 비교기를 제거하기 위한 클럭신호로서 제 5 도와 같이 서로 반전관계에 있는 클럭(CLK1, CLK2)외에 래치를 제어하기 위한 클럭(CLK3)을 사용한다.

이와 같이 구성된 본 고안의 쵸퍼형 전압 비교기에 대하여 그 작용과 효과를 상세히 설명하면 다음과 같다.

먼저, 클럭(CLK1)이 하이이고 클럭(CLK2, CLK3)이 로우인 경우, 스위치(SW1, SW4, SW5)와 콘덴서(C1) 및 반전기(INV1)로 구성된 전압 비교기에는 V_IN이 인가되고, 스위치(SW2, SW3, SW6)와 콘덴서(C2) 및 반전기(INV2)로 구성된 전압 비교기에서는 V_REF가 인가된다.

이후 클럭이 반전되어 CLK1이 로우, 클럭(CLK2)가 하이가 되면, 출력(V_OUT)에는 약한 하이신호가 (V_IN〉V_REF인 경우), 그 반전출력(/V_OUT)에는 약한 로우의 신호가 나타난다.

이때, 클럭(CLK3)이 하이가 되면, 두 반전기(INV1, INV2)는 래치를 구성하므로 정(+)의 피이드백에 의해 출력단(V_OUT/_OUT)에는 일정한 "1", "0"의 신호가 나타나게 된다.

V_IN〈V_REF의 경우에는, 이와는 반대로 동작하여 출력단(V_OUT/V_OUT)에는 각기 "0", "1"의 신호가 나타난다.

위의 구성에서 클럭 피이드 스루 잡음이 감소되는 이유는 이 회로의 구성이 두 개의 독립된 전압 비교기에 각각 V_IN과 V_REF의 순서를 서로 반대로 인가함으로써 출력신호(V_OUT,/V_OUT)가 서로 반대의 값을 갖도록 구성되므로 동일한 클럭 피이드 스루잡음이 두 전압 비교기에 가해질 경우, 한 쪽에서 이 잡음이 입력신호의 차이를 약화시킨다고 하여도, 다른 쪽에서는 이 잡음이 입력신호의 차이를 더 키우는 효과를 나타내므로 이후 래치를 거치면서 클럭 피이드 스루 잡음을 줄일 수 있게 된다.

또한 전압 비교기에서 사용되는 인버터(INV1, INV2)를 래치로도 사용하였으므로 정(+)의 피이드백에 의해 약한 출력신호를 증폭하여 추가의 증폭단이 없이도 디지털 출력을 얻을 수 있게 된다.

이상에서와 같이 본 고안은 두 개의 초퍼(chopper)형 전압 비교기를 병렬로 연결하여 차동형으로 구성함으로써 공통모드의 잡음을 감소시키는 효과를 준다.

Claims (1)

1. 스위치(SW1)와 콘덴서(C1) 및 병렬로 연결된 스위치(SW5) 및 반전기(INV1)에서 상기 스위치(SW1)와 콘덴서(C1)의 공통 접점에 클럭(CLK2)에 의해 기준신호(V_REF)를 인가하는 스위치(SW4)가 연결되고, 스위치(SW2)와 콘덴서(C2) 및 병렬로 연결된 스위치(SW6) 및 반전기(INV2)에서 상기 스위치(SW2)와, 스위치(SW2)와 콘덴서(C2)의 공통 접점에 클럭(CLK2),에 의해 입력신호(V_IN)를 인가하는 스위치(SW3)가 연결되고, 래치신호(CLK3)에 의해 구동되는 스위치(SW7)가 상기 반전기(INV1)의 입력측과 반전출력측(/V_OUT)을 연결하며, 래치신호(CLK3)에 의해 구동되는 스위치(SW8)가 상기 반전기(INV2)의 입력측과 출력측(V_OUT)을 연결하도록 구성된 것을 특징으로 쵸퍼형 전압 비교기.