KR950005955B1 - 기록매체로부터의 동기신호 판독방법 및 그 장치 - Google Patents

Abstract

내용 없음.

Description

기록매체로부터의 동기신호 판독방법 및 그 장치

제1도는 광디스크에 있는 각 섹터의 포맷을 보여주는 약시도.

제2도는 본 발명을 구체화하는 동기신호 판독장치의 회로 블록도.

제3도는 제1, 제2 및 제3제어회로의 한 구조의 도시도.

제4도는 제2제어회로의 다른 구조의 도시도.

제5도는 제1 및 제3제어회로의 복합회로의 구조의 도시도.

제6도는 진리표.

제7도는 동기패턴 데이타가 성공적으로 검출되는 경우를 설명하는데 있어 참고가 될(인용될), 본 발명에 사용되는 여러 신호의 타이밍도.

제8도는 동기패턴 데이타의 검출이 실패하는 경우를 설명하는데 참고가 될, 본 발명에 사용될 여러 신호의 타이밍도.

본 발명은 대체로 기록매체로부터의 동기신호를 판독하는 방법 및 장치에 관한 것인데, 보다 상세하게는 광디스크, 판독전용 광디스크 또는 일회기입형(WIO) 광디스크, 자기 광디스크와 같은 기록매체 기억된 각 섹터의 데이타 부분에 제공되어 있는 동기신호를 판독하기 위한 방법 및 장치에 관한 것이다.

최근 데이타 기록매체로서 제동되는 광디스크상에 기록된 데이타를 판독하기 위해 여러 판독방법 및 판독장치가 제안되어 왔다.

이들 판독방법에 의하면, 섹터의 어드레스가 기억되어 있는 기억영역(ID)부분으로부터 어드레스를 판독함으로써, 그 섹터가 읽을 데이타를 포함하고 있는 섹터(타겟트 섹터)인지 아닌지가 결정된다. 그것이 타겟트 섹터이면 ID 부분 다음의 데이타 기억영역(데이타 부분)에 기록된 데이타가 다음으로 판독된다. 데이타는, 데이타부에 기록된 동기신호 및 재동기 신호에 기하여 데이타 부분으로부터 판독된다.

보다 상세히 설명하면, 광디스크상의 각 섹터의 포맷은 제1도에 도시된 것처럼 ID부분(10) 및 데이타 부분(11)으로 구성되어 있다. 데이타 부분(11)은 그 헤드부분에 있는 동기 데이타부(SYNC), 15바이트로 또는 20바이트로 구성된 다수의 분할된 데이타부(11b) 및 분할 데이타부들(11b) 사이에 형성된 재동기 데이타부(RESYNC)(11c)를 포함한다. 데이타부(11)에 기록된 데이타는 각각의 분할된 데이타부(11b)에 분포된 방식으로 기록되어 있다. 동기신호가 되는 동기패턴 데이타는 동기패턴 데이타부(11a)에 기록되어 있고 재동기 신호가 되는 재동기 패턴 데이타는 재동기 데이타부(11c)에 기록되어 있다. 그래서, 섹터의 데이타를 읽으면, 개시 분할 데이타부(11b)에 있는 데이타가 동기 데이타부(11a)에 있는 데이타(동기신호)에 기하여 판독되고 후속 분할 데이타부(11b)에 있는 데이타 재동기 데이타부(11c)에 있는 데이타(재동기 신호)에 기하여 판독된다. 즉, 각각의 분할 데이타부(11b)에 있는 데이타들은 동기신호 및 재동기신호의 검출 타이밍에서 판독된다.

따라서, 데이타부(11)에 있는 데이타는 동기신호와 재동기 신호를 검출하지 않고는 판독될 수 없다.

그러나 통상적으로 동기신호와 재동기 신호의 검출 지속기간은 미리 결정되기 때문에 동기신호나 재동기신호는 그 검출기간내에 검출되어야 한다. 또한 후속 재동기 신호의 제한된 검출시간의 검출개시 및 종료 타이밍은 동기신호의 검출에 의해 정해진다. 그래서 동기신호가 검출될 수 없으면 후속 재동기 신호는 검출될 수 없다. 그러면 데이타가 광디스크로부터 전혀 판독될 수 없다는 불리한 점이 실제로 있게 된다.

광디스크의 기록밀도는, 자기디스크 또는 자기테이프에 비하여 한 디지트(digit) 이상 더 큰 1비트/μ㎡이므로, 극미 결함에 의해 영향받고 여러 비트의 오차가 생기기 쉽다. 비트 오차율은 약 10^-5(10⁵비트당 한 판독오차)로 자기디스크와 같은 기록매체에 비하여 4 내지 5디지트 더 크다. 따라서, 특히 다른 기록매체에 비해 판독오차가 더 빈번히 일어나는 광디스크에서 동기신호의 그런 판독오차의 빈번한 발생은 심각한 문제가 된다.

상기와 같은 다른 기록매체에 비하여 광디스크에서는 버어스트 오차가 발생하기 쉽기 때문에, 광디스크에서의 데이타 기록은, (사용자 데이타와 제어 워어드로 구성된)데이타가 비트가 워어드(단어)단위들로 분할되고 그런뒤 그들의 순서를 바꿈으로서 기록되도록, 행해진다. 이것이 인터리이브로 지칭되며 이 방법을 채택함으로써 버어스트 에러는 랜덤 에러 또는 짧은 워어드 에러로 바뀌어지고 따라서 교정용량은 증가된다. 인터리이브 방법에 의한 데이타 기록의 경우에는 먼저 각 인터리이브의 데이타 열로 부터 CRC(순환용장검사) 또는 CRCC(순환용장검사코오드)로 지칭되는 에러 검사코오드가 각 섹터에 형성되고, 그런뒤 리이드 솔로몬 프로덕트 코오드(Read Solomon Product Code) 또는 리이드 솔로몬 롱디스턴스 코오드(Read Solomon Long Distance Code)로 구성된 에러검사 코오드(ECC)가 각 인터리이브에 상기 데이타 및 상기 CRC에 기하여 발생된다. 상기 CRC에 부가하여 ECC를 가미한 인터리이브에 의한 기록에 의하여 데이타의 기록용량의 증대되고 그리하여 비트에러율은 10^-12까지 감소된다.

각 인터리이브에서 CRC 및 ECC를 형성함으로써 또한 인터리이브별로 데이타와 함께 CRC 및 ECC를 광디스크상에 기록함으로써, 1섹터가 1024바이트로 구성되어 있을 때는 데이타의 한 섹터에 80바이트 에러가 발생한다 하더라도 올바른 데이타를 재기억시킬 수 있다. 또한 1섹터가 512바이트로 구성되어 있을 경우에는 40바이트 에러가 한 데이타 섹터에 발생하더라도 올바른 데이타를 재기억시킬 수 있다. 따라서 광디스크의 데이타의 신뢰성을 증진시키기 위해서는 동기신호의 검출이 실패하더라도 후속 재동기 신호를 검출하는 것이 중요하다.

본 발명의 목적은, 동기신호의 검출이 실패하더라도, 후속 재동기 신호가 적극적으로 검출될 수 있고, 그리하여 처음의 재동기 신호에 해당하는 데이타가 처음의 분할 데이타부가 탈락하는 것과는 상관없이 신뢰성있게 판독될 수 있는, 기록매체로부터의 동기신호 판독방법 및 장치를 제공하는 것이다.

본 발명의 다른 목적은 데이타 판독 에러율이 감소될 수 있는, 기록매체로부터 동기신호를 판독하기 위한 방법 및 장치를 제공하는 것이다.

본 발명의 첫째 양태로서, 기록매체로부터 동기신호를 판독하는 방법이 제공되는 것으로, 곧 각 섹터가 어드레스부와 데이타부로 구성되어 있는 다수의 섹터가 제공되어 있으며, 데이타부는 그 헤드부에 동기패턴 데이타를 갖고 있고, 데이타부는 복수개의 분할 데이타부로 분할되어 있고, 재동기 패턴 데이타부는 분할 데이타부들 사이에 형성되어 있는 기록매체로부터 동기 데이타가 검출될 때, 다음에 검출될 재동기 패턴 데이타가 소정 검출기간내에 검출되는 방법이 제공된다. 이 방법은 동기패턴 데이타의 검출이 실패할 때에는 재동기 패턴 데이타의 검출기간이 재동기 패턴 데이타의 검출을 위해 연장되는 데에 특징이 있다.

각 섹터가 어드레스부와 데이타부로 구성되어 있는 다수의 섹터가 제공되어 있으며 데이타부는 그 헤드부에 동기패턴 데이타를 갖고 있고 이 데이타부는 복수개의 분할 데이타부로 분할되어 있고 재동기 패턴 데이타부는 분할 데이타부들 사이에 형성되어 있는 기록매체로부터 동기 데이타가 검출될 때, 다음에 검출될 재동기 패턴 데이타가 소정 검출기간내에 검출되는, 기록매체로부터 동기신호를 판독하는 방법에 있어서, 기록매체로부터 동기신호를 판독하는 방법은 동기패턴 데이타의 검출이 실패했을 때 재동기 패턴 데이타의 검출기간이 재동기 패턴 데이타의 검출을 위해 연장되는 데에 특징이 있다.

본 발명에 의해 기록매체로부터 동기신호를 판독하는 장치에는 다음 수단들이 구비되어 있다.

동기패턴 검출수단은, 각 섹터가 어드레스부와 데이타부로 구성되어 있는 다수의 섹터가 제공되어 있으며 데이타부는 그 헤드부에 동기패턴 데이타를 갖고 있고 이 데이타부는 복수개의 분할데이타부로 분할되어 있고 재동기 패턴 데이타부는 분할 데이타부들 사이에 형성되어 있는 기록매체로부터 판독된 데이타부의 헤드부에 있는 동기패턴 데이타를 검출하는데에 적합하다.

재동기 패턴 검출수단은 기록매체로 부터 판독된 분할 데이타부들 사이에 형성되어 있는 재동기 패턴 데이타를 검출하는데 적합하다.

동기패턴 검출 및 판정수단은 동기패턴 데이타가 동기패턴 검출수단에 의해 성공적으로 검출될 수 있는지 없는지를 결정하는데 적합하다.

재동기 패턴 검출 및 판정수단은 재동기 패턴 데이타가 재동기 패턴 검출수단에 의해 성공적으로 검출될 수 있는지 없는지를 소정의 검출 및 판정기간내에 결정하기에 적합하다.

제어수단은 동기패턴 검출 및 판정수단이 동기패턴 검출수단에 의한 동기패턴 데이타의 검출이 실패했다고 판정했을 때 동기패턴 검출 및 판정수단의 판정결과에 기하여 재동기 패턴 검출 및 판정수단의 검출 및 판정기간을 연장시키기에 적합하다.

동기패턴 데이타의 검출이 실패했을 때 기록매체로부터 동기신호를 판독하기 위한 상기 방법에 있어서, 재동기 패턴 데이타의 검출기간이 연장되고 그리하여 재동기 패턴 데이타를 검출할 수 있다. 그래서 동기패턴 데이타의 검출이 실패한다 하더라도, 다음에 검출될 재동기 패턴 데이타의 검출 지속기간이 동기패턴 데이타의 검출이 성공적인 경우에 비하여 연장되기 때문에, 재동기 패턴 데이타가 검출될 확률이 증가된다.

더욱이, 기록매체로부터 동기신호를 판독하는 상기 장치에 의하면, 동기패턴 데이타가 동기패턴 검출수단에 의해 검출되지 않을 때는, 동기패턴 검출 및 판정수단이 동기패턴 검출수단이 동기패턴 데이타의 검출에 실패했음을 판정한다.

제어수단은 이 검출실패의 판정결과에 기하여 재동기 패턴 검출 및 판정수단의 검출 및 판정 지속 기간이 재동기 패턴 검출 및 판정수단이 재동기 패턴 데이타를 성공적으로 검출하는 경우보다 더 길도록 재동기 패턴 검출 및 판정후단을 제어한다.

그 결과로 동기패턴의 검출이 실패할때는, 재동기 패턴 검출수단의 재동기 패턴검출 기간의 지속이 자동적으로 연장되기 때문에 재동기 패턴 데이타가 검출될 수 있는 가능성이 더욱 증가될 수 있다.

이제 본 발명에 의한 광디스크용 동기신호 판독장치의 실시예를 제2도를 참조하여 다음에 설명한다.

제2도에 있어서, 시프트 레지스터(21), 동기패턴 메모리(22) 및 비교기(23)가 동기패턴 검출 및 동기패턴 검출 판정수단을 구성한다. 시프트 레지스터(21)는 기록 및 재생광헤드(도시되지 않음)에 의하여 광디스크로부터 각각의 시간에 기록되고 판독된 데이타를 시간마다 1비트씩 48비트의 시프트 데이타를 적용시키고, 도시되지는 않았지만 신호처리회로로부터 1번에 1비트씩 출력하여 거기에 전체 48비트의 데이타를 기억시킨다. 따라서, 시프트 레지스터(21)는 데이타의 가장 최근의 48비트를 기억한다. 동기(sync) 패턴 메모리(22)는 판독전용메모리(ROM)으로 형성되며 제1도에 도시된 동기데이타부(11a)에 기록되는 동기패턴 데이타로써 동일 동기패턴 데이타 즉, 48비트의 데이타를 구성하는 동기패턴 데이타를 기록한다. 비교기(디지탈 비교기)(23)는 동기신호 패턴메모리(22)에 기억되는 48비트의 동기패턴 데이타와 시프트 레지스터(21)에 기억되는 광디스크로부터 판독되는 최근의 48비트 데이타를 비교하며 이에 의하여 동기패턴 데이타가 광디스크로부터 순차적으로 판독되는 데이타에 포함되는지 여부를 검출한다. 상기 설명된 2개의 데이타를 비교 및 검출하기 위한 비교기(23)의 검출시간은 후에 언급될 인에이블 신호(EN1)에 기하여 제어된다. 만약 광디스크로부터 순차적으로 판독되는 데이타, 즉 시프트 레지스터(21)에 기억되는 가장 최근의 48비트의 데이타에 포함되는 동기패턴 데이타가, 검출시간동안 결정된다면, 비교기(23)는 제7도에 도시된 바와 같이 동기신호 검출신호(SG1)(논리[H]의 펄스)를 출력한다.

시프트 레지스터(24), 재동기(re-sync) 신호 패턴 메모리(25)와 비교기(디지탈 비교기)(26)는 재동기 패턴 검출수단과 비동기 패턴 검출판별수단을 구성한다. 각 시간에 한번에 1비트씩 데이타를 시프트시키는 시프트 레지스터(24)는 상기에서 언급된 바와 같이 기록 및 재생헤드(광헤드)에 의하여 광디스크로부터 판독되고 기록되는 16비트의 데이타가 도시되지는 않았지만 신호처리 회로로부터 한번에 한비트씩 출력되며 전체적으로 16비트의 데이타의 전체 16비트를 기억한다. 따라서, 시프트 레지스터(24)는 광디스크로부터 판독되는 가장 최근의 16비트의 데이타를 기억한다. 재동기신호 패턴메모리(25)는 판독전용메모리(ROM)이고 제1도에 도시된 재동기 데이타부(11c)에 기록되는 재동기 패턴 데이타로써 동일 재동기 패턴 데이타 즉 16비트의 재동기 패턴 데이타를 기억한다. 비교기(26)는 시프트 레지스터(24)에 기억된 16비트의 데이타와 재동기신호 패턴 메모리(25)에 기억된 재동기 패턴 데이타를 비교하여 재동기 패턴 데이타가 광디스크로 순차적으로 판독된 데이타에 포함되는가 여부를 검출한다.

비교기(26)의 비동기 패턴 데이타를 검출하기 위한 검출시간은 후에 언급될 인에이블 신호(EN2)에 의하여 제어되며 재동기 패턴 데이타가 시프트 레지스터(24)에 포함되는 검출시간동안에 결정된다면 비교기(26)는 제7도에 도시되는 것처럼 재동기 신호검출신호(SG2)(논리[H]의 펄스)를 출력한다. 동기 및 재동기 패턴 데이타를 검출하고 비교기(23 및 26)의 검출시간을 제어하기 위한 제어수단을 설명하기로 한다. 기준클록카운터(27)는 외부클록 발생기로부터 발생되는 기준클록(RFCLK)과 동기하여 계수를 시행하는 업-카운터이며 도시되지는 않았지만 리세트되어 있고 각 섹터의 ID부의 헤드에 기록된 검출데이타(VFO)가 검출신호(IDTOP)를 출력하기 위하여 매시간 검출수단(도시되지 않았음)의 계수동작을 재시작한다. 기준클록카운터(27)의 계수치는 제1제어회로(28)에 공급된다. 제1제어회로(28)는 기준클록카운터(27)의 계수치가 소정의 제1치(이후로는 동기패턴 검출시작 시간으로써 언급됨)에 도달할 때 세트 트리거신호(논리[H])를 출력하고, 반면에 제1제어회로(28)는 기준클록카운터(27)의 계수치가 동기패턴 검출시작 시간보다 더욱 큰 소정 제2치(이후에는 동기패턴 검출종료시간으로 언급됨)가 될 때 리세트 트리거 신호를 출력한다. 동기패턴 검출시작 시간과 동기패턴 검출종료시간은 이론적으로 또는 실험적으로 사전에 얻어지는 시간이며 동기패턴이 시프트 레지스터(21)에 기억되고 비교기(23)에 의하여 동기신호 패턴 메모리(22)에 기억된 동기신호패턴과 비교될 가장 높은 확률성의 시간이 이러한 시간내에서 정해진다.

제1플립-플롭회로(이후에는 제1FF회로로써 언급됨)는 비교기(23)에 인에이블 신호(EN1)를 출력하기 위하여 제1제어회로(28)로부터의 상기 언급된 세트 트리거 신호 출력에 응답한다. 또한 FF회로(29)가 인에이블 신호(EN1)를 지우도록 리세트 트리거 신호에 응답하여 따라서 인에이블 신호(EN1)를 출력하는 동안 또는 제어회로(28)가 세트 트리거 신호가 출력된 후에 리세트 트리거 신호를 출력하는 동안 비교기(23)가 동기패턴 데이타의 존재 또는 부존재를 검출하고 그 검출된 결과를 판별한다.

제1제어회로(28)로부터의 세트 트리거 신호가 제2플립플롭회로(이후에 제2FF회로로 언급됨)(30)에 공급되며 리세트 트리거신호는 AND회로(31)에 출력된다. 제2FF회로(30)의 리세트 입력단자(R)에 비교기(23)로부터의 동기신호 검출신호(SG1)(논리[H])가 공급되고 동기신호 검출신호(SG1)가 제어회로(28)로부터의 세트 트리거 신호 후에 거기에 공급되는 주기동안에 논리[H](고)레벨을 AND회로(31)에 제공한다. 따라서, 비교기(23)가 소정의 동기패턴 검출시작 신호부터 동기패턴 검출종료 신호까지의 주기동안에 동기패턴을 검출할 수 없을 때, AND회로(31)는 연속 제3플립플롭회로(이후 제3FF회로로써 언급됨)(32)에 세트 트리거 신호논리[H]를 출력한다. 재동기 타이밍 카운터(이후에는 타이밍 카운터로 언급됨)(33)에 비교기(23 및 26)로 부터의 동기신호 검출신호(SG1)와 재동기신호 검출신호(SG2)가 제공되며 이러한 신호에 응답하여 계수동작을 다시 시작하기 위하여 리세트된다. 타이밍 카운터(33)의 계수치는 제2제어회로(34)에 출력되고 그것의 래치신호는 외부장치(도시되지 않음)에 출력된다. 제2제어회로(34)는 타이밍 카운터(33)의 계수치가 소정의 제3치(이후에는 제1재동기 패턴 검출시작 시간으로 언급됨)에 도달할 때 이후에 설명되는 제4플립플롭의 세트 단자(S)에 세트 트리거 신호(논리[H])를 출력하고, 반면에 제2제어회로(34)는 타이밍 카운터(33)의 계수치가 재동기 패턴검출 시작시산보다 더욱 큰 소정의 제4치(이후에 제1재동기 패턴검출 종료시간으로 언급됨)에 도달할 때 제4플립플롭(35)의 리세트 단자(R)에 리세트 트리거 신호(논리[H])를 출력한다. 덧붙여, 재동기 패턴검출 시작시간과 재동기 패턴검출 종료시간은 이론적 또는 실험적으로 얻어진 값이며 재동기 패턴 데이타가 시프트 레지스터(24)에 기억되고 비교될 수 있는 가장 확률이 높은 시간은 동기패턴 데이타가 검출된 후 이러한 시간내에 세트된다. 제4플립플롭회로(이후에 제4FF회로로 언급됨)(35)는 AND회로(36)에 논리[H](고)레벨의 신호를 출력하기 위하여 제2제어회로(34)로부터의 세트 트리거 신호에 응답하고 AND회로(36)에 논리[L](저)레벨의 신호를 출력하기 위하여 리세트 트리거 신호에 응답한다. 더욱이, AND회로(36)에 제3FF회로(32)로부터의 신호가 NOT회로(37)를 통하여 제공된다. AND회로(36)는 제4FF회로(35)가 제3FF회로(32)의 신호가 논리[L]레벨상태를 유지할 때 논리[H]레벨의 신호를 출력하는 동안 앞서 언급된 비교기(26)로 OR회로(38)를 통하여 논리[H]레벨의 인에이블 신호(EN2)를 출력한다. 상기에서 언급된 것처럼, 비교기(23)가 동기패턴 데이타를 검출할 때, 동기신호 검출신호(SG1)는 출력되고 제2FF회로(30)는 리세트된다. 그래서, AND회로(31)의 출력은 "L"상태로 남아있고 제3FF회로(32)의 출력 신호는 논리[L]상태를 유지한다. 따라서, 동기패턴 데이타가 검출될 때, 비교기(26)는 재동기 패턴의 존재 유무를 검출하고 세트 트리거 신호가 제2제어회로(34)로부터의 출력된 후에 리세트 신호가 출력되는 기간동안 검출된 결과를 판별한다. 제3제어회로(39)는 기준클록카운터(27)로부터의 계수치를 가지고 제공되며 계수치가 소정의 제5값(이후 제2동기패턴 검출시작 시간으로 언급됨)에 도달할 때 세트 트리거 신호를 출력하고 반면에 제3제어회로(39)는 입력계수치가 소정의 제6값(이후 제2동기패턴 검출 종료시간)에 도달할 때 리세트 트리거 신호를 출력한다. 제2재동기 패턴 검출시작 시간은 비교기(23)가 동기패턴 데이타를 검출할 때 타이밍 카운터(33)에 의하여 계수되는 제1재동기 패턴 검출시작 신호에 앞서서 나타난다. 또한, 제2재동기 패턴 검출종료신호는 비교기(23)가 동기패턴 데이타를 검출할 때 타이밍 카운터(33)에 의하여 계수되는 제1재동기 패턴 검출종료신호 뒤에 있도록 사전에 설정된다. 따라서, 제2재동기 패턴 검출시작 시간과 제2재동기 패턴 검출종료 시간에 의하여 결정되는 검출시간(윈도우)은 제1재동기 패턴 검출시작 시간과 제1재동기 패턴 검출종료시간에 의하여 결정되는 검출시간(윈도우)보다 더 길게 된다. 제2재동기 패턴 검출시작 시간은 제1재동기 패턴 검출시작 시간보다 더 앞서며 제2재동기 패턴 검출 종료 시간은 제1재동기 패턴 검출종료 시간보다 더 나중이다. 제5플립플롭회로(이후에 제5FF회로로 언급됨)(40)는 AND회로(41)에 논리[H]레벨의 신호를 출력하기 위하여 제3제어회로(39)의 세트 트리거 신호에 응답하며 또한 AND회로(41)에 논리[H]레벨의 신호를 출력하기 위하여 제3제어회로(39)로부터의 리세트 트리거 신호에 응답한다. AND회로(41)는 제3FF회로(33)로부터의 신호가 제공되며 OR회로(38)를 통하여 비교기(26)에 논리[H]레벨의 인에이블 신호(EN2)를 출력하고 반면에 제5FF회로(40)는 제3FF회로(32)로부터의 신호가 논리[H]레벨상태를 유지할 때 논리[H]레벨의 신호를 출력한다. 상기에서 설명된 바와 같이, 비교기(23)는 동기패턴 데이타가 검출되지 않을 때 동기검출신호(SG1)(논리[H])를 출력하지 못한다. 그래서, 제2FF회로(30)는 리세트되지 않는다. 그러므로, 세트 트리서 신호(논리[H])가 AND회로(31)로부터 제3FF회로(32)에 출력되고 제3FF회로(32)로부터의 출력신호가 논리[H]가 된다. 환언하면, 동기패턴 데이타가 검출되지 않고 제3FF회로(32)의 신호가 논리[H]레벨 상태에 있을 때, 비교기(26)는 제3제어회로(39)가 리세트 트리거 신호후 세트 트리거 신호를 출력하는 동안에만 재동기 패턴의 존재 유무를 검출한다. 제3제어회로(39)로부터의 세트 트리거 신호는 제6플립플롭회로(이후에 제6FF회로로 언급됨)(42)의 리세트 입력단자(R)에 출력되고, 그것으로부터의 리세트 트리거 신호는 제3FF회로(32)와 AND회로(45)에 출력된다. 제6FF회로(42)의 세트입력단자에 비교기(26)로부터의 재동기 신호 검출신호(SG2)가 공급된다. FF회로(42)로부터의 출력은 NOT회로(인버터)(44)를 통하여 AND회로(45)에 입력된다. 제3제어회로로부터의 리세트 트리거 신호출력은 AND회로(45)의 다른 입력단자에 입력된다. 따라서 제3제어회로(39)에서 리세트 트리거 신호가 출력될 때가지 재동기 신호검출신호(SG2)가 비교기(26)에서 출력되지 않으면, 데이타 판독에러를 나타내는 신호 RDNG가 AND회로(45)에 출력된다.

제3FF회로(32)에서 출력신호[L]로 잔존하는 동안 AND회로(41)는 폐쇄되고 AND회로(37)는 개방된다. 그 경우 제3제어회로(39)에서 출력된 세트 트리거 신호와 리세트 트리거 신호는 OR회로(38)에 인가되지 않는다. 반면 제2제어회로(34)에서 출력된 세트 트리거 신호와 리세트 트리거 신호는 OR회로(38)를 통해 비교기(26)로 출력된다. 즉 제3제어회로(39)에 기초한 타이밍에서 현 섹터에서 다음 섹터까지 재동기 패턴 데이타의 검출은 금지되고, 비교기(26)에서의 재동기 패턴 데이타는 제2제어회로(34)에 의해 제어된 타이밍에서 비교기(26)에 의해 검출된다.

제1제어회로(38), 제2제어회로(34)와 제3제어회로(39)의 제1구성예가 제3도에 표시된다.

도면에서 세트 타이밍 레지스터(62)에는 동기패턴 개시시간(제1제어회로(28)의 경우), 제1재동기패턴검출개시시간(제2제어회로(34)의 경우) 또는 제2재동기 패턴검출 개시시간(제3제어회로(39)의 경우)이 기억된다. 리세트 타이밍 레지스터(62)에는 동기패턴 검출종료시간 (제1제어회로(28)의 경우), 제1재동기 패턴검출 종료시간(제2제어회로(38)의 경우) 또는 제2재동기 패턴검출 종료시간(제3제어회로(39)의 경우) 기억된다.

제1제어회로(28)의 경우에서, 비교기(63)는 세트 타이밍 레지스터(61)에 기억된 동기 패턴 검출 개시시간과 기준클록카운터(27)에 출력된 계수치를 비교하여, 그것들이 일치하면, 세트 트리거 신호가 제1FF회로(29)의 세트단자(S)에 출력된다. 유사하게, 제2제어회로(34)의 경우에서 제1재동기 패턴검출개시시간 및 타이밍 카운터(33)의 계수치와 제3제어회로(39)의 경우에서의 제2재동기 패턴검출 개시시간 및 기준클록카운터(29)의 계수치가 비교되어 그들이 일치될 때, 세트 트리거 신호가 제4FF회로(35)의 세트단자(S)와 제5FF회로(40)의 세트단자(S)에 각각 출력된다.

제1제어회로(28)의 경우에, 비교기(64)는 리세트 타이밍 레지스터에 기억된 동기패턴 검출종료 시간과 기준클록카운터(27)의 계수치를 비교하여 그들이 일치할 때 리세트 트리서 신호가 제1FF회로(29)의 리세트 단자(R)에 출력된다. 유사하게, 제2제어회로(34)의 경우에서의 제1재동기 패턴검출 종료시간 및 타이밍카운터(33)의 계수치와 제3제어회로(39)의 경우에서의 제2재동기 패턴검출 종료시간과 기준클록카운터(27)의 계수치가 각각 비교된다. 그들이 일치할 때 리세트 트리거 신호가 제4FF회로(35)의 리세트 단자(R)와 제5FF회로(40)의 리세트 단자(R)에 각각 출력된다.

제2제어회로(34)의 제2구성예가 제4도에 도시된다.

도면에서, 레지스터(101, 102)는 제1재동기 검출개시시간과 클록(CLK)의 다운 에지와 동기시킨 제1재동기 검출종료시간을 기억한다.

선택기(103)의 선택단자(S)는 각각 논리[L]에서 레지스터(101)에 기억된 데이타와, 논리[H]에서 레지스터(102)에 기억된 데이타를 출력한다.

비교기(104)는 선택기(103)에서 출력된 선택된 데이타와 재동기 타이밍 카운터(33)의 계수치를 비교하여 그들이 일치할 때 논리[H]인 검출신호(d₁)가 D-플립플롭(105)의 클록단자(CK)에 출력된다.

연속적으로 연결된 D-플립플롭(이하 D-FF로 표시됨)(105 및 106)은 클록단자(CK)에 공급된 트랙신호의 라이징 에지에서 카운트 업된 2진 카운트를 구성한다. D-FF(105)의 Q출력은 선택기(103)의 선택단자(S)에 공급된 선택신호이며 제2도에 개시된 제4FF회로(35)의 세트단자(S)에 공급된 세트 트리거 신호이다. D-FF(106)은 클록단자(CK)에 공급된 D-FF(105)의 Q출력의 라이징 에지에서 작동하며, Q출력은 제2에서 개시된 제4FF회로(35)의 리세트 단자(R)에 공급된 리세트 트리거 신호이다. D-FF(105, 106) 검출신호 IDTOP가 검출될 때마다 리세트되며 검출신호(IDTOP)는 각 섹터의 ID부(10)의 헤드를 검출하여 생성된다.

제2제어회로(34)의 작동을 설명한다. 제1재동기 검출개시 시간과 제1재동기 패턴검출 종료시간은 나타나지 않은 외부제어회로에 의해 각각 레지스터(101, 102)에 세트된다.

D-FF(105, 106)은 처음에 논리[L]로 세트된다. 그러므로 선택기(103)은 레지스터(101)에 기억된 제1재동기 패턴검출 개시시간은 비교기(104)에 출력한다.

비교기(104)는 타이밍 카운터(33)의 계수치와 제1재동기 패턴검출 개시시간을 비교하여 계수치가 제1재동기 패턴검출 개시시간에 도달할 때 논리[H]인 검출신호(d₁)가 D-FF(105)의 클록단자(CK)에 출력된다. 따라서 D-FF(105)의 Q출력은 논리[L]에서 논리[H]로 변환하여 제4FF회로(35)의 세트단자(S)에 출력되어지도록 세트 트리거 신호를 공급한다. 그 결과로 선택기(103)의 세트단자 S는 논리[L]에서 논리[H]로 변화된다. 그러므로 선택기(103)는 레지스터(102)에 기억된 제1재동기 패턴검출 종료시간을 비교기(104)에 출력한다. 따라서, 비교기(104)는 제1재동기 패턴검출 종료시간과 타이밍 카운터(33)의 계수치를 비교한다. 타이밍 카운터(33)의 계수치가 제1재동기 패턴검출 종료시간에 도달할 때 논리[H]인 검출신호(d₁)가 다시 출력된다. 그러므로 D-FF(105)의

출력은 논리[L]에서 논리[H]로 변화하여 그 결과로 세트 트리거 신호가 액티브한 상태에 있도록 한다. D-FF(105)의

출력은 논리[L]에서 논리[H]로 변화되어 D-FF(106)의 Q출력은 논리[L]에서 논리[H]로 변화되며 리세트 트리서 신호에서 제4FF회로(35)의 리세트 단자(R)에 공급된다.

더욱이, 제1제어회로(28)와 제3제어회로(39)의 결합으로 얻어진 회로를 제5도에 개시한다.

제5도에서 메모리(201)는 SRAM(스태틱 랜덤 액세스 메모리)이며 어드레스 "0" 내지 "3"에 기억된 동기패턴 검출개시시간, 동기패턴 검출종료시간과 제2비동기 패턴검출개시시간과 제2비동기 패턴 종료시간을 가진다. 메모리(201)는 칩선택단자

가 논리[L]에 있을 때 판독/기입을 수행할 수 있다.

의 출력 인에이블 단자가 논리[L]에 있을 때

는 논리[L]에 있으며, 기입 인에이블 단자

가 논리[L]에 있을 때 데이타가 기입된다. 기입 인에이블 단자

가 논리[H]에 있을 때, 데이타 판독이 수행된다. 데이타 판독의 어드레스는 판독 어드레스 신호입력단자(A₀, A₁)에 의해 지정된다.

비교기(202)는 메모리(201)로부터 판독된 데이타를 기준클록카운터(27)의 계수치와 비교하여 데이타가 계수치와 일치할 때 논리[H]인 검출신호(d₂)가 D-플립플롭(이하 D-FF로 표시됨)(203)의 클록단자(CK)에 출력된다.

연속적으로 연결된 D-FF(203, 204, 205)는 2진 카운터를 구성하며 D-FF(203, 204)의 Q출력은 각각 메모리(201)의 2비트의 판독 어드레스 신호 A₀와 A₁이다.

D-FF(203, 204, 205)의 Q출력은 각각 디코더(206)의 입력단자(I₀, I₁, I₂)에 인가된다. D-FF(203, 204, 205)는 검출신호(IDTOP)의 출력될 때마다 리세트된다. 이 신호는 각 섹터의 ID부(10)의 헤드가 출력될 때 생성된다.

진리표에 표시된 기능을 가진 디코더(206)는 제6도에 개시된다. 그것은 출력단자(Y₀, Y₁, Y₂, Y₃)가 제1FF회로(29)의 세트단자(S)로 세트 트리거 신호, 제1FF회로(29)의 리세트 단자(R)로 리세트 트리거 신호, 제5FF회로 (35)의 세트단자(S)로 세트 트리거 신호와 제5FF회로(35)의 리세트 단자(R)로 리세트 트리거 신호를 생성가능케 한다.

다음으로, 제5도에 개시된 상기 회로의 작동을 설명한다.

동기패턴 검출개시시간, 동기패턴 검출종료시간, 제2비동기 패턴 검출개시시간과 제2비동기 패턴 검출 종료시간이, 도시되지 않은 외부제어회로에 의해 메모리(201)의 어드레스("0" 내지 "3")에 쓰여진다.

광디스크의 판독은 레코드 재생헤드를 통해 시작되며, 섹터의 ID부(10)의 헤드에 기록된 데이타가 검출되며, 검출신호(IDTOP)가 출력될 때 기준클록카운터(27)가 세트되고 카운터 작동을 시작하며, D-FF(203, 204, 205)의 Q출력이 논리[L]로 리세트된다.

칩선택단자

, 논리[L]로 세트된 출력 인에이블 단자

와 기입 인에이블 단자

는, 도시되지 않은 제어회로에 의해 논리[L]로 세트되며 동기패턴 검출개시시간은 메모리(201)의 어드레스("0")로 부터 판독되며 비교기(202)에 출력된다.

기준클록카운터(27)의 계수치가 동기패턴 검출 개시시간과 같을 때, 검출신호(d₂)는 비교기(202)에서 출력되며 D-FF(203)의 Q출력은 논리[L]에서 논리[H]로 세트된다. 그러므로, 디코더(206)의 입력단자(I₀)는 논리[H]로 변하고 세트 트리거 신호는 이렇게 출력단자(Y₀)부터 제1플립플롭회로(29)의 세트단자(S)로 출력된다. 메모리(201)의 어드레스("1")로부터 판독되고 비교기(202)로 출력된다.

기준클록카운터(27)의 기준클록(RFCLK)과 동기하여 카운트 동작이 계속되고 기준클록카운터(27)의 계수치가 동기패턴 검출종료시간과 같게 될 때, 검출신호(d₂)는 비교기(202)로부터 다시 출력된다. 그러므로, D-플립플롭(203)의 Q출력은 논리[H]로부터 논리[L]로 변하고 D-플립플롭(203)의 Q출력은 논리[H]로 변한다. 그러므로, 디코더(206)의 입력단자(I₀, I₁및 I₂)는 [L], [H] 및 [L]로 각각되고 출력단자(Y₀)의 출력은 논리[L]가 된다. 또한, 이때 출력단자(Y₁)의 출력은 논리[H]로 되어 제1플립플롭회로(29)의 리세트단자로 리세트 트리거 신호를 출력한다. 메모리(201)의 어드레스 신호입력단자(A₀와 A₁)가 각각 논리[L]와 [H]로 됨에 따라, 이때 제2재동기 패턴검출 개시시간은 메모리(201)의 어드레스("2")로부터 판독되고 비교기(202)로부터 출력된다.

기준카운터(27)의 계수치가 제2재동기 패턴검출 개시시간과 같게 될때 제3검출신호(d₂)는 비교기(202)로부터 출력된다. 그러므로, D-플립플롭(203)의 Q출력은 다시 논리[H]가 되고 D-플립플롭(204)의 Q출력은 논리[H]에서 유지된다. 이렇게, 디코더(206)의 입력단자(I₀, I₁및 I₂)는 각각 [H], [H] 및 [L]가 되고 디코더(206)의 출력은 오직 출력단자(Y₂)가 논리[H]에 있도록 한다. 세트 트리거 신호는 이렇게 제5플립플롭회로(35)가 세트단자(S)로 출력된다. 메모리(201)의 양쪽 판독 어드레스 신호 입력단자(A₀와 A₁)가 논리[H]로 되듯이, 제2재동기 패턴검출 종료시간이 메모리(201)의 메모리 어드레스(3)로부터 판독되어 비교기(202)로 출력된다.

더욱이, 기준클록카운터(27)의 카운트 동작이 기준클록(RFCLK)와 동기하여 계속될 때, 기준클록카운터(27)의 계수치가 제2재동기 패턴검출 종료시간과 같이 되고 제4검출신호(d₂)가 비교기(202)로부터 출력된다. 그러므로, D-플립플롭(203, 204 및 205)의 Q출력은 각각 논리[L], [L] 및 [H]에 있고, 이 논리값들은 디코더(206)의 입력단자(I₀, I₁및 I₂)에 인가된다. 오직 디코더(206)의 출력단자(Y₀)는 논리[H]가 되고 리세트 트리거 신호는 제5플립플롭회로(35)의 리세트 단자(R)로 출력된다. 메모리(201)의 판독 어드레스 신호 입력단자(A₀및 A₁은 다시 초기에[L]로 세트된다.

이렇게 광학 디스크의 동기신호 판독장치 동작이 이제 설명된다.

초기에, 동기패턴 데이타가 정확히 검출되는 동작이 제7도를 참고로 기술될 것이다.

기준클록카운터(27)의 계수치가 패턴검출 개시과 같게될 때, 제1제어회로(28)는 세트 트리거 신호를 출력하고 제1플립플롭회로(29)는 제7도의 인에이블 신호(논리[H]인 EN1)를 비교기(23)로 출력한다. 그 다음에, 비교기(23)는 광디스크로부터 계속적으로 판독된 데이타에 동기패턴 데이타가 포함되는지 안되는지를 검출하기 위해 이 인에이블 신호(EN1)에 응답한다. 비교기(23)가 동기패턴 데이타를 검출하고 인에이블 신호(EN1)가 출력되는 동안에 동기신호 검출신호(SG1)가 출력할 때, 타이밍 카운터(33)는 리세트되고 카운트 동작을 다시 시작하는 반면에 제2플립플롭회로(30)는 리세트 상태로 세트된다. 기준클록카운터(27)의 계수치가 동기패턴 검출시간에 도달할 때, 리세트 트리거 신호는 제1제어회로(28)로부터 출력되고, 제1플립플롭회로(29)로부터의 인에이블 신호(EN1)는 없어지고 비교기(23)에 의해 검출된 결과의 판정과 동기패턴 데이타의 검출이 끝난다.

상기 기술되었듯이, 비교기(23)가 동기패턴 데이타를 검출하여 제2플립플롭회로(30)를 리세트하고 동기신호 검출신호(SG1)를 출력하기에, 세트 트리거 신호는 AND회로(31)로부터 제3플립플롭회로(32)로 출력되지 않는다. 이에따라, 제3플립플롭회로(32)의 출력은 반전되지 않고 그것의 신호는 논리[L]레벨에서 유지된다. 결과적으로, 제3플립플롭회로(32)에 의해 유지된 논리[L] 레벨신호가 AND회로(41)로 입력되기에, 비교기(26)는 제3제어회로(39)의 근거한 검출 타이밍에서 재동기 패턴 데이타의 검출이 금지된다(즉, 제2재동기 패턴검출 개시시간으로부터 제2재동기 패턴검출 종료시간까지).

타이밍 카운터(33)의 계수치가 제1재동기 패턴검출 개시시간에 도달할 때, 제2제어회로(34)는 AND회로(36)에 논리[H]레벨의 신호를 출력하는 제4플립플롭회로(35)에 세트 트리거 신호를 출력한다. 이렇게 인에이블 신호(EN2)가 OR회로(38)를 통해 AND회로(36)로부터 비교기(26)로 출력되고 재동기 패턴 데이타의 검출은 비교기(26)에 의해 시작된다. 비교기(26)는 재동기 패턴 데이타를 검출하고 재동기 신호 검출신호(SG2)를 출력할 때, 타이밍 카운터(33)는 리세트되고 상기한 바와 같이 카운트 동작을 다시 시작한다. 이 섹터에서 비교기(26)에 의한 데이타 부분(11)의 각 재동기 데이타 부분(11c)에 있어 데이타의 검출은 제2제어회로(34)에 의해 제어된 인에이블 신호(EN2)에 근거하여 지금부터 계속된다. 비교기(23)가 제1제어회로(28)에 근거한 검출시간내에 동기패턴 데이타를 검출하지 못하는 동작은 다음에 제8도를 참고로 기술될 것이다.

비교기(23)가 상기 검출시간내에 동기패턴 데이타를 검출하지 못할 때, 동기신호 검출신호(SG1)는 비교기(23)로부터 출력된다. 이렇게 제2플립플롭회로(30)의 출력은 반전되지 않고 제2플립플롭회로(30)는 그것의 세트상태로 유지되고 타이밍 카운터(33)는 리세트되지 않는다. 따라서, 리세트 트리거 신호는 제1제어회로(38)로부터 출력되고, 세트 트리거 신호는 AND회로(31)로부터 제3플립플롭회로(32)로 출력되고, 제3플립플롭회로(32)의 출력은 반전되고 제3플립플롭회로(32)는 출력신호가 논리[H]레벨로 되는 세트상태로 놓여진다. 이 상태에서, 논리[L]레벨의 신호가 NOT회로(37)를 통해 AND회로(36)로 입력되기에, 재동기패턴 데이타의 검출이 제2제어회로(34)에 의한 동기패턴 데이타 후에 판독된다. 반대로, 논리[H]레벨의 신호가 AND회로(41)에 입력되기에 재동기 패턴 데이타의 검출이 제3제어회로(39)에 의한 동기패턴 데이타 후에 판독된다.

그 다음에, 기준클록카운터(27)의 계수치가 제2동기 패턴검출 개시시간과 일치할 때, 제3제어회로(39)는 비교기(26)가 재동기 패턴 데이타의 검출을 시작할 수 있게끔 세트 트리거 신호를 출력한다. 이 검출은 제2제어회로(34)가 검출을 시작하는 검출개시 시간보다 이전에 시작된다.

더 상세히, 동기패턴 데이타의 검출이 안되기 때문에, 재동기 패턴 데이타를 읽는 기준 타이밍(동기신호 검출신호 SG1)이 결정되지 않고 재동기 패턴 데이타가 나타나는 타이밍이 동기패턴이 나타나는 타이밍과 실질적으로 같은 양으로 변동되고 이렇게 재동기 패턴의 검출은 더 이전 단계에서 시작된다. 더욱이, 제2재동기 패턴검출 개시 시간과 반대방식으로 재동기 패턴검출 종료시간은 제1재동기 패턴검출 종료시간과 비교하여 지연된다.

따라서, 동기패턴 데이타의 검출이 안되었을 때 조차도 재동기 패턴데이타 검출은 시작하기에 비교기(26)의 종료시간은 동기패턴 데이타 검출이 성공적인 경우와 비교하여 앞뒤로 더욱 확장된다. 후속되는 재동기 패턴 데이타를 읽는 타이밍이 기록재생 헤드로부터 판독되는 것이 검출될 수 없는 경우에도 동기패턴 데이타를 따르는 재동기 패턴 데이타는 일정하게 검출될 수 있다.

만약 비교기(26)가 제2재동기 패턴검출 개시시간과 제2재동기 패턴검출 종료시간에 의해 결정된 검출시간 동안에 재동기 패턴 데이타를 검출하고 판정한다면, 비교기(26)는 타이밍카운터(33)로 재동기 신호 검출신호(SG2)를 출력하고 역시 제6플립플롭회로(42)에 그것을 출력한다. 그 다음에, 타이밍 카운터(33)는 리세트되고 타이밍 카운터(33)는 이 섹터안에서 연속되는 패턴 데이타를 검출하는 카운트 동작을 시작한다. 리세트 트리거 신호가 제3제어회로(39)로부터 출력될 때, 제3플립플롭회로(32)의 출력은 반전된다(논리[H]레벨로부터 논리[L]레벨로).

따라서, 연속되는 재동기신호 패턴 데이타의 후속되는 검출은 제3제어회로(39)로부터 제2제어회로(34)에 근거하여 실행된다. 이 경우, 만약 재동기 검출신호(SG2)가 출력되지 않으면, 제6플립플롭회로(42)의 출력이 반전되지 않고 데이타 판독의 실패를 나타내는 신호(RDNG)가 제3제어회로(39)로부터 제5플립플롭회로로 출력된 리세트 트리거 신호와 동기하여 AND회로(45)로부터 출력된다.

종래기술에서, 동기패턴 데이타의 검출에 근거한 좁은 범위로 되도록 연속되는 재동기 패턴 데이타의 검출시간이 결정됨으로써, 제1동기패턴 데이타의 검출이 안되었을 때, 연속되는 재동기 패턴 데이타는 검출될 수 없고 섹터의 데이타가 판독될 수 없다. 그러나, 실시예에 따라, 재동기 패턴 데이타의 검출시간이 앞뒤로 확장되기에 제1동기 패턴 데이타의 검출이 안되었을지라도, 재동기 패턴 데이타는 적극적으로 검출될 수 있고 검출된 재동기 패턴 데이타를 따르는 데이타가 판독될 수 있다. 더욱이, 이탈된 동기패턴과 제1재동기 패턴사이의 한개 분할된 단위의 데이타는 에러수정회로에 의해 재생될 수 있고 이것은 그 결과 데이타 판독 에러율을 감소시킬 수 있다. 에러수정회로는 사이에 끼는 단위로 데이타, 제어워드 및 상기 CRC에 근거한 사이에 끼인 데이타와 ECC을 위한 CRC를 만들어서 기록을 위해 데이타에 CRC와 ECC를 가산한다.

상기에 자세히 설명되었듯이, 본 발명에 따라 동기신호의 검출이 안되었을 때 조차도, 연속되는 재동기 신호는 적극적으로 검출될 수 있어서, 데이타의 제1분할된 단위가 이탈되지만 제1재동기 신호를 따르는 데이타는 믿을 수 있게 판독될 수 있다. 이것은 데이타 판독 에러율을 감소시켜서 기록매체로부터 동기신호를 읽은 장치와 방법에 대한 커다란 장점을 얻는다. 첨부된 도면을 참고로 본 발명의 바람직한 실시예를 기술했는 바, 본 발명의 이 실시예에 국한되지 않고 또 첨부된 특허청구범위에 정의되었듯이 본 발명의 정신이나 범주를 벗어나지 않고 여러가지 변화와 수정의 통상의 기술을 가진자에 의해 이루어질 수 있다는 것이 이해될 것이다.

Claims (12)

1. 어드레스부 및 동기패턴 데이타를 그의 헤드부에 가지며 복수개의 분할된 데이타부와 복수개의 분할된 데이타부 사이에 재동기 패턴 데이타를 갖는 데이타부가 기록되어진 섹터를 가진 기록매체의 동기신호 판독방법에 있어서, 상기 동기패턴 데이타를 검출하는 단계; 동기화된 패턴 데이타의 검출이 성공되었는지를 결정하는 단계; 상기 검출이 성공되었으면 제1기간이 소정기간으로 설정되며, 상기 검출이 실패되었다면 상기 제1기간보다 더 긴 제2기간이 소정기간으로 설정되는 단계; 및 상기 소정기간내에 재동기 패턴 데이타를 검출하는 단계로 이루어진 것을 특징으로 하는 동기신호 판독방법.
2. 어드레스부 및 동기패턴 데이타를 그의 헤드부에 가지며 복수개의 분할된 데이타부와 복수개의 분할된 데이타부 사이에 재동기 패턴 데이타를 갖는 데이타부가 기록되어진 섹터를 갖는 기록매체를 위한 동기신호 판독장치에 있어서, 다수의 섹터가 트랙상에 형성된 상기 기록 매체로부터 판독된 상기 데이타부의 헤드부에 제공된 상기 동기 패턴 데이타를 제1검출하는 동기패턴 검출수단; 상기 기록매체로부터 판독된 분할된 데이타부 사이에 제공되는 재동기 패턴 데이타를 제2검출하는 재동기 패턴 검출수단; 상기 동기패턴 검출수단에 의한 제1검출이 성공되었는지를 판정하는 동기패턴 검출 판정수단; 상기 재동기 패턴 검출수단에 의한 제2검출이 성공되었는지를 소정기간내에 판정되는 재동기 패턴 검출판정수단; 및 상기 동기패턴 검출판정수단에 의해 판정에 의거하여 상기 재동기 패턴검출 판정수단에 의한 검출을 위해, 상기 동기패턴 검출수단에 의한 상기 제1검출이 성공되었을 때 제1실행기간이 되며, 상기 제1검출이 실패했을 때 제2실행기간이 되는 상기 소정기간을 제어하는 제어수단으로 구성되는 것을 특징으로 하는 동기신호 판독장치.
3. 제2항에 있어서, 상기 재동기 패턴검출수단 및 상기 재동기 패턴검출판정수단이, 상기 재동기 패턴데이타를 기억하는 재동기 패턴 데이타 기억수단; 상기 기록매체로부터 판독된 상기 재동기 패턴 데이타와 동일한 비트수를 갖는 가장 최근 데이타를 기억하는 제1판독 데이타 기억수단; 상기 제1판독 데이타 기억수단에 기억된 판독 데이타가 상기 재동기 패턴 데이타 기억수단에 기억된 상기 재동기 패턴 데이타와 동일한지를 비교하는 제1비교수단; 상기 제1비교수단이 상기 재동기 패턴 데이타와 상기 판독된 데이타의 비교를 실행하는 상기 제1실행기간을 설정하는 제1실행기간 설정수단; 및 상기 제1비교수단이 상기 제1실행기간 설정수단에 의해 설정된 제1실행기간보다 후진 및/또는 전기 방향에서 더 긴 기간에서 비교를 실행하는 상기 제2실행기간을 설정하는 제2실행기간 설정수단으로 구성되며, 상기 제어수단은 상기 동기패턴 검출판정 수단을 제어하여 상기 동기패턴 검출 판정수단이 상기 동기패턴 데이타를 검출할 때 상기 제1비교수단은 상기 제1실행기간 설정수단에 의해 설정된 제1실행기간동안 비교를 실행하며, 상기 동기패턴 검출 판정수단이 상기 동기 패턴 데이타를 검출할 수 없을 때에는 상기 제1비교수단이 상기 제2실행기간 설정수단에 의하여 설정된 실행기간동안 비교를 실행하는 것을 특징으로 하는 동기신호 판독장치.
4. 제3항에 있어서, 상기 제1실행기간 설정수단은; 현재의 계수치를 발생하며, 제1주파수 클록에 동기하여 계수동작을 실행하는 제1카운터; 소정의 제1계수치를 기억하는 제1계수치 기억수단; 소정의 제2계수치를 기억하는 제2계수치 기억수단; 상기 제1카운터의 현재의 계수치가 상기 제1계수치 기억수단에 기억된 소정의 제1계수치와 일치하는 가를 비교하며 이들 계수치가 일치할때 상기 제1비교수단이 비교동작을 시작하는 제2비교수단; 및 제1카운터의 상기 현재의 계수치가 제2계수치 기억수단에 기억된 제2계수치와 일치하는지를 비교하며 상기 제1비교수단이 비교동작을 중지하도록 하며, 제1카운터의 현재의 계수치가 제2계수치와 일치하도록 하는 제3비교수단으로 구성되는 것을 특징으로 하는 동기신호 판독장치.
5. 제3항에 있어서, 상기 제2실행기간 설정수단은 : 현재의 계수치를 발생하며, 제2주파수의 제2클록에 동기하여 계수동작을 실행하는 제2카운터; 소정의 제3계수치를 기억하는 제3계수치 기억수단; 소정의 제4계수치를 기억하는 제4계수치 기억수단; 제2카운터의 현재의 계수치가 제3계수치 기억수단에 기억된 소정의 제3계수치와 일치하는지를 비교하여 이들 계수치가 서로 일치할 때 상기 제1비교수단이 비교동작을 시작하게 하는 제4비교수단; 및 제2카운터의 현재의 계수치가 제4계수치 기억수단에 기억된 소정의 제4계수치와 일치하는지를 비교하며 이들 계수치가 일치할 때 상기 제1비교수단이 비교동작을 정지하도록 하는 제5비교수단으로 구성되는 것을 특징으로 하는 동기신호 판독장치.
6. 제4항에 있어서, 상기 제2실행기간 설정수단은 : 현재의 계수치를 발생하며 제2주파수의 제2클록에 동기하여 계수동작을 실행하는 제2카운터; 소정의 제3계수치를 기억하는 제3계수치 기억수단; 소정의 제4계수치를 기억하는 제4계수치 기억수단; 제2카운터의 현재의 계수치가 제3계수치 기억수단에 기억된 소정의 제3계수치와 일치하는지를 비교하며 이들 계수치가 서로 일치할 때 상기 제1비교수단이 비교동작을 시작하도록 하는 제4비교수단; 및 제2카운터의 현재의 계수치가 제4계수치 기억수단에 기억된 소정의 제4계수치와 일치하는지를 비교하며, 이들이 계수치가 서로 일치할 때 상기 제1비교수단이 비교동작을 정지하도록 하는 제5비교수단으로 구성되는 것을 특징으로 하는 동기신호 판독장치.
7. 제3항에 있어서, 상기 제2실행시간 설정수단은 : 제3주파수의 클록에 동기하여 계수동작을 실행하는 제3카운터; 제5계수치를 기억하는 제5계수치 기억수단; 제6계수치를 기억하는 제6계수치 기억수단; 상기 제5계수치 기억수단에 기억된 상기 제5계수치 또는 상기 제6계수치 기억수단에 기억된 상기 제6계수치를 상기 제어수단으로부터의 명령에 의거하여 선택하는 상기 제5계수치 기억수단 및 상기 제6계수치 기억수단에 접속된 선택수단; 및 상기 선택수단에 의해 선택된 상기 제5계수치와 상기 제3카운터의 계수치를 비교하며, 제3카운터의 계수치와 제5계수치가 일치할 때 상기 제1비교수단이 비교동작을 시작하도록 하며, 상기 선택수단은 제6계수치를 선택하도록 하고, 상기 선택수단으로부터 출력된 제6계수치와 상기 제3카운터의 계수치를 비교하여 상기 제3카운터의 상기 계수치와 제6계수치가 일치할 때 상기 제1비교수단이 비교동작을 정지하도록 하는 상기 선택수단 및 상기 제3카운터에 접속된 제6비교수단으로 구성되는 것을 특징으로 하는 동기신호 판독장치.
8. 제4항에 있어서, 상기 제2실행기간 설정수단은 : 제3주파수의 제3클록에 동기하여 계수동작을 실행하는 제3카운터; 제5계수치를 기억하는 제5계수치 기억수단; 제6계수치를 기억하는 제6계수치 기억수단; 상기 제5계수치 기억수단에 기억된 상기 제5계수치 혹은 상기 제6계수치 기억수단에 기억된 제6계수치를 상기 제어수단으로부터의 명령에 의거하여 선택하기 위해 상기 제5계수치 기억수단 및 상기 제6계수치 기억수단에 접속된 선택수단; 및 상기 선택수단에 의해 선택된 상기 제5계수치와 상기 제3카운터의 계수치를 비교하며, 제3카운터의 계수치와 제5계수치가 일치할 때 상기 제1비교수단이 비교동작을 시작하도록 하며, 상기 선택수단은 제6계수치를 선택하도록 하며, 상기 선택수단으로부터 출력된 제6계수치와 상기 제3카운터의 계수치를 비교하며 상기 제3카운터의 상기 계수치와 제6계수치가 일치할 때 상기 제1비교수단이 제3비교동작을 정지하도록 하는 상기 선택수단 및 상기 제3카운터에 접속된 제6비교수단으로 구성되는 것을 특징으로 하는 동기신호 판독장치.
9. 제6항에 있어서, 제3카운터의 상기 계수치가 제6계수치와 일치할 때 상기 제6비교수단은 상기 선택수단이 상기 제5계수치 기억수단에 기억된 제5계수치를 선택하게 하는 것을 특징으로 하는 동기신호 판독장치.
10. 제8항에 있어서, 제3카운터의 상기 계수치가 제6계수치와 일치할 때 상기 제6ㅂ교수단은 상기 선택수단이 상기 제5계수치 기억수단에 기억된 제5계수치를 선택하게 하는 것을 특징으로 하는 동기신호 판독장치.
11. 제2항에 있어서, 상기 동기패턴 검출수단과 상기 동기패턴 검출판정수단은, 상기 동기패턴 데이타를 기억하는 동기패턴 데이타 기억수단; 상기 판독 매체로부터 판독된 동기패턴 데이타와 동일한 비트수를 가지는 가장 최근 데이타를 기억하는 제2판독 데이타 기억수단; 상기 동기패턴 데이타 기억수단에 기억된 데이타와 상기 제2판독 데이타 기억 수단에 기억된 데이타를 비교하는 제7비교수단; 및 상기 제7비교수단이 비교를 수행하는 제3실행 시간 기간을 설정하는 제3유효시간 기간 설정수단으로 구성되는 것을 특징으로 하는 동기신호 판독장치.
12. 제11항에 있어서, 상기 제1실행시간 설정수단과 상기 제3실행시간 설정수단은, 제3실행시간주기의 시작을 나타내는 제7계수치, 제3실행시간의 완료를 나타내는 제8계수치, 제1실행시간의 시작을 나타내는 제9계수치 및 제1실행시간의 완료를 나타내는 제0계수치를 기억하는 기억수단; 제7계수치, 제8계수치, 제9계수치 및 제10계수치가 상기 기억수단에 기억되고 이러한 순서로 상기 기억수단으로부터 출력되도록 제어하는 판독제어수단; 제4주파수의 클록과 동기화하여 계수동작을 실행하는 제4카운터; 제4카운터의 계수치가 상기 기억수단으로부터 출력된 계수치와 일치하는지를 검출하는 검출수단; 및 상기 검출수단이 제4카운터의 계수치가 제7계수치와 일치하는 것을 검출할 때, 제7비교수단은 비교동작을 시작하며; 상기 검출수단이 제4카운터의 계수치가 제8계수치와 일치하는 것을 검출할 때, 상기 제7비교수단은 비교동작을 정지하고; 상기 검출수단이 제4카운터의 계수치가 제9계수치와 일치하는 것을 검출할 때, 상기 제1비교수단은 비교동작을 시작하며, 또한 상기 검출수단이 제4카운터의 계수치가 제10계수치와 일치하는 것을 검출할 때, 제1비교수단이 비교동작을 정지하도록 명령을 제공하는 수단으로 구성되는 것을 특징으로 하는 동기신호 판독장치.

Images