KR950005159B1 - 고속 스위칭 주파수 합성기 및 이것의 스위칭방법 - Google Patents

고속 스위칭 주파수 합성기 및 이것의 스위칭방법 Download PDF

Info

Publication number
KR950005159B1
KR950005159B1 KR1019910701219A KR910701219A KR950005159B1 KR 950005159 B1 KR950005159 B1 KR 950005159B1 KR 1019910701219 A KR1019910701219 A KR 1019910701219A KR 910701219 A KR910701219 A KR 910701219A KR 950005159 B1 KR950005159 B1 KR 950005159B1
Authority
KR
South Korea
Prior art keywords
frequency
output
synthesizer
slope
voltage level
Prior art date
Application number
KR1019910701219A
Other languages
English (en)
Other versions
KR920702073A (ko
Inventor
패트릭 로팅가우스 앨런
Original Assignee
모토로라 인코포레이티드
빈센트 죠셉 로너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드, 빈센트 죠셉 로너 filed Critical 모토로라 인코포레이티드
Publication of KR920702073A publication Critical patent/KR920702073A/ko
Application granted granted Critical
Publication of KR950005159B1 publication Critical patent/KR950005159B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037—Functional aspects of modulators
    • H03C2200/005—Modulation sensitivity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037—Functional aspects of modulators
    • H03C2200/0079—Measures to linearise modulation or reduce distortion of modulation characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037—Functional aspects of modulators
    • H03C2200/0079—Measures to linearise modulation or reduce distortion of modulation characteristics
    • H03C2200/0083—Predistortion of input modulating signal to obtain a linear modulation characteristic

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmitters (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
고속 스위칭 주파수 합성기 및 이것의 스위칭방법
[도면의 간단한 설명]
제1도는 본 발명에 따른 개선된 고속스위칭 주파수 합성기(100)의 제1 실시예를 보인 블럭선도.
제2도는 제1실시예의 주파수 프리스티어링 및 변이 제어회로(200)도.
제3도는 제1실시예의 흐름도(300)를 보인 도면.
[발명의 상세한 설명]
[기술분야]
본 발명은 주파수 합성기, 보다 특별하게는 고속스위치 주파수 합성기에 관한 것이다.
[발명의 배경]
FM라디오에서, 디크리먼트(혹은 스텝 다운)변화시 전송 주파수 및 수신 국부 발신기(＂OL＂)주파수를 발생시키기 위해 단일의 주파수 합성기를 이용하는 것을 흔한 일이다.
이와 같은 형태의 시간적으로 서로다른 포인트로 수신 및 송신을 행하는 응용에서 전형적으로 활용된다. 이러한 응용에서 중요시되는 문제는 합성기가 전송 주파수와 국부 발진기(LO) 주파수 사이에서 스위칭을 가능한한 신속히 행하는 것이다. 합성기가 상기 두 주파수사이에서 스위칭을 행하는 시간은 라디오가 이 시간동안 송신 및 수신을행할 수 없기 때문에 낭비된다.
이 스위칭 시간을 감소시키기 위한 과거의 몇가지 시도들 중에서 예컨대 파라메터 최적화 및 조정필터링등이 있다. 이와 같은 시도에는 한꼐점이 있다, 파라메터 최저화에 있어서의 문제점으로써, 이 경우에는 폐쇄 루프 밴트폭을 수정해야할 필요가 있다. 또한 조정 필터링에 있어서의 문제점으로써 루프응답을 최적화 시켜야만 한다.
결과적으로, 개선된 고속 스위칭 주파수 합성기가 필요로 된다.
[발명의 개요]
그러므로, 본 발명의 목적은 개선된 고속 스위칭 주파수 합성기를 제공하는 것이다. 본 발명에 따르면, 본 합성기는 주파수가 신속히 변화되도록 하기 위해 전압 조정 발진기(＂VOC＂)에서 프리스티어링(presttering) 저압 주입을 활용하고 있다. 또한, VOC의 이득이 유닉 사이에서 변화하거나 혹은 온도에 따라 드리프트할때 정확한 프리스티어링 전압을 유지하기 위해 프리스티어링 네트워크에 피드백이 가해진다. 본 발명에 따르면, 개서된 고속 스위칭 주파수 합성기는 또한 프리스티어링 전압값을 이용하여 전송기의 변이를 제어암으로써 수동조정의 필요성이 배제한다.
제1도는 본 발명에 따른 개선된 고속 스위칭 주파수 합성기(100)의 제1실시예를 보인 블럭선도이다. 도시된 바와 같이, 합성기에는 주파수 프라이티어링 및 변이 제어회로(200)가 배치되어 있다. 합성기는 두개의 입력신호, 즉 기준 주파수 신호 101(frtf) 및 디지탈 베이스밴드 변조기 신호(123)를 갖는다.
도시된 바와 같이, 주파수 기준 신호(101)는 위상/주파수 검출기(103)에 입력되는데, 여기서 상호 신호는 분할된 VCO출력 주파수(135)와 비교된다. 위상 검출기(103)의 출력에러신호(105)는 적분기(107)에 인가된다. 적분기(107)는 (Sta)/KS의 S-플레인에서 응답을 갖는 전형적인 적분기 유닛이다.
적분기 출력(109)은 저역통과필터(111)에 인가된다. 이 필터는 예컨대 크기에 있어 폐쇄 루프 전달함수의 주파수 보다 1정도 크고 주파수에 있어 fref(101) 보다 1옥타브 작은 밴드폭을 갖는 전형적인 3-폴 디자인으로 되어 있다.
디지탈 베이스 밴드 변조기 신호(123)는 아날로그 베이스 밴드 변조기 신호(127)를 제공하도록 D/A변환기(125)에 인가한다. 그리해서, 이 신호는 가변 이득 디바이스(129)에 의해 레벨 조정되어 FM변이를 세트한다. 디바이스(129)의 이득의 ㅔ벨제어 라인(141)으로 조정된다.
다시 저역통과필터(111)와 관계하여, 필터의 출력(113)은 합성 증폭기(1150에 의해 아날로그 베이스 밴드 변조신호(131) 및 (137)과 합산된다. 이어서, 합성 증폭기의 출력(117)은 전압 조정발진시 VCD(119)의 제어라인에 입력된다.
VCO(119)의 출력은 전송기 RF주파수 출력 신호(121)이다. 이 신호는 분할기(133)의 젯수(N)에 의해 fref(101)의 주파수와 같은 주파수(135)로 분할된다. N은 리드91439로 제어되어, 전송주파수에 대응하는 Nt의 수신 국부 발진기(OL) 부파수에 대응하는 Nr 사이에서 교대한다.
주파수 프리스티어링 및 변이 제어회로(200)는 리드91430를 통해 N값을 변화시킴으로써, 전송 주파수와 수신국부발진기(OL)주파수 사이에서 합성기(100)를 스위칭한다. 회로(200)는 또한 리드(137)를 통해 최적 진폭의 전압 스텝신호를 동시에 VCO(119)에 인가하므로써, 상태 사이사이에서 합성기의 빠른 추이를 고무시킨다.
합성기기 전송상태로 진행할때, 주파수 프리스티어링 및 변이 제어회로(200)는 신호 (143)를 Nr에서 Nt로 변화시킴과 아울러 동시에 리드(137)에 포지티브(+)진행 전압 스텝 신호를 주입하여, VCO입력(117)에서 전압의 대응변화가 일어나도록 한다. 이 스텝 신호의 진폭을 최적값이 되는 것으로 결정되어, VCO주파수 수신 국부 발진기(LO)주파수에서 전송주파수로 변화하게 된다. 결과적으로, 리드(135)에서의 주파수 변화는 최소화되고, 에러전압(105)은 일정한 상태로 유지된다.
합성기가 수신상태로 진행하면, 주파수 프리스티어링 및 변이 제어호로(200)는 신호(143)를 Nt에서 Nr를 변화시키고, 동시에 리드(137)에서의 진압을 상기 포지티브(+)값에서 제로값으로 변화시킨다. 리드(137)에서의 네가티브(-)진행 전압 스텝은 117에서 네가티브(-)진행 스텝을 야기한다. 상기한 바와 같이, 이 전압은 사실상 VCO주파수를 전송주파수에서 수신국부 발진기(LO) 주파수로 변화시키는데 필요로되는 전압이 된다.
이와 같은 프리스티어링 전압 배열에 있어서의 한 문제는 주파수 전이를 야기하는 VCO유닛 입력(117)에 서의 스텝 저압 변화의 최적값이 온도 변화 미치 유닛 변이에 따라 변한다는 것이다. 이것은 주로 VCO의 전압 대 주파수 특성에서의 변이로 인하여 일어난다.
이 문제를 해결하기 위해서, 위상 검출기 출력신호(105)는 주파수 프리스티어링 및 변이 제어회로(200)로의 입력으로서 이용되어, 리드(117)에서의 전압 스텝의 크기를 가능한한 최적값에 밀접하게 유지시키기 위한 피드백을 제공하는데, 이에 대해서는 하기에 설명하기로 한다.
이상적으로, 위상 검출기(103)의 출력신호(105)는 모든 시간에 걸쳐 제로의 기울기로 일정해야만 한다. 본 발명에 따르면, 회로(200)는 신호(105)의 기울기를 토대로 전압 기울기(137)의 크기를 증가시키거나 혹은 감소시킨다. 이 과정은 합성기가 송신상태에서 수신상태로 스위칭할때마다 매번 반복된다. 이와 같은 조정은 신호(105)의 기울기가 사실상 제로가 되고 그리고 스텝전압(137)의 최적값에 도달할때까지 계속된다.
더욱이, 본 발명자는 신호(137)에서 전압 스텝이 또한 VCO의 주파수 대 전압곡선에서의 기울기 변이에 관한 상대적인 표시를 부여하고 있음을 발견했다. FM전송기의 변이 또한 이 VCO의 곡선이 기울기에 따라 변하기 때문에 이 표시는 상기 곡선에 대응하는 상대적인 FN변이를 조정하는데 이용될 수 있다. 본 발명에 따르면, 주파수 프리스티어링 및 변이 제어회로(200)는 레벨 제어신호(141)를 이용하여 베이스밴드 변조기 경로에서 가변 이득 디바이스(129)를 제어한다. 따라서, 회로(200)가 VCO의 이득이 증가(아니면 감소)되었다고 결정하며, 상기 회로는 신호(1410를 통해 디바이스(129)의 이득을 증가(아니면 감소)시켜 FM병이를 일정하게 유지시킨다.
제2도에는 주파수 프리스티어링 및 제어회로(200)가 도시되어 있다. 도시된 바와 같이, 신호(1050는 저역통과필터(145)에 인가된다. 필터(145)는 밴드폭이 합성기 루프의 폐쇄 루프설 주파수 보다 적어도 2배가 되어야만 한다. 이 필터의 출력(147)은 기울기 검출기(149)에 인가된다. 기울기 검출기(149)는 예컨대 시간에 따라 두개의 포인트를 샘플링하여 이들을 비교하는 A/D변환기로 실시된다. 택일적으로, 검출기(149)는 제1입력으로서 신호(147)를 갖고 그리고 제1입력으로서 신호(147)의 밴드제한신호를 갖는 비교기로도 실시될 수 있다. 도시된 바와 같이, 기울기 검출기(149)의 출력(151)은 논리회로(153)에 결합된다. 논리회로(153)은 신호(151)를 통해 기울기 특정 정보를 수신한다.
논리회로(153)는 4개의 출력, 즉 젯수 출력신호(143), 선택기 제어경로(161), 래치제어경로(179) 및 업/다운 카운터 제어경로(175)를 갖는다.
업/다운 카운터 출력(177)은 제어경로(179)의 제어하에서 래치(173)에 주기적으로 전송된다. 래치 출력버스(139)는 레벨 제어신호(141) 및 스텝 전압신호(137)를 발생시키는데 이용된다. 업/다운 카운터(171)에서의 출력비트수는 적어도 래치출력 버스(139)상에서의 비트수와 같아야만 한다. 택일적으로, 업/다운 카운터(171)은 만일 카운터(171)의 추가 비트가 버스(139)의 최하위 비트 보다 적은 경우 버스(139) 보다 많은 비트를 가져야만 한다. 이와 같은 구성은 카운터(171)에서 시정수를 효과적으로 생성시켜, 카운터(171)가 버스(139)의 최하위 비트를 토글시키는데 있어 1 보다 큰 인크리먼트(혹은 디크리먼트)을 취할 수 있도록 한다. 인크리먼트와 디크리먼트 과정 및 업/다운 카운터(171)의 래칭에 관해서는 하기에 설명하기로 한다.
도시된 바와 같이, 스텝 전압 신호(137)는 ＂A＂입력(155)과 ＂B＂입력(157) 사이에서 선택기(163)를 번갈아 스위칭하므로써 발생된다. 래치 출력버스(139)가 A입력(155)에 안가되는데 반해, 접지신호(159)로 나타내지는 모든 제로는 B입력(157)에 인가된다. 논리회로(153)는 제어리드(161)를 통해 A입력 B입력 사이에서 선택기(163)를 선택적으로 토글시킨다.
선택기 출력(165)는 D/A변환기(167)의 입력에 인가된다. 변환기(167)의 출력은 스텝 전압신호(137)가 된다.
제3도는 논리회로(153)에 의해 실행되는 흐름도이다. 단계(301)에서 프로세서가 시작되고, 이어서 단계(303)로 진행된다. 여기서, 프러세서는 합성기가 전송상태로 진행하도록하는 요청을 기다린다. 합성기가 전송성태로 진행할 중비가 되어 있으면, 프로세서는 단계(305)로 진행된다.
단계(305)에서, 선택기 제어리드(161)는 B입력(157)상에 나타나는 접지신호(159)로부터 A입력(155)상에 나타나는 래치출력 버스신호(139)로 선택기(163(를 스위칭하므로써, 스텝 전압출력(137)을 통해 프리스티어링 전압스텝을 주입시킨다.
또한 이 단계에서, 젯수 출력 리드(143)는 분할기(133)를 Nr젯수에서 Nt젯수로 스위칭한다. 이 동작의 결과로, 합성기는 수신 국부발진기(LO) 주파수에서 전송주파수로 스위칭한다.
그리고나서, 프로세서는 대기 단계(307)로 진행된다. 여기서, 프로세서는 합성기의 폐쇄루프 전달함수의 시정수에 비해 대략 2배인 시간주기 동안 대기한다.여기서 시간지연은 스텝 전압레벨(137)이 최적값이 아닌 경우에 위상 검출기(103)가 에러신호를 발생시키도록 한다.
이어서, 프로세서는 단계(309)로 진행되는데, 여기서 위상 검출기 출력(1050의 기울기 측정은 신호라인(151)으로부터 취해진다.
그다음, 프로세서는 판단단계(311)로 진행되어, 여기서 위상 검출기 유닛(1050의 기울기 측정치가 포지티브(+)인지 혹은 네가티브(-)인지의 여부가 판단된다. 만일 기울기가 포지티브이면, 프로세서는 단계(313)로 진행되어 업/다운 카운터(171)을 인크리먼트 시킨다. 만일 기울기가 네가티브이면, 프로세서는 단계(315)로 진행되어 업/다운 카운터(171)을 디크리먼트 시킨다.
그다음, 프로세서는 단계(317)로 진행되어, 합성기가 수신상태로 진행하도록 하는 요청을 기다린다. 합성기가 수신상태로 진행될 준비가 되어 있으면, 프로세서는 단계(319)로 진행된다.
단계(319)에서, 선택기 제어리드(161)는 선택기(163)를 A입력(155)상에 나타나는 래치 출력버스 신호(139)로부터 B입력(157)상에 나타나는 접지신호(1590로 스위칭하므로써, 스텝 전압출력(137)를 통해 프리스티어링 전압스텝신호를 제거한다. 또한, 이 단계에서 젯수 출력리드(143)는 분할기(133)를 Nt젯수에서 Nr젯수로 수위칭한다. 이 동작의 결과로, 합성기는 전송 주파수에서 수신 국부발진기(LO) 주파수로 스위칭한다.
그다음, 프로세서는 단계(321)로 진행되는바, 이 단계는 단계(307)와 기능적으로 동등한 대기 단계이다.
이어서, 프로세스는 단계(323)으로 진행되는바, 이 단계는 단계(305)와 기능적으로 동등한 기울기 측정단계이다.
이어서, 프로세스는 판단단계(325)로 진행되어, 위상 검출기 출력(105)와 기울기 축정치가 포지티브(+)인지 혹은 네가티브(-)인지의 여부를 결정한다. 만일 기울기가 포지티브이면, 프로세서는 단계(327)로 진행되어 업/다운 카운터(171)가 디크리먼트된다. 만일 기울기가 네가티브이면, 프로세서는 단계(329)로 진행되어 상기 카운터(171)가 인크리먼트 된다.
다음 프로세서는 단계(331)로 진행된다. 이 단계는 버스(139)를 통해 업/다운 카운터 출력(177)를 래치한다. 이제, 프로세서는 (단계(333)에서) 단계(301)로 되돌아간다.
본 기술분야에서 전문지식을 가진자이면, 논리유닛(153)이 예컨대 필요한 논리회로 및 유닛과 더불어 적절히 프로그램된 마이크로프로세서로도 실시될 수 있음을 알 수 있을 것이다. 또한, 업/다운 카운터(171)가 에컨데 값 1과 임의의 소정값으로 인크리먼트 및/혹은 디크리먼트 될 수 있음을 알 수 있을 것이다.
전술한 바와 같이, 현재 무전기 제조에 있어서의 중요한 문제는 전송기와 변이를 조정하는데 필요한 노력이다. 여기서, 수동적인 기술은 특히 신뢰성을 떨어뜨릴 뿐만 아니라 제조 비용을 가중시키기 때문에 바람직하지 못하다.
본 발명은 전송기의 변이를 조절할 수 있고 또한 자동으로 유지되며, 그러므로써 제작시 수동적인 작업을 배제하고 그리고 단지 소량의 추가 회로를 부가하고 있으므로 무전기 분야에 있어 여러가지로 장점을 지닌다. 사실, 이와 같은 유닛의 총 비율은 제작시 열등감이 크고 그리고/혹은 정확한 허용도가 적은 소자를 사용하므로써 다소 절감할 수 있다.
더욱이, 전술한 바와 같이 본 발명은 또한 열 및 노화작용을 자동으로 보상하므로써 수명이 끝난 유닛을 자체적으로 최적값으로 재조정하므로써 새로운 사용이 가능토록 할 수 있다. 결과적으로 유닛의 신뢰성 및 이용가능한 수명 기간이 크게 증대된다.
본 발명의 또다른 장점으로써, 채널을 변경하고 그리고 달리할때 VCO의 이득변화로 인한 채널변화로 야기되는 편차 변이에 대한 보정이 가능하다.
또다른 장점으로써, 상기와 같은 합성기를 이용하는 무선송수신기로도 최소시간에 전송상태에서 수신상태로 스위칭이 가능하다. 이와 같은 전송에서 수신으로의 신속한 스위칭 시간을 예컨데 호스트 컴퓨터가 공통 무선링크를 통해 라운드-로빈(round-robin)패턴으로 다수의 데이타 터미널을 폴링(polling)하는 데이타 응용에 큰 효과를 나타낸다. 여기서, 각각의 무선 터미널의 스위칭시간은 각 터미널이 로스트 컴퓨터에 의해 폴링되거나 혹은 어드레싱될때를 결정하도록 수신모드에 정상적으로 유지되어야만 하기 때문에 매우 중요시 된다. 일단 터미널이 폴링되면. 이것이 데이타를 로스트 컴퓨터로 전송하기전에 전송모드에 스위칭을 행해야만 한다. 결과적으로, 호스트 컴퓨터가 무선링크상의 모든 터미널을 폴링하는데 필요로 되는 시간은 모든 터미널에 대한 개별적인 스위칭 시간의 수학적 합계로 제한된다. 따라서, 다수의 터미널에 경우에 있어서 각 무선링크의 송수신기 스위칭 시간이 조금이라도 감소하게 되면 로스트 컴퓨터의 효율 및 데이타 스루풋(through-put)이 실질적으로 증가하게 된다.
지금까지 본 발명에 따른 고속스위칭 주파수 합성기에 대한 여러가지 실시예를 설명하였지만은 본 발명의 범위는 다음의 청구범위로도 정의된다.

Claims (10)

  1. 전압 제어라인 및 출력을 찾는 전압 조정 발진기(VCO)와, 기준신호, 입력 및 출력을 갖는 위상 검출기와, 입력 및 출력을 갖는 주파수 분할기를 구비하며, 상기 VCO출력이 주파수 분할기의 입력에 결합되고 그리고 상기 주파수 분할기의 출력이 위상 검출기의 입력에 결합된 주파수 합성기로서 상기 주파수 합성기를 제1주파수에서 제2주파수로 스위칭하는 방법에 있어서, (a) 상기 주파수 분할기를 제1값에서 제2값으로 스위칭하는 단계를 포함하고, (b) 상기 (a)에 관하여 본질적으로 확정된 시간에 소정의 전압레벨을 상기 전압 조정 발진기의 전압 제어라인에 인가하는 단계와, (c) 상기 (b)단계적 적어도 소정시간주기 동인 대기하는 단계와, (d)상기 위상 검출기의 출력의 기울기를 측정하는 단계를 추가로 포함하는 것을 특징으로 하는 주파수 합성기의 스위칭 방법.
  2. 제1항에 있어서, (e) 상기 기울기가 포지티브(+)일때의 결정하는 단계와, (f) 상기 (e)에 응답하여, 상기 소정 전압 레벨을 소정량으로 증가시키는 단계를 포함하는 것을 특징으로 하는 주파수 합성기의 스위칭 방법.
  3. 제1항에 있어서, (e) 상기 기울기가 네가티브(-)일때를 결정하는 단계와, (f)상기 (e)에 응답하여, 상기 소정 전압레벨을 소정량으로 감소시키는 단계를 포함하는 것을 특징으로 하는 주파수 합성기의 스위칭 방법.
  4. 제1항에 있어서, 상기 위상검출기의 기울기가 최소화하도록 상기 소정 전압레벨을 조정되는 것을 특징으로 하는 주파수 합성기의 스위칭 방법.
  5. 제1항에 있어서, 상기 위상 검출기의 출력이 실질적으로 일정하게 되도록 상기 소정 전압레벨이 조정되는 것을 특징으로 하는 주파수 합성기의 스위칭 방법.
  6. 베이스밴드 변조기 입력이 상기 VCO전압 제어라인에 결합된 것을 특징으로 하는 제1항의 주파수 합성기와 그리고 상기 소정 전압레벨에 응답하여 상기 베이스 밴드 변조기의 입력레벨을 조정하는 단계를 포함하는 것을 특징으로 하는 제1항의 방법.
  7. 제6항에 있어서, (e) 상기 기울기가 포지티브(+)일때의 결정하는 단계와, (f) 상기 (e)에 응답하여, 상기 소정 전압 레벨을 상기 소정량으로 증대시키는 것을 특징으로 하는 주파수 합성기의 스위칭 방법.
  8. 제6항에 있어서, (e) 상기 기울기가 네가티브(-)일때의 결정하는 단계와, (f) 상기 (e)에 응답하여, 상기 소정 전압 레벨을 소정량으로 감소시키는 단계를 포함하는 것을 특징으로 하는 주파수 합성기의 스위칭 방법.
  9. 제6항에 있어서, 상기 위상주파수의 기울기가 최소화 되도록 상기 소정 전압레벨을 조정되는 것을 특징으로 하는 주파수 합성기의 스위칭 방법.
  10. 제6항에 있어서, 상기 위상검출기의 출력이 실질적으로 일정하도록 상기 소정 전압레벨이 조정되는 것을 특징으로 하는 주파수 합성기의 스위칭 방법.
KR1019910701219A 1990-02-02 1991-01-24 고속 스위칭 주파수 합성기 및 이것의 스위칭방법 KR950005159B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US474,969 1990-02-02
US474969 1990-02-02
US07/474,969 US5027087A (en) 1990-02-02 1990-02-02 Fast-switching frequency synthesizer
PCT/US1991/000511 WO1991011852A1 (en) 1990-02-02 1991-01-24 Fast-switching frequency synthesizer

Publications (2)

Publication Number Publication Date
KR920702073A KR920702073A (ko) 1992-08-12
KR950005159B1 true KR950005159B1 (ko) 1995-05-19

Family

ID=23885715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910701219A KR950005159B1 (ko) 1990-02-02 1991-01-24 고속 스위칭 주파수 합성기 및 이것의 스위칭방법

Country Status (7)

Country Link
US (1) US5027087A (ko)
EP (1) EP0440449A3 (ko)
JP (1) JPH04506737A (ko)
KR (1) KR950005159B1 (ko)
AU (1) AU633228B2 (ko)
CA (1) CA2049346C (ko)
WO (1) WO1991011852A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254955A (en) * 1989-08-25 1993-10-19 Anritsu Corporation Advanced phase locked loop circuit
JP2841693B2 (ja) * 1990-04-19 1998-12-24 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
EP0840456A3 (en) * 1990-10-22 1999-08-25 NEC Corporation PLL frequency synthesizer capable of changing an output frequency at a high speed
US5207491A (en) * 1991-01-31 1993-05-04 Motorola Inc. Fast-switching frequency synthesizer
DE4228834A1 (de) * 1992-08-29 1994-03-03 Thomson Brandt Gmbh Verfahren und Vorrichtung zum Abgleich einer PLL Stufe
JPH0697738A (ja) * 1992-09-10 1994-04-08 Nec Corp ディジタルｆｍ変調器
US5332980A (en) * 1992-09-23 1994-07-26 Fujitsu Limited Modulation circuit having frequency sensitive power supply voltage
US5406590A (en) * 1992-10-23 1995-04-11 Compaq Computer Corporation Method of and apparatus for correcting edge placement errors in multiplying phase locked loop circuits
IT1271932B (it) * 1993-02-09 1997-06-10 Italtel Spa Sintetizzatore di frequenza pll specialmente per sistemi frequency- hopping con modulazione diretta di frequenza
FR2716312B1 (fr) * 1994-02-11 1996-03-22 Thomson Csf Dispositif de modulation de phase continue par synthétiseur de fréquences à boucle à verrouillage de phase.
US5483203A (en) * 1994-11-01 1996-01-09 Motorola, Inc. Frequency synthesizer having modulation deviation correction via presteering stimulus
US5604465A (en) * 1995-06-07 1997-02-18 International Business Machines Corporation Adaptive self-calibration for fast tuning phaselock loops
US6411646B1 (en) * 1998-06-30 2002-06-25 Conexant Systems, Inc. Direct conversion time division duplex radio, direct sequence spread spectrum cordless telephone
US6661852B1 (en) 1999-07-21 2003-12-09 Raytheon Company Apparatus and method for quadrature tuner error correction
US6640237B1 (en) 1999-07-27 2003-10-28 Raytheon Company Method and system for generating a trigonometric function
US6298093B1 (en) * 1999-08-05 2001-10-02 Raytheon Company Apparatus and method for phase and frequency digital modulation
DE19958206C2 (de) * 1999-12-02 2002-03-28 Infineon Technologies Ag Sendevorrichtung
US6590948B1 (en) 2000-03-17 2003-07-08 Raytheon Company Parallel asynchronous sample rate reducer
US6647075B1 (en) 2000-03-17 2003-11-11 Raytheon Company Digital tuner with optimized clock frequency and integrated parallel CIC filter and local oscillator
US6268780B1 (en) * 2000-04-26 2001-07-31 National Semiconductor Corporation Frequency synthesizer with digital frequency lock loop
DE10147963A1 (de) * 2001-09-28 2003-04-30 Infineon Technologies Ag Abgleichverfahren für eine nach dem Zwei-Punkt-Prinzip arbeitende PLL-Schaltung und PLL-Schaltung mit einer Abgleichvorrichtung
US6993300B2 (en) * 2002-04-25 2006-01-31 Agere Systems Inc. Accurate gain direct modulation (KMOD) using a dual-loop PLL
US6661267B2 (en) 2002-05-06 2003-12-09 International Business Machines Corporation Coarse calibration circuit using variable step sizes to reduce jitter and a dynamic course calibration (DCC) circuit for a 2 GHz VCO
US6909331B2 (en) * 2002-08-28 2005-06-21 Qualcomm Incorporated Phase locked loop having a forward gain adaptation module
EP2144364A1 (en) * 2008-05-19 2010-01-13 Nxp B.V. Feedback system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4105948A (en) * 1977-04-18 1978-08-08 Rca Corporation Frequency synthesizer with rapidly changeable frequency
FR2483704A1 (fr) * 1980-06-03 1981-12-04 Thomson Csf Dispositif de prepositionnement de frequence pour synthetiseur indirect de frequence et synthetiseur comportant un tel dispositif
US4410860A (en) * 1980-12-31 1983-10-18 Rca Corporation Frequency synthesizer with learning circuit
US4568888A (en) * 1983-11-08 1986-02-04 Trw Inc. PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction
US4634998A (en) * 1985-07-17 1987-01-06 Hughes Aircraft Company Fast phase-lock frequency synthesizer with variable sampling efficiency
JPS62188427A (ja) * 1986-02-13 1987-08-18 Yokogawa Electric Corp 信号発生回路
US4847569A (en) * 1987-02-20 1989-07-11 Wavetek Corporation Automatic calibration system for a voltage control oscillator

Also Published As

Publication number Publication date
EP0440449A2 (en) 1991-08-07
CA2049346C (en) 1994-02-15
CA2049346A1 (en) 1991-08-03
EP0440449A3 (en) 1991-12-04
WO1991011852A1 (en) 1991-08-08
AU633228B2 (en) 1993-01-21
JPH04506737A (ja) 1992-11-19
KR920702073A (ko) 1992-08-12
AU8851891A (en) 1991-08-21
US5027087A (en) 1991-06-25

Similar Documents

Publication Publication Date Title
KR950005159B1 (ko) 고속 스위칭 주파수 합성기 및 이것의 스위칭방법
US4321706A (en) Frequency modulated phase-locked loop signal source
EP0044153B1 (en) Controlled frequency signal source apparatus including a feedback path for the reduction of phase noise
US6496075B2 (en) Automatic tuning of VCO
US5598405A (en) Time division multiple access time division duplex type transmitter-receiver
US7002417B2 (en) RC and SC filter compensation in a radio transceiver
US5483203A (en) Frequency synthesizer having modulation deviation correction via presteering stimulus
US6549078B1 (en) Method and system for directly modulating a voltage controlled oscillator for use in frequency/phase modulated systems
EP1039640B1 (en) PLL circuit
EP0664617B1 (en) PLL synthesizer
US6914489B2 (en) Voltage-controlled oscillator presetting circuit
RU2110151C1 (ru) Устройство и способ управления синтезатором частоты с системой фазовой автоматической подстройки частоты в зависимости от расстановки радиочастотных каналов
US6005444A (en) Circuits for producing control currents for a current controlled oscillator
US7039380B2 (en) Automatic center frequency tuning of a voltage controlled oscillator
EP0779710A2 (en) Automatic frequency control circuit
US5751194A (en) Phase-locked loop having charge pump controlled according to temperature and frequency
EP0497801B1 (en) A phase locked loop for producing a reference carrier for a coherent detector
US7349672B2 (en) Digital signal transceiver
EP1692768B1 (en) A phase locked loop that sets gain automatically
JP2911269B2 (ja) Ｐｌｌ周波数シンセサイザ
JP3203119B2 (ja) 周波数シンセサイザ回路
JPH11251902A (ja) Ｐｌｌ回路
JP2794707B2 (ja) 周波数シフトキーイング式変調器
JPH06276244A (ja) 移動無線装置
JPH07123065A (ja) 時分割多重アクセス無線装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 16

EXPY Expiration of term