KR950004845B1

KR950004845B1 - 싱글 인 라인 메모리 모듈(simm; single in line memory module)

Info

Publication number: KR950004845B1
Application number: KR1019920019739A
Authority: KR
Inventors: 오태엽; 황덕종
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1992-10-26
Filing date: 1992-10-26
Publication date: 1995-05-13
Also published as: KR940010875A

Abstract

내용 없음.

Description

싱글 인 라인 메모리 모듈(SIMM ; SINGLE IN LINE MEMORY MODULE)

제1도는 본 발명에 의한 싱글 인 라인 메모리 모듈의 개략적 분리 사시도.

제2도는 슈미트 트리거형 입력 버퍼 소자의 실시예를 나타낸 것으로서,

(a)는 핀 배치도이며.

(b)는 그 내부 구성도.

본 발명은 싱글 인 라인 메모리 모듈(SIMM ; SINGLE IN LINE MEMORY MODULE)에 관한 것으로서, 상세하게는 안정적인 입력 전압의 공급과 입력 잡음(INPUT NOISE)을 방지시킨 싱글 인 라인 메모리 모듈에 관한 것이다.

일반적으로 반도체 메모리 소자(MEMORY COMPONENT)는 그 응용으로서, 퍼스널 컴퓨터(PERSONEL COMPUTER)등과 같은 여러 종류의 컴퓨터에서 사용될 때에는 싱글 인 라인 메모리 모듈로 제작하여 사용하게 되며, 이때 그 데이타 입/출력선(INPUT/OUTLINE)이 8개가 되면 8비트(BIT), 16개가 되면 16비트 등으로 불리우게 된다.

싱글 인 라인 메모리 모듈을 제작하기 위해서는 단일 메모리 소자들을 여러개 구성하여 제작하게 되는데, 이때 상기 단일 메모리 소자들을 서로 연결시키는 회로 패턴들이 형성되어 있는 인쇄 회로기판(PRINTED CIRCUIT BOARD)을 사용하게 된다.

싱글 인 라인 메모리 모듈은 메모리 용량(MEMORY DEPTH)에 따라서, 또는 데이타 입/출력 수에 따라서 여러가지 다양한 형태(예를들면, 256K×8, 512K×32, 1M×8, 2M×40, 4M×33...등이 있으며, 곱셈 부호 앞의 수치는 메모리 용량(단위: BIT)을 나타내며, 그 뒤의 수치는 입/출력 수를 나타냄)의 제품이 있다.

종래의 싱글 인 라인 메모리 모듈은, 보통 4개의 기판층으로부터 여섯, 또는 그 이상으로 결합되어 이루어져 있으며, 대표적인 여섯개의 기판층은 네개의 제1,제2,제3,제4신호선층(SIGNAL LINE LAYER)과, 상기 제1,제2신호선층 사이에 삽입되는 제1접지선층(GROUND LINE LAYER)과, 상기 제3,제4신호선층 사이에 삽입되는 공급 전압선층(VCC LINE LAYER)으로 구성되어 있다. 그리고 이와 같이 구성된 인쇄회로 기판 상에 메모리 소자들이 실장(實裝)되는 메모리 소자 실장 영역이 마련되어 있다.

이러한 인쇄 회로 기판을 이용하는 통상적인 싱글 인 라인 메모리 모듈의 제작은, 요구되는 메모리 용량과 입/출력 수의 규격에 맞도록 상기한 인쇄 회로 기판 상에 단순히 준비된 메모리 소자들 만을 실장하여 제작하게 된다.

그러나 이와 같은 종래의 싱글 인 라인 메모리 모듈은 다음과 같은 문제점을 가지게 된다.

상기 싱글 인 라인 메모리 모듈의 전단(前端) ; 외부 접속단)또는 그 내부로부터 공급 및 전달되는 신호가, 실장한 각 메모리 소자로 전달되어 입력될때, 상기 인쇄 회로 기판내의 동선(銅線)에 의한 커플링(COUPLING)효과 및 인쇄 회로 기판 자체 커패시터(PARASITIC CAPACITOR, DECOUPLING CAPACITOR등)의 영향으로 입력 신호에 잡음이 형성되어 메모리 소자에 입력되게 된다.

또한 상기 싱글 인 라인 메모리 모듈은, 여섯개 기판층 중에서 제2신호선층과 제3신호선층 사이에서는 각 신호들 간의 상호 간섭을 방지시키는 기판층이 마련되어 있지 않아 상기 신호들 간의 상호 혼신을 일으킬수 있는 요인이 내재되어 있었다.

그 결과 각 메모리 소자에 입력되는 신호 레벨(LEVEL)은 저하되게 되며, 따라서 상기 메모리 소자는 소자 하나로서는 양품이지만 싱글 인 라인 메모리 모듈로 제작되면 그 특성이 저하되어 불량품으로 되는 문제점이 빈번하게 발생하였다.

실제로 VIL(VOLTAGE INPUT LOW)레벨의 측정결과, 메모리 소자 하나가 싱글 인 라인 메모리 모듈로 제작되기 전의 VIL레벨은 1.2volt였으나 싱글 인 라인 메모리 모듈로 제작된 후의 VIL 레벨은 0.8volt로 약 0.4volt저하되었다.

이상에서와 같은 문제점을 해결하기 위하여 본 발명의 목적은, 싱글 인 라인 메모리 모듈의 전단 또는 그 내부로부터 여하한 신호가 공급 및 전달되어도, 상기 싱글 인 라인 메모리 모듈내의 각 메모리 소자에는 잡음 및 혼신이 제거된 항상 안정된 전압의 신호가 입력되어 실장된 각 메모리 소자의 특성을 향상시킬 수 있는 싱글 인 라인 메모리 모듈을 제공하는 것이다.

상기의 목적을 달성하기 위하여 본 발명은, 싱글 인 라인 방식의 외부 접속 단자와 복수의 메모리 소자들이 다층 회로 기판을 통해서 상호 접속된 싱글 인 라인 메모리 모듈에 있어서, 상기 다층 회로 기판은 신호선층과 전원선 층이 교호적(交互的)으로 배치되며, 상기 외부 접속 단자와 복수의 메모리 소자들 사이에는 입력 버퍼 수단이 마련되는 것을 그 특징으로 한다.

구체적인 실시 유형으로서, 상기 입력 버퍼 수단은 슈미트 트리거형(SCHMIT TRIGGER TYPE) 입력 버퍼소자를 사용한다.

이하 예시된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.

제1도를 참조하면, 본 발명에 의힌 싱글 인 라인 메모리 모듈(10)은 일곱개의 기판층이 결합되어 이루어져 있으며, 상기 일곱개의 기판층은 네개의 제1,제3,제4신호선층(1)(3)(5)(7)과, 상기 제1,제2신호선층(1)(3)사이에 삽입되는 제1접지선층(2)과, 상기 제2,제3신호선층(3)(5)사이에 삽입되는 제2접지선층(4), 그리고 상기 제3, 제4신호선층(5)(7)사이에 삽입되는 공급 전압선층(VCC LINE LAYER ;6)으로 구성된다.

아울러 메모리 소자들이 실장되는 메모리 소자 실장 영역(8)이 마련되며, 상기 메모리 소자 실장 영역(8)사이에 잡음 제거한 강한 슈미트 트리거형 입력 버퍼 소자(9)가 마련된다.

이와같이 구성된 본 발명의 싱글 인 라인 메모리 모듈의 작용은 다음과 같다.

본 발명의 싱글 인 라인 메모리 모듈(10)에는, 메모리 소자 실장 영역(8)사이에 슈미트트리거형 입력 버퍼 소자(9)가 실장되어 있으며, 상기 슈미트 트리거형 입력 버퍼 소자(9)를 사용하여 실장된 각 메모리 소자들의 구동에 필요한 입력 신호선들을 슈미트 트리거형 입력 버퍼 소자(9)의 입력 신호단에 배선시키고, 그 출력단에서 나오는 신호들이 상기 각 메모리 소자를 구동시키는 VCC(SUPPLY VOLTAGE), ADDRESS, RAS(ROW ADDRESS STROBE), CAS(COLUMN ADDRESS STROBE), WE(WRITE ENABLE), OE(OUTPUT ENABLE)선의 입력 신호로 사용되게 된다(제2도(a)).

이와 같이 상기 슈미트 트리거형 입력 버퍼 소자(9)의 출력단에서 나오는 신호들이 각 메모리 소자를 구동시키는 입력 신호로 사용되도록 배선되어 있기 때문에, 상기 싱글 인 라인 메모리 모듈(10)의 전단 또는 그 내부로부터 여하한 형태의 로우(LOW)상태나 하이(HIGH)상태의 신호가 공급 및 전달되어도, 상기 슈미트 트리거형 입력 버퍼 소자(9)의 출력단에서 하이 상태는 항상 공급 전압(VCC)레벨로, 로우 상태는 항상 접지 레벨로 일정하고도 안정되게 출력된다.

따라서 메모리 용량이 증대되고 입/출력이 많아지는 경우에도, 입력되는 신호가 CMOS(COMPLEMEN-TARY METAL OXIDE SEMICONDUCTOR) 레벨(LEVEL)과 같이 하이(5volt)/로우(0volt)의 마진(MARGIN)폭이 넓은 신호에 대해서든지, 또는 TTL(TRANSISOR TRANSISTOR LOGIC)레벨과 같이 하이(2.4volt)/로우(0.8volt)의 마진 폭이 좁은 신호에 대해서든지, 실장된 상기 각 메모리 소자들에는 잡음이 제거된 안정된 입력신호가 공급됨으로서 메모리 소자의 특성이 향상되게 된다.

또한 본 발명에 의한 싱글 인 라인 메모리 모듈(10)은, 일곱개의 기판층이 결합되어 이루어져 있으며, 상기 일곱개의 기판층은 네개의 제1,제2,제3,제4신호선층(1)(3)(5)(7)과, 상기 제1,제2신호선층(1)(3)사이에 삽입되는 제1접지선층(2)과, 상기 제2,제3,신호선층(3)(5)사이에 삽입되는 제2접지선층(4), 그리고 상기 제3,제4신호선층(5)(7)사이에 삽입되는 공급전압선층(6)으로 구성되어 있기 때문에, 각 신호선층 내부 신호들간의 상호 간섭을 방지할 수 있어 상기 신호들 간의 상호 혼신을 제거시킬 수 있게 된다.

이상에서 설명한 바와 같이 본 발명에 의하면, 싱글 인 라인 메모리 모듈의 전단 또는 그 내부로부터 여하한 신호가 공급 및 전달되어도, 상기 싱글 인 라인 메모리 모듈내의 각 메모리 소자에는 잡음 및 혼신이 제거된 항상 안정된 접압의 신호가 입력되어 실장된 각 메모리 소자의 특성을 향상시킬수 있는 싱글 인 라인 메모리 모듈을 제공할 수 있게 된다.

Claims

싱글 인 라인 방식의 외부 접속 단자들을 구하고 상기 외부 접속단자들에 대응하는 복수의 메모리 소자들이 설치되는 복수의 실장영역을 가지는 다층회로 기판을 구비하여, 상기 외부 접속단자들과 대응하는 메모리 소자들이 상기 다층회로 기판을 통해 상호 접속되어 있는 싱글 인 라인 메모리 모듈에서 있어서, 상기 다층 회로 기판은 신호선층과 전원선층이 교호적으로 적층된 단층 구조를 가지며, 상기 외부 접속 단자와 상기 복수의 메모리 소자들의 사이의 회로상에는, 입력된 정보가 경유하는 버퍼 수단이 마련되어 있는 것을 특징으로 하는 싱글 인 라인 메모리 모듈.
제1항에 있어서, 상기 다층 회로 기판은 : 순차적으로 배치되는 제1,제2,제3 및 제4신호선층(1)(3)(5)(7)과 ; 상기 제1,제2 그리고 제3신호선층(1)(3)(5)들의 각 사이마다 마련되는 제1,제2접지선층(2)(4)과 ; 상기 제3신호선층(5)과 제4신호선층(7)의 사이에 마련되는 공급 전압선층(VCC LINE LAYER ; 6)을 ; 구비하며, 상기 실장영역들의 사이에는 상기 버퍼 수단을 갖는 입력 버퍼 소자가 설치되어 있는 것을 특징으로 하는 싱글 인 라인 메모리 모듈.
제1항 또는 제2항에 있어서, 상기 입력 버퍼 수단은 슈미트 트리거형인 것을 특징으로 하는 싱글 인 라인 메모리 모듈.