KR950004752A - 디지탈 위상동기루프(pll) - Google Patents
디지탈 위상동기루프(pll) Download PDFInfo
- Publication number
- KR950004752A KR950004752A KR1019930014470A KR930014470A KR950004752A KR 950004752 A KR950004752 A KR 950004752A KR 1019930014470 A KR1019930014470 A KR 1019930014470A KR 930014470 A KR930014470 A KR 930014470A KR 950004752 A KR950004752 A KR 950004752A
- Authority
- KR
- South Korea
- Prior art keywords
- digital
- output
- inputting
- analog
- filter
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 title claims 3
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 디지탈 위상동기루프(Phase Lock Loop: 이하 PLL이라 한다)에 관한 것으로, 특히 지터특성을 개선한 디지탈 PLL에 관한 것으로, 디지탈 루프필터로부터 전류 정정출력을 입력하여 계단파형의 펄스파를 발진하는 디스크리트 타임 발진기(DT0)와 디스크리트 타임 발진기의 출력을 입력하여 롬테이블을 이용하여 불연속적인 정현파펄스로 변환하는 정현파발생기와 정현파발생기의 출력을 입력하여 디지탈신호를 아날로그로 변환하는 디지탈-아날로그변환기와 디지탈-아날로그로 변환기의 출력을 입력하여 고주파성분을 제거하는 RC필터와 RC필터로부터 아날로그 정현파를 입력하여 지터가 적은 구형파를 출력하는 아날로그 위상동기루프(PLL)을 구비하여 지터 특성을 개선한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 디지탈 위상동기루프(PLL)를 도시한 블록도이다.
Claims (4)
- 디지탈 루프필터를 가지는 디지탈 위상동기루프에 있어서, 상기 디지탈 루프필터로부터 전류 정정출력을 입력하여 계단파형의 펄스파를 발진하는 디스크리트 타임 발진기(DT0) ; 상기 디스크리트 타임 발진기의 출력을 입력하여 롬테이블을 이용하여 불연속적인 정현파 펄스로 변환하는 정현파발생기; 상기 정현파 발생기의 출력을 입력하여 디지탈신호를 아날로그로 변환하는 디지탈-아날로그변환기; 상기 디지탈-아날로그 변환기의 출력을 입력하여 고주파성분을 제거하는 RC필터; 상기 RC필터로부터 아날로그로 정현파를 입력하여 지터가 적은 구형파를 출력하는 아날로그 위상동기루프(PLL)을 구비한 것을 특징으로 하는 디지탈 위상동기루프(PLL).
- 제1항에 있어서, 상기 디스크리트 타임 발진기는 자체 발진된 신호와 상기 전류정정 신호를 가산하는 제1가산기와 상기 제1가산기의 출력과 상기 계단파형의 궤환된 출력을 가산하는 제2가산기와 상기 가산기의 출력을 입력하여 상기 계단파형을 출력하는 레지스터를 구비한 것을 특징으로 하는 디지탈 위상 동기루프.
- 제1항에 있어서, 상기 정현파발생기는 롬으로 룩업 테이블을 구성하여 어드레스 입력에 따라 소정의 데이타를 출력하는 것을 특징으로 하는 디지탈 위상동기루프.
- 디지탈 루프필터를 가지는 디지탈 위상동기루프 집적회로장치에 있어서, 상기 디지탈 루프필터로부터 전류 정정출력을 입력하여 계단파형의 펄스파를 발진하는 디스크리트 타임 발진기(DT0); 상기 디스크리트 타임 발진기의 출력을 입력하여 롬테이블을 이용하여 불연속적인 정현판 펄스로 변환하는 정현파발생기; 상기 정현파발생기의 출력을 입력하여 디지탈신호를 아날로그로 변환하는 디지탈-아날로그변환기; 상기 디지탈-아날로그 변환기의 출력을 입력하여 고주파성분을 제거하는 RC필터; 상기 RC필터로부터 아날로그 정현파를 입력하여 지터가 적은 구형파를 출력하는 아날로그 위상동기루프(PLL)을 구비한 것을 특징으로 하는 디지탈 위상동기루프(PLL) 집적회로장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930014470A KR960006943B1 (ko) | 1993-07-28 | 1993-07-28 | 디지탈 위상동기루프(pll) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930014470A KR960006943B1 (ko) | 1993-07-28 | 1993-07-28 | 디지탈 위상동기루프(pll) |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950004752A true KR950004752A (ko) | 1995-02-18 |
| KR960006943B1 KR960006943B1 (ko) | 1996-05-25 |
Family
ID=19360264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930014470A KR960006943B1 (ko) | 1993-07-28 | 1993-07-28 | 디지탈 위상동기루프(pll) |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960006943B1 (ko) |
-
1993
- 1993-07-28 KR KR1019930014470A patent/KR960006943B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960006943B1 (ko) | 1996-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970031450A (ko) | 주파수 변환기 및 이를 이용한 무선 수신기(Frequency Converter and Radio Receiver Using the Same) | |
| KR970068174A (ko) | 안정된 주파수를 얻기 위한 주파수변환기 | |
| KR960012737A (ko) | 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기 | |
| KR970072709A (ko) | 주파수 체배회로 | |
| KR960016812B1 (ko) | 하이브리드 주파수 합성기(Hybrid Frequency Synthesizer) | |
| KR100815584B1 (ko) | 잡음 신호 발생 장치 및 방법 | |
| US6275101B1 (en) | Phase noise reduction circuits | |
| US20070164793A1 (en) | Apparatus for generating clock pulses using a direct digital synthesizer | |
| JPH06177651A (ja) | 周波数シンセサイザ | |
| KR920020855A (ko) | 초고주파 위상동기루프용 디지탈 부호 위상 주파수 변환기 | |
| US5781459A (en) | Method and system for rational frequency synthesis using a numerically controlled oscillator | |
| KR950004752A (ko) | 디지탈 위상동기루프(pll) | |
| KR970055570A (ko) | 혼합형 주파수 합성기 | |
| JP3474126B2 (ja) | ファンクション・ジェネレータ | |
| KR960006299A (ko) | 위상 동기 루프 장치 | |
| KR930007098A (ko) | 매우 작은 주파수 간격을 갖는 주파수 합성기 | |
| JP2000106506A (ja) | 周波数シンセサイザ | |
| JP2715211B2 (ja) | 位相ロック・ループ用の部分積分重畳型基準周波数発生方法、およびその基準周波数発生回路 | |
| US20200382131A1 (en) | Waveform synthesizer using multiple digital-to-analog converters | |
| JPH08204558A (ja) | Ｄａ変換装置 | |
| JPS58130630A (ja) | Ｐｌｌ回路 | |
| JPH05283937A (ja) | デジタル発振回路 | |
| KR100296139B1 (ko) | 디지털오실레이터 | |
| KR940004970A (ko) | 에프엠 반송파 신호 발생회로 | |
| JPH1155036A (ja) | 周波数発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100429 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |