KR950004010A - 캐릭터 송수신 처리 방법 - Google Patents

캐릭터 송수신 처리 방법 Download PDF

Info

Publication number
KR950004010A
KR950004010A KR1019930013968A KR930013968A KR950004010A KR 950004010 A KR950004010 A KR 950004010A KR 1019930013968 A KR1019930013968 A KR 1019930013968A KR 930013968 A KR930013968 A KR 930013968A KR 950004010 A KR950004010 A KR 950004010A
Authority
KR
South Korea
Prior art keywords
character
interrupt
usart
cpu
transmission
Prior art date
Application number
KR1019930013968A
Other languages
English (en)
Other versions
KR950010951B1 (ko
Inventor
전형구
김남수
조병진
황선호
강법주
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019930013968A priority Critical patent/KR950010951B1/ko
Publication of KR950004010A publication Critical patent/KR950004010A/ko
Application granted granted Critical
Publication of KR950010951B1 publication Critical patent/KR950010951B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)

Abstract

본 발명은 범용 실시간 O.S.(VRTX32) 환경의 제어보드에서 캐릭터 입출력 디바이스를 통한 PC 모니터와 캐릭터 송수신 처리 방법에 관한 것으로, 범용 실시간 O.S.(VRTX32) 환경에서 수행되는 프로세서 보드의 상태 파악과 PC 모니터를 통해서 프로세서 보드에 응용 프로그램의 다운로드 및 제어가 가능하게 되는 효과가 있다.

Description

캐릭터 송수신 처리 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명이 적용되는 시스템 구성도, 제 2 도는 본 발명에 따른 타겟 보드 구성도, 제 3 도는 본 발명인 캐릭터 송수신 인터럽트 서비스 루틴의 처리 흐름도.

Claims (2)

  1. 제어프로그램을 수행하는 CPU(21), 상기 CPU(21)에 콘트롤 버스로 연결되어 CPU(21)에 의해 제어되어 수행하는 프로그램을 탑재하는 롬 및 램(22), 상기 CPU(21)와 롬 및 램(22)에 콘트롤버스로 연결되어 인터럽트를 제어하기 위한 인터럽트 콘트롤러(23), 상기 CPU(21)와 롬 및 램(22)과 인터럽트 콘트롤러(23)에 콘트롤버스로 연결되어 타이밍 관련 기능을 수행하는 타이머 디바이스(24), 상기 CPU(21)와 롬 및 램(22)과 인터럽트 콘트롤러(23)와 타이머 디바이스(24)에 콘트롤버스로 연결되어 캐릭터를 송수신하는 USART 입출력 디바이스(character I/O chip)(25), 상기 CPU(21)와 롬 및 램(22)과 인터럽트 콘트롤러(23)와 타이머 디바이스(24)와 USART 입출력 디바이스(25)에 콘트롤버스로 연결되어 외부환경을 제어하는 콘트롤 입출력 포트(26)로 구성되며, 디버깅 및 프로그램 수행 결과를 디스플레이 하기 위하여 상기 USART 입출력 디바이스(25)에 퍼스널 컴퓨터(27)가 연결되는 하드웨어의 캐릭터 송수신 방법에 있어서, 상용 실시간 O.S.는 인터럽트가 수행중이라는 사실을 보고 인터럽트가 시작될때 인터럽트 수행중임을 알리는 서브루틴(UI-ENTER)을 호출해서 상기 VRTX32에 인터럽트가 시작되었다는 사실을 알리고 널 캐릭터(null character)를 출력하는 제 1 단계(301 내지 304), 상기 제 1 단계(301 내지 304) 수행 후, USART의 내부 상태 레지스터를 읽어서 송신용 인터럽트인지 조사하여 수신용 인터럽트이면 전송할 캐릭터가 있는지를 체크하는 루틴(UI-TXRDY)을 호출하여 전송할 캐릭터가 있는지 검사하는 제 2 단계(305 내지 307),상기 제 2 단계(305 내지 307) 수행후, 전송할 캐릭터가 있으면 실재 수행 서브루틴(v-tx-driver)을 호출하여 캐릭터를 전송하고 다시 검사절차를 수행하며 캐릭터 송신을 마치면 USART의 상태 레지스터를 읽어 현재 수신 인터럽트가 팬딩(pending) 상태인지 확인하는 제 3 단계(308 내지 310), 상기 제 3 단계(308 내지 310) 수행 후, 수신 인터럽트가 팬딩 상태이면 USART로부터 캐릭터를 수신하고 캐릭터 수신을 알린 후 송신 인터럽트 수신 조사 과정으로 복귀하며 인터럽트 팬딩 상태가 아니라면 USART-ISR을 빠져나가 리턴하는 제 4 단계(311 내지 316)로 이루어지는 것을 특징으로 하는 캐릭터 송수신 처리방법.
  2. 제 1 항에 있어서, 상기 제 2 단계(305 내지 307)에서 캐릭터 송신방법은 ; 스택에 캐릭터를 저장하고 레지스터 펑션 코드를 저장한 다음 USART가 송신 준비 상태가 되었는지 체크하고 송신 준비 상태가 되지 않았을때는 계속 체크하는 제 1 과정(401 내지 404), 상기 제 1 과정(401 내지 404) 수행 후, USART가 준비되었을때 스택(stack)으로부터 팝(POP)하여 문자를 전송하는 제 2 과정(405 내지 407)를 포함하는 것을 특징으로 하는 캐릭터 송수신 처리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930013968A 1993-07-22 1993-07-22 캐릭터 송수신 처리방법 KR950010951B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930013968A KR950010951B1 (ko) 1993-07-22 1993-07-22 캐릭터 송수신 처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930013968A KR950010951B1 (ko) 1993-07-22 1993-07-22 캐릭터 송수신 처리방법

Publications (2)

Publication Number Publication Date
KR950004010A true KR950004010A (ko) 1995-02-17
KR950010951B1 KR950010951B1 (ko) 1995-09-26

Family

ID=19359858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013968A KR950010951B1 (ko) 1993-07-22 1993-07-22 캐릭터 송수신 처리방법

Country Status (1)

Country Link
KR (1) KR950010951B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040280B1 (ko) * 2009-09-10 2011-06-10 고려대학교 산학협력단 글리세롤을 이용한 세팔로스포린 ｃ의 제조방법
KR101103246B1 (ko) * 2009-12-29 2012-01-09 고려대학교 산학협력단 혼합 배양을 이용한 미생물의 배양방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040280B1 (ko) * 2009-09-10 2011-06-10 고려대학교 산학협력단 글리세롤을 이용한 세팔로스포린 ｃ의 제조방법
KR101103246B1 (ko) * 2009-12-29 2012-01-09 고려대학교 산학협력단 혼합 배양을 이용한 미생물의 배양방법

Also Published As

Publication number Publication date
KR950010951B1 (ko) 1995-09-26

Similar Documents

Publication Publication Date Title
KR970012152A (ko) 디버그 기능을 수행하기 위한 데이타 처리 시스템 및 이의 방법
KR910017307A (ko) 뉴로 칩(neuro chip) 및 그 칩을 갖는 뉴로 컴퓨터
KR970076251A (ko) 데이타 프로세서 및 데이타 처리시스템
DE69320741T2 (de) Verfahren und Einrichtung zur Emulation der Umgebung eines Mikroprozessors
KR840008714A (ko) 프로세서와 코프로세서간의 인터페이스
KR950004010A (ko) 캐릭터 송수신 처리 방법
US20030074180A1 (en) System for evaluating target board by using evaluation microcomputer in which strorage of environment data are powered by evaluation tool
KR970072879A (ko) 교환기에 있어서 프로세서간 통신방법
KR100200712B1 (ko) 노-타겟 시스템의 프로그램 디버깅 장치
US8051235B1 (en) Conditional back-to-back interrupt vectoring
WO1996008948A3 (en) Method and apparatus for fast microcontroller context switching
Weng et al. Achieving Fast Boot Time and Efficient I/O Multiplexing for Image Grabber in Embedded Linux System
JPH0550016B2 (ko)
KR100223983B1 (ko) 충돌방지회로
JPS5727322A (en) Input and output controlling system of computer
JP2570108B2 (ja) ソフトウェアデバッグ方法
JPH0565894B2 (ko)
KR940004404A (ko) 제어시스템에서의 외부입력신호의 인터럽트 처리방법
JPH0566961A (ja) 情報処理装置のソフトウエアデバツグ方式
KR890003183A (ko) 전전자 교환기에서 이중화 프로세서의 긴급 폴트 검출장치 및 방법
JP2000215079A (ja) Ｃｐｕデバッガ
KR970049174A (ko) 피엘시(plc)
KR930010717A (ko) 다중처리기의 스케줄링(scheduling) 방법
JPH0594328A (ja) デバツグ装置及びエミユレータ
KR950020194A (ko) 인터트립라인의 공유장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee