KR950003026B1 - 필드오프셋 서브샘플링 클럭발생회로 - Google Patents

필드오프셋 서브샘플링 클럭발생회로 Download PDF

Info

Publication number
KR950003026B1
KR950003026B1 KR1019920003384A KR920003384A KR950003026B1 KR 950003026 B1 KR950003026 B1 KR 950003026B1 KR 1019920003384 A KR1019920003384 A KR 1019920003384A KR 920003384 A KR920003384 A KR 920003384A KR 950003026 B1 KR950003026 B1 KR 950003026B1
Authority
KR
South Korea
Prior art keywords
field
signal
clock
horizontal
synchronization
Prior art date
Application number
KR1019920003384A
Other languages
English (en)
Other versions
KR930018954A (ko
Inventor
김용제
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019920003384A priority Critical patent/KR950003026B1/ko
Publication of KR930018954A publication Critical patent/KR930018954A/ko
Application granted granted Critical
Publication of KR950003026B1 publication Critical patent/KR950003026B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용 없음.

Description

필드오프셋 서브샘플링 클럭발생회로
제1도는 이 발명에 따른 필드오프셋 서브샘플링 클럭발생회로도.
제2도 (a),(b)는 제1도에 따른 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 동기분리부 20 : 동기생성부
30 : 수평 에지검출부 40 : 프레임 에지검출부
50 : 클럭분주부 EX-OR1 : 익스클루시브 오아게이트
FF1 : 플립플롭
이 발명은 필드오프셋 서브샘플링(Field Offset Subsampling) 기법을 이용하는 HDTV, VER, 캠코더등에 관한 것으로, 더욱 상세하게는 약 2.5MHz 이상의 고주파 성분을 저주파 대역으로 폴딩(Folding)시킬때 클럭의 위상이 제1필드에서는 0°, 제2 및 제3필드에서는 180°, 제4필드에서는 0°의 순서가 되도록 하여 고주파 성분이 영상신호가 없는 영역으로 정확히 폴딩되도록 한 필드오프셋 서브샘플링 클럭발생회로에 관한 것이다.
일반적으로 VHS 방식 VCR에 영상신호를 기록함에 있어서 VHS 자체 규격에 의해 2.5MHz 이상의 고역성분의 기록하기가 어려워 TV나 Super-VHS등에 비하여 상대적으로 해상도의 저하를 가져왔다. 그래서 약2.5MHz 이상의 고주파 성분을 기존 VCR의 2.5MHz 이하의 영역에 폴딩시켜 재생시 다시 펼치어 고해상도를 이룰수 있는 시스템이 개발되고 있다. 여기서 고주파 성분을 저주파 대역에 폴딩시킨다 함은 NTSC 신호의 경우 신호를 3차원적으로 살펴보면 비어있는 에너지 영역이 존재하는데 이를 푸키누키(Fukinuki) 홀이라 한다. 즉, VCR에서 약 2.5MHz 이상의 고주파 신호를 푸키누키 홀로 변조되게 되는데 신호를 이곳으로 옮기는 즉, 변조(Modulation)시키기 위해서는 필드오프셋 서브샘플링 방법이 필요하다. 변조의 중심위치는 수평축으로 5MHz, 수직측으로 262.5/2CHP(Cycle/Picture Height), 시간축으로 15Hz에 놓이게 된다. 즉, 처음 샘플링한 데이타를 수평(H), 수직(V), 시간(T) 축으로 샘플링 비율(Rate)을 1/2로 떨어뜨리면 되지만 이와같은 방법으로는 고주파 성분을 저주파 대역에 폴딩시킬때 푸키누키 홀영역으로 정확히 폴딩시키지 못해 영상신호의 재생시 고해상도를 얻을 수가 없었다.
이 발명은 이러한 문제점을 해결하기 위한 것으로, 이 발명의 목적은 약 2.5MHz 이상의 고주파 신호 변조시 클럭 위상이 제1필드에서는 0°, 제2 및 제3필드에서는 180°, 제4필드에서는 0°가 되게 하여 고주파 신호가 특히 정확히 푸키누키 홀영역으로 폴딩되도록 한 필드오프셋 서브샘플링 클럭발생회로를 제공함에 있다.
이러한 목적을 달성하기 위한 이 발명의 특징은 입력되는 복합동기신호를 분리하여 수평동기신호 및 제1필드 및 제2필드에 대한 수직동기신호를 출력하는 동기분리부와, 상기 동기분리부에 연결되어 매스터 클럭에 따라 상기 동기분리부로부터의 수직동기신호 및 수평동기신호로 수평동기신호의 주기와 동일한 주기를 갖는 가상 수평동기신호 및 제1필드에서만 액티브되는 제1필드 액티브 제어신호 및 한주기가 1프레임인 제1필드 및 제2필드에 대한 수직동기신호를 발생하는 동기생성부와, 상기 동기생성부에 연결되어 동기생성부로부터의 가상 수평동기신호 및 제1필드 액티브 제어신호에 따라 상기 가상 수평동기신호의 에지의 스타트 포인트를 검출하는 수평 에지검출부와, 상기 동기생성부에 연결되어 동기생성부로부터의 제1필드 액티브 제어신호 및 한 주기가 1프레임인 제1필드 및 제2필드에 대한 수직동기신호에 따라 매이븐 에지를 검출하는 프레임 에지검출부와, 상기 동기생성부에 연결되어 매스터 클럭 및 제1필드 액티브 제어신호에 따라 매스터 클럭을 2분주시키는 클럭분주부와, 상기 수평 에지검출부 및 프레임 에지검출부 및 클럭분주부에 연결되어 상기 수평 에지검출부 및 프레임 에지검출부 및 클럭분주부의 출력을 논리 조합하는 익스클루시브 오아게이트와, 상기 익스클루시브 오아게이트에 연결되어 매스터 클럭에 따라 상기 익스클루시브 오아게이트의 출력으로 필드오프셋 서브샘플링 클럭을 발생시키는 플립플롭으로 구비되는 필드오프셋 서브샘플링 클럭발생회로에 있다.
이하, 이 발명의 바람직한 실시예를 첨부도면을 참조로 하여 상세히 설명한다.
제1도는 이 발명에 따른 필드오프셋 서브샘플링 클럭발생회로도로서, 입력되는 복합동기신호를 분리하여 제1필드 및 제2필드에 대한 수직동기신호(Odd/even) 신호를 출력하는 동기분리부(10)에 동기생성부(20)를 연결시킨다. 상기 동기생성부(20)는 매스터 클럭에 따라 상기 동기분리부(10)로부터의 수직동기신호(Odd/even) 및 수평동기신호(Hsync)로 수평동기신호의 주기와 동일한 주기를 갖는 가상 수평동기신호(Hp) 및 제1필드에서만 액티브되는 제1필드 액티브 제어신호(Fs1) 및 한 주기가 1프레임인 제1필드 및 제2필에 대한 수직동기신호(Godd/Geven)를 발생한다. 그리고 상기 동기생성부(20)에는 가상 수평동기신호(Hp)의 에지(Edge)의 스타트 부분을 검출하는 수평 에지검출부(30)를 연결시키며, 또한, 상기 동기생성부(20)로부터의 제1필드 액티브 제어신호(Fs1) 및 주기가 1프레임인 제1필드 및 제2필드에 대한 수직동기신호(GOdd/Geven)에 따라 매 이븐 에지를 검출하는 프레임 에지검출부(40)를 상기 동기생성부(20)에 연결시킨다. 또한, 상기 동기생성부(20)에는 클스터 클럭 및 제1필드 액티브 제어신호(Fs1)에 따라 매스터 클럭을 2분주시키는 클럭분주부(50)를 연결시킨다. 한편, 상기 수평 에지검출부(30) 및 프레임 에지검출부(40) 및 클럭분주부(50)에는 익스클루시브 오아게이트(EX-OR1)를 연결시켜 상기 수평 에지검출부(30) 및 프레임 에지검출부(40) 및 클럭분주부(50)의 출력을 익스클루시브 오아시키며, 상기 익스클루시브 오아게이트(EX-OR1)에는 매스터 클럭에 따라 상기 익스클루시브 오아게이트(EX-OR1)의 출력으로 필드오프셋 서브샘플링 클럭(fclk)을 발생시키는 플립플롭(FF1)을 연결시키며, 상기 플립플롭(FF1)은 D플립플롭이다.
상기와 같이 구성된 이 발명에서 입력되는 복합동기신호는 동기분리부(10)에서 동기분리되어 수평동기신호(Hsync) 및 제1필드 및 제2필드에 대한 수직동기신호(Odd/even)로 출력된다. 상기 동기분리부(10)로부터의 최초의 신호는 동기생성부(20)에 입력되어 내부 카운터를 초기화시키고, 10MHz인 매스터 클럭에 의해서 상기 수평동기신호(Hsync)로 수평동기신호의 주기와 같은 가상 수평동기신호(Hp), 그리고 제1필드에서만 액티브되는 제1필드 액티브 제어신호(Fs1) 및 한주기가 1프레임인 제1필드 및 제2필드에 대한 수직동기신호(GOdd/Geven)를 생성한다. 상기 신호(Hp), (Fs1), (Godd/Geven)중 가상 수평동기신호(Hp) 및 제1필드 액티브 제어신호(Fs1)는 수평 에지검출부(30)에 입력되어 가상 수평동기신호(Hp)의 에지의 스타트 포인트를 찾아서 로직 "하이"신호를 100nsec 동안 출력한다. 그리고, 상기 제1필드 액티브 제어신호(Fs1) 및 한주기가 1프레임인 제1필드 및 제2필드에 대한 수직동기신호(Good/Geven)는 프레임 에지검출부(40)에 입력되며 매스터 클럭에 따라 매 이븐(Even) 에지를 검출하면 로직 "하이"신호를 100nsec동안 출력한다. 또한, 상기 제1필드 액티브 제어신호(Fs1)는 클럭분주부(50)에도 입력되어 10MHz인 매스터 클럭을 분주하여 5MHz 클럭으로 생성시키며, 수평 에지검출부(30) 및 프레임 에지검출부(40) 및 클럭분주부(50)에 각각 입력되는 상기 제1필드 액티브 제어신호(Fs1)는 제1필드 액티브 제어신호(Fs1)의 스타트에서 상기 수평 에지검출부(30) 및 프레임 에지검출부(40) 및 클럭분주부(50)의 출력을 모두 로직 "하이"상태로 만든다. 그리고 상기 수평 에지검출부(30) 및 프레임 에지검출부(40) 및 클럭분주부(50)의 출력은 익스클루시브 오아게이트(EX-OR1)를 통하여 익스클루시브 오아된 후 플립플롭(FF1)를 거쳐 클럭위상이 제1필드에서는 0°, 제2 및 제3필드에서는 180°, 제4필드에서는 0°의 순서의 필드오프셋 서브샘플링 클럭으로 발생되어 약 2.5MHz 이상의 고주파 신호가 정확히 푸키누키 홀로 변조되게 한다. 즉, 이 발명은 변조 캐리어의 중심위가 수평축으로 5MHz, 수직축으로 262.5/2CHP, 시간축으로 15Hz임을 이용한 것으로, 샘플링 비율이 10MHz이므로 이를 2분주하면 수평변조 캐리어가 생성되며 필드단위 위상이 2분주되면 수직변조 캐리어가 생성되며 필드단위로 위와 같은 위상을 유지하면 시간변조 클럭위상이 제1필드에서는 0°, 제2 및 제3필드에서는 180°, 제4필드에서는 0°로 유지되어 약 2.5MHz 이상의 고주파 신호를 저주파 영역으로 정확히 폴딩시키게 된다.
이상에서 살펴본 바와같이 이 발명은 약 2.5MHz 이상의 고주파 신호를 저주파 대역내에 폴딩시킬때 필드오프셋 서브샘플링 방법을 이용하여 고주타 신호가 정확히 푸키누키 홀로 변조되게 함으로써 재생시 해상도가 향상되게 한 효과가 있다.

Claims (2)

  1. 입력되는 복합동기신호를 분리하여 수평동기신호(Hsync) 및 제1필드 및 제2필드에 대한 수직동기신호(Odd/even)를 출력하는 동기분리부(10)와, 상기 동기분리부(10)에 연결되어 매스터 클럭에 따라 상기 동기분리부(10)로부터의 수직동기신호(Odd/even) 및 수평동기신호(Hsync)로 수평동기신호의 주기와 동일한 주기를 갖는 가상 수평동기신호(Hp) 및 제1필드에서만 액티브되는 제1필드 액티브 제어신호(Fs1) 및 한주기가 1프레임인 제1필드 및 제2필드에 대한 수직동기신호(Godd/Geven)를 발생하는 동기생성부(20)와, 상기 동기생성부(20)에 연결되어 동기생성부(20)로부터의 가상 수평동기신호(Hp) 및 제1필드 액티브 제어신호(Fs1)에 따라 상기 가상 수평동기신호(Hp)의 에지의 스타트 포인트를 검출하는 수평 에지검출부(30)와, 상기 동기생성부(20)에 연결되어 동기생성부(20)로부터의 제1필드 액티브 제어신호(Fs1) 및 한주기가 1프레임인 제1필드 및 제2필드에 대한 수직동기신호(Godd/Geven)에 따라 매 이븐 에지를 검출하는 프레임 에지검출부(40)와, 상기 동기생성부(20)에 연결되어 매스터 클럭 및 제1필드 액티브 제어신호(Fs1)에 따라 매스터 클럭을 2분주시키는 클럭분주부(50)와, 상기 수평 에지검출부(30) 및 프레임 에지검출부(40) 및 클럭분주부(50)에 연결되어 상기 수평 에지검출부(30) 및 프레임 에지검출부(40) 및 클럭분주부(50)의 출력을 논리 조합하는 익스클루시브 오아게이트(EX-OR1)와, 상기 익스클루시브 오아게이트(EX-OR1)에 연결되어 매스터 클럭에 따라 상기 익스클루시브 오아게이트(EX-OR1)의 출력으로 필드오프셋 서브샘플링 클럭(fclk)을 발생시키는 플립플롭(FF1)으로 구부되는 필드오프셋 서브샘플링 클럭발생회로.
  2. 제1항에 있어서, 상기 플립플롭(FF1)은 D플립플롭인 필드오프셋 서브샘플링 클럭발생회로.
KR1019920003384A 1992-02-29 1992-02-29 필드오프셋 서브샘플링 클럭발생회로 KR950003026B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920003384A KR950003026B1 (ko) 1992-02-29 1992-02-29 필드오프셋 서브샘플링 클럭발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920003384A KR950003026B1 (ko) 1992-02-29 1992-02-29 필드오프셋 서브샘플링 클럭발생회로

Publications (2)

Publication Number Publication Date
KR930018954A KR930018954A (ko) 1993-09-22
KR950003026B1 true KR950003026B1 (ko) 1995-03-29

Family

ID=19329837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920003384A KR950003026B1 (ko) 1992-02-29 1992-02-29 필드오프셋 서브샘플링 클럭발생회로

Country Status (1)

Country Link
KR (1) KR950003026B1 (ko)

Also Published As

Publication number Publication date
KR930018954A (ko) 1993-09-22

Similar Documents

Publication Publication Date Title
JPH09107557A (ja) コンピュータビデオ信号からテレビジョンカラー副搬送波周波数信号を導出する装置及び方法
JP2610726B2 (ja) 同期信号復元回路
KR950003026B1 (ko) 필드오프셋 서브샘플링 클럭발생회로
JP2579998B2 (ja) 同期信号再生回路
JPH0793709B2 (ja) テレビジョン受像機
JPH06101855B2 (ja) ビデオ信号変換装置
US5126854A (en) Phase lock circuit for generating a phase synched synchronizing video signal
KR910005253B1 (ko) 반송색신호의 주파수저역 변환장치
US5534939A (en) Digital video clock generation system
CN100525472C (zh) 磁带录像机信号处理电路
KR940008803B1 (ko) Ntsc 영상신호의 가상 pal 변환회로
KR0138345B1 (ko) 디지탈 자동주파수조정(afc) 방법 및 장치
JP2720189B2 (ja) 文字放送信号発生装置および文字放送信号受信機
KR930009180B1 (ko) 텔레비젼 방식 변환기
JP2654773B2 (ja) テレビジヨン信号記録再生方式
KR0123724B1 (ko) 동기신호 발생장치 및 이를 이용한 영상신호 처리장치
JP3087354B2 (ja) 多重信号再生装置及び映像信号処理装置
JPS63203076A (ja) Vtrの文字信号表示回路
KR880000412Y1 (ko) 칼러 영상신호 기록장치
EP0472326A2 (en) Horizontal synchronizing signal separation circuit
KR100207633B1 (ko) 위상동기루프회로
JPS625515B2 (ko)
JP2795343B2 (ja) テレビジヨン信号伝送方式
JP2962421B2 (ja) スーパーインポーズ回路
KR960012020B1 (ko) 캡션 자막 배속회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee