KR950002215Y1 - 휘도신호 처리시 디테일 노이즈 제거회로 - Google Patents

휘도신호 처리시 디테일 노이즈 제거회로

Info

Publication number
KR950002215Y1
KR950002215Y1 KR2019890012317U KR890012317U KR950002215Y1 KR 950002215 Y1 KR950002215 Y1 KR 950002215Y1 KR 2019890012317 U KR2019890012317 U KR 2019890012317U KR 890012317 U KR890012317 U KR 890012317U KR 950002215 Y1 KR950002215 Y1 KR 950002215Y1
Authority
KR
South Korea
Prior art keywords
transistor
resistor
signal
base
noise
Prior art date
Application number
KR2019890012317U
Other languages
English (en)
Other versions
KR910005166U (ko
Inventor
황정환
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019890012317U priority Critical patent/KR950002215Y1/ko
Publication of KR910005166U publication Critical patent/KR910005166U/ko
Application granted granted Critical
Publication of KR950002215Y1 publication Critical patent/KR950002215Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/213—Circuitry for suppressing or minimising impulsive noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Networks Using Active Elements (AREA)

Abstract

내용 없음.

Description

휘도신호 처리시 디테일 노이즈 제거회로
제1도는 종래의 노이즈 제거회로도.
제2도는 본 고안에 따른 휘도신호 처리시 디테일 노이즈 제거회로도.
제3도는 본 고안 회로에 따른 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
가 : 하이패스앰프 나 : 다이오드 슬라이스 칩
다 : 로우패스앰프 LPF : 로우패스필터
HPF : 하이패스필터 Q1∼Q16: 트랜지스터
R1∼R20: 저항 C1, C2: 콘덴서
D1, D2: 다이오드
본 고안은 VCR 휘도신호 처리에 관한 것으로 특히 휘도신호 처리시에 발생하는 노이즈를 극히 미세한 부분까지 제거가 가능하도록 한 휘도신호 처리시의 디테일(Detail)노이즈 제거회로에 관한것이다.
종래의 노이즈 제거회로는 입력(Vin)이 하이패스필터(HPF)와 로우패스필터(LPF)로 각각 나뉘어져 입력된 후 가산기(A)에 의해 더해져 단순 노이즈만을 제거하는 구성이다.
즉 로우패스필터(LPF)에서 피크 노이즈를 제거하여 하이패스된 신호와 가산기(A)에서 합쳐서 원래의 신호를 만들어 낸다.
그런데 상기와 같은 노이즈제거회로에서는 저주파 부분의 피크 노이즈만이 제거될뿐 저주파에서 고주파에 이르기까지 모든 노이즈 성분을 제거하기란 불가능한 단점이 있었다.
본 고안은 이러한 단점을 해결하기 위해 안출된 것으로 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
먼저 제2도에서 그 구성을 보면 트랜지스터(Q10)의 베이스는 휘도(Y)신호입력(Vin)과 연결되고 트랜지스터(Q10)의 콜렉터는 전원(Vcc)과 연결되고 트랜지스터(Q10)의 에미터는 트랜지스터(Q12)의 베이스와 트랜지스터(Q11)의 콜렉터에 연결되는 동시에 병렬연결된 저항(R11)과 저항(R12)에 연결되고 저항(R11)은 트랜지스터(Q3)의 베이스와 연결되고 저항(R12)은 콘덴서(C1)와 트랜지스터(Q2)의 베이스에 공통연결되고 트랜지스터(Q11)의 에미터는 저항(R14)을 거쳐 접지로 연결되고 그 베이스에는 바이어스(Bias)전원이 인가되며 트랜지스터(Q12)의 콜렉터는 전원(Vcc)과 연결되고 트랜지스터(Q12)의 에미터는 저항(R15)을 거쳐 트랜지스터(Q13)의 에미터와 접속되어 트랜지스터(Q14)의 콜렉터와 연결되고 트랜지스터(Q14)의 에미터는 저항(R16)을 거쳐 접지(GND)로 연결되며 트랜지스터(Q14)의 베이스에는 바이어스 전원이 인가되고 트랜지스터(Q13)의 콜렉터는 출력단(Vout)이 되는 동시에 저항(R17)을 거쳐 전원(Vcc)과 연결되고 트랜지스터(Q13)의 베이스는 저항(R18)을 거쳐서는 트랜지스터(Q15)의 에미터와 연결되고 저항(R20)을 거쳐서는 콘덴서(C2)와 연결되며 저항(R13)을 거쳐서는 접지로 연결되고 콘덴서(C2)도 접지로 연결되고 트랜지스터(Q15)의 콜렉터는 전원(Vcc)과 연결되고 트랜지스터(Q15)의 베이스는 저항(R7, R8)의 접속점에 연결되고 저항(R7)은 전원과 연결되고 저항(R8)은 트랜지스터(Q8)의 콜렉터와 다이오드(D1)의 애노우드와 다이오드(D2)의 캐소우드에 공통연결되고 다이오드(D1)의 캐소우드와 다이오드(D2)의 애노우드는 접속되어 트랜지스터(Q7)의 콜렉터와 연결되는 동시에 저항(R10)을 거쳐 전원(Vcc)과 연결되고 트랜지스터(Q7)의 베이스는 저항(R13)을 거쳐 접지로 연결되는 동시에 트랜지스터(Q9)의 에미터와 연결되고 트랜지스터(Q7)의 에미터는 트랜지스터(Q6)의 에미터와 접속되어 트랜지스터(Q8)의 콜렉터와 연결되고 트랜지스터(Q8)의 에미터는 저항(R9)을 통해 접지로 연결되고 트랜지스터(Q9)의 콜렉터는 전원(Vcc)과 연결되고 그 베이스는 저항(R3)과 트랜지스터(Q2)의 콜렉터에 공통 연결되고 트랜지스터(Q6)의 베이스는 저항(R6)를 거쳐서 접지로 연결되는 동시에 트랜지스터(Q5)의 에미터와 연결되고 트랜지스터(Q5)의 콜렉터는 전원(Vcc)과 연결되고 그 베이스는 저항(R4)과 트랜지스터(Q3)의 콜렉터에 공통연결되고 트랜지스터(Q2, Q3)의 에미터는 접속되어 트랜지스터(Q4)의 콜렉터와 연결되며 트랜지스터(Q4)의 에미터는 저항(R5)을 거쳐 접지로 연결되고 저항(R3,R4)은 접속되어 트랜지스터(Q16)의 에미터와 연결되고 트랜지스터(Q16)의 베이스는 저항(R1)과 트랜지스터(Q1)의 콜렉터와 공통연결되고 저항(R1)과 트랜지스터(Q16)의 콜렉터는 전원(Vcc)과 연결되고 트랜지스터(Q1)의 에미터는 저항(R2)을 거쳐 접지되며 콘덴서(C1)는 접지되고 트랜지스터(Q1, Q4, Q8)의 베이스에는 바이어스(Bias)전원이 인가되는 구성이다.
여기서 트랜지스터(Q2∼Q4, Q16) 저항(R3∼R5) 콘덴서(C1)의 구성은 고역 통과신호를 증폭하는 하이패스 앰프(가)이고 트랜지스터(Q6∼Q8) 저항(R7∼R10) 다이오드(D1,D2)의 구성은 다이오드 슬라이스(Slice)칩(나)을 나타내며 트랜지스터(Q12∼Q15) 저항(R15∼R20) 콘덴서(C2)의 구성은 저역통과 신호를 증폭하는 로우패스 앰프(다)를 나타낸다.
상기 구성회로의 동작상태를 설명하면 다음과 같다.
휘도(Y)신호가 트랜지스터(Q10)의 베이스로 입력되면 트랜지스터(Q10)를 통해 저항(R11, R12)을 각각 거쳐 하이패스 앰프(가)의 트랜지스터(Q2, Q3)로 인가되는데 이때 저항(R11)은 거친신호는 트랜지스터(Q3)의 베이스로 직접 인가되나 저항(R12)을 거친신호는 저항(R12)와 콘덴서(C1)의 로우패스 필터(LPH)를 통해 트랜지스터(Q2)의 베이스로 인가된다.
즉 트랜지스터(Q3)의 베이스에는 저항(R11)을 통해 신호가 직접 인가되고 트랜지스터(Q2)의 베이스에는 저항(R12)과 콘덴서(C1)의 로우패스 필터(LPF)를 통해 로우패스 필터링 된 후 입력되므로 하이패스 임프(가)의 출력은 고주파수 부분의 증폭이 저주파보다 상대적으로 크게된다.
그것은 트랜지스터(Q2, Q3)의 입력단(⑥,⑦)에서의 차동입력이 고주파쪽이 크므로 그 출력은 고주파가 증폭된 제3도 '②'와 같은 파형이 된다.
이 신호는 트랜지스터(Q5, Q9)를 통해 다이오드-슬라이스-칩(나)의 양단(트랜지스터(Q6, Q7))으로 입력되어 다이오드(D1,D2)에 의해 디테일 조이즈 성분이 제공되어 (제3도의 ③파형)로우패스 앰프(다)의 트랜지스터(Q15)의 베이스로 피이드백 된다.
로우패스 앰프(다)의 트랜지스터(Q12)의 베이스에는 트랜지스터(Q10)를 거친 원래신호가 입력되고 트랜지스터(Q3)의 베이스에는 노이즈가 제거된 트랜지스터(Q15)의 출력신호가 저항(R20) 콘덴서(C2) 저항(R18)의 하이패스 필터(HPF)통해 하이패스 필터링되어 (제3도 ④파형)입력되므로 최종출력은 디테일 노이즈가 제공된 원래의 신호 즉 제3도의 ⑤ 파형이 출력된다.
이때 로우패스 엠프(다)는 저역통과 신호를 증폭하고 동시에 고역통과 증폭된 신호 즉 노이즈가 제거된 신호를 합쳐주는 가산기 기능도 수행하여 원래 요구되는 원신호 즉 디테일 노이즈가 제거된 원래신호를 출력한다.
따라서 본 고안은 디테일한 노이즈 제거가 가능한 효과가 있어 비디오 시그날 프로세스 전체를 1-칩화 할 경우 중요한 기술로 사용할 수 있다.

Claims (1)

  1. 휘도신호 입력을 인가받는 트랜지스터(Q10)와, 상기 트랜지스터(Q10)을 통한 입력신호를 트랜지스터(Q3)의 베이스로 직접인가하는 저항(R11)과, 저항(R12)과 콘덴서(C1)로 구성되며 상기 트랜지스터(Q10)를 통한 입력신호를 로우패스 필터링하여 트랜지스터(Q2)의 베이스로 인가하는 로우패스 필터(LPF)와, 콘덴서(C1) 저항(R3∼R5)트랜지스터(Q2∼Q4, Q16)으로 구성되어 고역통과 신호를 증폭하는 하이패스 앰프(가)와, 상기 하이패스 앰프(가)의 출력을 다이오드-슬라이스칩(나)의 양단으로 인가하는 트랜지스터(Q5, Q9)와, 트랜지스터(Q6∼Q8) 저항(R7∼R10) 다이오드(D1,D2)로 구성되어 디테일 노이즈를 제거하는 다이오드-슬라이스-칩(나)과, 저항(R18, R20) 콘덴서(C2)의 하이패스 필터(HPF)와 트랜지스터(Q12∼Q15) 저항(R15∼R17, R19)으로 구성되어 저역통과 신호를 증폭하고 노이즈가 제거된 고역통과 증폭신호를 합해주는 가산기 역활을 수행하는 로우패스 앰프(다)와, 바이어스 전원을 받으며 에미터가 저항(R2, R14)을 각각거쳐 접지는 트랜지스터(Q1, Q11)를 포함하여 구성된 것을 특징으로 하는 휘도신호 처리시 디테일 노이즈 제거회로.
KR2019890012317U 1989-08-23 1989-08-23 휘도신호 처리시 디테일 노이즈 제거회로 KR950002215Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890012317U KR950002215Y1 (ko) 1989-08-23 1989-08-23 휘도신호 처리시 디테일 노이즈 제거회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890012317U KR950002215Y1 (ko) 1989-08-23 1989-08-23 휘도신호 처리시 디테일 노이즈 제거회로

Publications (2)

Publication Number Publication Date
KR910005166U KR910005166U (ko) 1991-03-20
KR950002215Y1 true KR950002215Y1 (ko) 1995-03-29

Family

ID=19289359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890012317U KR950002215Y1 (ko) 1989-08-23 1989-08-23 휘도신호 처리시 디테일 노이즈 제거회로

Country Status (1)

Country Link
KR (1) KR950002215Y1 (ko)

Also Published As

Publication number Publication date
KR910005166U (ko) 1991-03-20

Similar Documents

Publication Publication Date Title
JPH04352507A (ja) 増幅器
KR950002215Y1 (ko) 휘도신호 처리시 디테일 노이즈 제거회로
KR950008135B1 (ko) 신호발생장치
JP3479334B2 (ja) ステレオとデュアル音声信号認識用回路
JP3179838B2 (ja) ノイズ検出回路
KR950006344Y1 (ko) 하이패스 리미터회로
JP2698201B2 (ja) ビデオヘッドアンプ
JPH073929B2 (ja) Ａｍ検波回路
JP2998107B2 (ja) 中間周波増幅装置
KR0139341B1 (ko) 기생 발진을 제거한 에프엠 중간 주파 증폭기 및 그의 전원 메탈 배선법
JPH0522979Y2 (ko)
KR900003542Y1 (ko) 재생 휘도 신호의 잡음 제거회로
JPH04367107A (ja) 光検出回路
JPH0347768B2 (ko)
JPS6043682B2 (ja) 信号増幅器
JP3339546B2 (ja) オーディオ信号増幅回路
KR910003317Y1 (ko) 세컴 크로마 신호의 잡음 제거회로
JP2589577Y2 (ja) スイッチ回路
JPS5926673Y2 (ja) ノイズ除去回路
JPS60109313A (ja) 中間周波処理用半導体集積回路
JPH01303970A (ja) 波形整形回路
SU1457144A2 (ru) Дифференциальный усилитель
JPS6231523B2 (ko)
KR880000313B1 (ko) 심전계의 갈바노미터 구동회로
JPS58201409A (ja) 増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020219

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee