KR950002081Y1 - Msx 컴퓨터의 음성합성 인터페이스회로 - Google Patents

Msx 컴퓨터의 음성합성 인터페이스회로 Download PDF

Info

Publication number
KR950002081Y1
KR950002081Y1 KR2019900004411U KR900004411U KR950002081Y1 KR 950002081 Y1 KR950002081 Y1 KR 950002081Y1 KR 2019900004411 U KR2019900004411 U KR 2019900004411U KR 900004411 U KR900004411 U KR 900004411U KR 950002081 Y1 KR950002081 Y1 KR 950002081Y1
Authority
KR
South Korea
Prior art keywords
nand gate
computer
circuit
voice
interface circuit
Prior art date
Application number
KR2019900004411U
Other languages
English (en)
Other versions
KR910018753U (ko
Inventor
조흥
Original Assignee
대우전자 주식회사
김용원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 김용원 filed Critical 대우전자 주식회사
Priority to KR2019900004411U priority Critical patent/KR950002081Y1/ko
Publication of KR910018753U publication Critical patent/KR910018753U/ko
Application granted granted Critical
Publication of KR950002081Y1 publication Critical patent/KR950002081Y1/ko

Links

Classifications

    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10LSPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L13/00Speech synthesis; Text to speech systems
    • G10L13/02Methods for producing synthetic speech; Speech synthesisers
    • G10L13/04Details of speech synthesis systems, e.g. synthesiser structure or memory management
    • G10L13/047Architecture of speech synthesisers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Electrically Operated Instructional Devices (AREA)

Abstract

내용 없음.

Description

MSX 컴퓨터의 음성합성 인터페이스회로
제1도는 본 고안의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 중앙처리장치(CPU) 2, 5 : 인버터
3 : 낸드게이트 4 : 디코더
6a-6d : 래치회로 7 : 음성합성회로
본 고안은 MSX컴퓨터에 있어서 프로그램의 종류에 따라 동작 순서 및 방법을 음성으로 제공하여 문자나 글자를 알지 못하는 유아들에게 컴퓨터를 쉽게 조작할수 있도록 하는 MSX컴퓨터의 음성합성인터페이스회로에 관한 것이다.
일반적으로 MSX컴퓨터의 내부롬(ROM)에는 음성프로그램이 설정되어 있지않아 글자나 문자를 알지 못하는 어린유아는 조작할 수 없어 유아 교육용으로는 적합하지 않았던 것이다.
따라서 본 고안은 MSX컴퓨터에 음성프로그램을 설정하고 또한 음성합성회로에 각종 프로그램의 종류에 따라 진행순서 및 진행방법을 설명할 수 있는 음성데이타를 저장한 후 중앙처리장치 명령에 의해 실행 프로그램에 해당하는 적절한 음성을 출력토록함으로서 유아가 용이하게 조작할 수 있어 교육효과를 높일 수 있는 MSX컴퓨터의 음성합성인터페이스회로를 제공하는데 본 고안의 목적이 있는 것이다.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.
제1도에서와 같이 중앙처리장치(1)의 데이타버스(D0-D7)를 래치회로(6a-6d)에 각각 전송하되 상기 중앙처리장치(1)의 일부어드레스(A0-A1)는 디코더(4)에 나머지 어드레스(A2-A7)는 인버터(2)를 통하여 낸드게이트(3)에 전달하고 또한 입출력요구모드(IORQ)단과 라이트(WR)단은 인버터(5)를 거쳐 낸드게이트(3)에 연결하며 상기 낸드게이터(3)의 출력단을 디코더(4)에 접속하되 이의 출력신호를 래치회로(6a-6d) 이네이블(EN)단자에 인가하는 한편 래치회로(6a-6d)의 출력데이타를 음성합성회로(7)에 전송하여서된 MSX컴퓨터의 음성합성인터페이스회로인 것이다.
상기와 같은 구성으로 이루어진 본 고안의 작용효과를 설명하면 다음과 같다.
먼저 음성합성회로(7)에 프로그램 종류에 따라 진행순서 및 방법을 32가지 음성데이타를 저장하고 각 래치회로(6a-6d)로서 8종류의 음성을 4개군으로 모두 32가지 음성데이타를 제어토록 한다.
즉, 특정음성을 출력시키기 위해 중앙처리장치(1)에서 지정된 데이타(D0-D7)는 래치회로(6a-6d)로 전송되나, 선택된 음성이 저장된 군을 결정하기 위하여 필요한 래치회로(6a-6d)중 하나를 이네이블시켜야 한다.
따라서 중앙처리장치(1)로 부터 프로그램설정에 따라 특정 래치회로(6a-6d)를 이네이블되도록 IORQ단과 WR단의 출력레벨이 "로우(LOW)" 상태로 되면 상기신호가 인버터(5)를 경유함에 따라 "하이(HIGH)"로 전환되어 낸드 게이트(3)에 전달되는 한편 일부 어드레스(A2-A7)의 "로우"신호가 인버터(2)를 거쳐 "하이"로 반전되어 낸드게이트(3)로 전송된다.
그러므로 낸드게이트(3)의 입력신호는 모두 "하이"로 되어 이의 출력은 "로우" 레벨로 전환후 디코더(4)에 전송하여 음성제어명령 및 타명령과의 구분을 명확하게 한다.
(엔드게이트(3)의 출력이 반드시 "로우"일때만 음성합성 회로(7)를 동작시킬 수 있다.)
이때 중앙처리장치(1)의 어드레스(A0-A1)가 디코더(4)에 인가됨으로서 어드레스(A0-A1)의 두 신호를 조합하여 래치회로(6a-6d)를 이네이블 시킬 수 있도록 대응하는 4개의 신호가 출력되게 한다.
따라서 디코더(4)에서 출력되는 신호는 인버터(5)에서 반전되어 래치회로(6a-6d)중 하나를 이네이블 시켜 중앙처리장치(1)로부터 전송되는 데이타버스(D0-D7)에 의해 결정되어 음성합성회로(7)내에 저장된 음성신호를 출력되게 한다. 가령 예를들어 중앙처리장치(1)의 데이타버스가 D0가 "하이" 그리고 나머지 데이타버스(D1-D7) "로우"이고 어드레스(A0)(A1)가 "1, 1"일 경우 디코더(4)에서 인버터(INV)에 "하이" 신호를 인가시켜 래치회로(6a)가 이네이블 상태로 되어 음성합성회로(7)는 래치회로(6a)의 제어를 받은 D0데이타를 출력시키게 된다.
즉, 래치회로(6a-6d)의 이네이블상태와 중앙처리장치(D0-D7)의 데이타버스로서 음성합성회로(7)에 설정되어 있는 32종류의 프로그램진행방법 및 순서를 일러주는 음성데이타를 프로그램결정에 따라 재생할 수 있는 것이다.
이상에서 상술한 바와같이 작용하는 본 고안은 MSX컴퓨터에 음성프로그램을 설정하고 음성합성회로(7)에 프로그램의 진행순서 및 방법을 설명할 수 있는 데이타를 저장하여 중앙처리장치(1)의 명령에 따라 해당되는 음성을 출력케 하는 음성합성인터페스회로를 제공함으로서 글자 또는 문자를 알지 못하는 어린유아들에게 조작을 용이하게 하여 교육효과를 극대화시킬 수 있는 유용한 고안인 것이다.

Claims (1)

  1. 중앙처리장치(1)의 데이타버스(D0-D7)를 래치회로(6a-6d)에 각각 전송하되 상기 중앙처리장치(1)의 일부 어드레스(A0-A1)는 디코더(4)에 나머지 어드레스(A2-A7)는 인버터(2)를 통하여 낸드게이트(3)에 전달하고 또한 입출력요구 모드(IORQ)단과 라이트(WR)단은 인버터(5)를 거쳐 낸드게이터(3)에 연결하며 상기 낸드게이트(3)의 출력단을 디코더(4)에 접속하되 이의 출력신호를 래치회로(6a-6d) 이네이블(EN)단자에 인가하는 한편 래치회로(6a-6d)의 출력데이타를 음성합성회로(7)에 전송하여서된 것을 특징으로 하는 MSX컴퓨터의 음성합성인터페이스회로.
KR2019900004411U 1990-04-12 1990-04-12 Msx 컴퓨터의 음성합성 인터페이스회로 KR950002081Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900004411U KR950002081Y1 (ko) 1990-04-12 1990-04-12 Msx 컴퓨터의 음성합성 인터페이스회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900004411U KR950002081Y1 (ko) 1990-04-12 1990-04-12 Msx 컴퓨터의 음성합성 인터페이스회로

Publications (2)

Publication Number Publication Date
KR910018753U KR910018753U (ko) 1991-11-29
KR950002081Y1 true KR950002081Y1 (ko) 1995-03-24

Family

ID=19297555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900004411U KR950002081Y1 (ko) 1990-04-12 1990-04-12 Msx 컴퓨터의 음성합성 인터페이스회로

Country Status (1)

Country Link
KR (1) KR950002081Y1 (ko)

Also Published As

Publication number Publication date
KR910018753U (ko) 1991-11-29

Similar Documents

Publication Publication Date Title
KR850001566A (ko) 마이크로 컴퓨터
KR950002081Y1 (ko) Msx 컴퓨터의 음성합성 인터페이스회로
JPS6471338A (en) Circuit device for evaluating control signal
KR840003854A (ko) 상호 변경 가능 인터페이스 회로장치
KR970022355A (ko) 집적 회로내의 입출력 장치
JPS5513426A (en) Checking system for data bus
JPS63228281A (ja) メモリカ−ド
JPS57196334A (en) Memory interface
JPS6041092A (ja) 表示装置
JPS56101247A (en) Audio output device
KR940012128A (ko) 마이크로 컴퓨터
KR930004866A (ko) 고속 데이타 송수신 인터페이스 회로 및 방법
JPS59151371A (ja) 半導体メモリ素子
KR870011547A (ko) 8비트 및 16비트 중앙처리장치를 이용한 데이타신호 처리장치
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR930010719A (ko) 칼라프로그램 실행을 위한 칼라 모방회로
KR910021050A (ko) 디코더 회로
KR930014004A (ko) 마이크로 프로세서 데벨로프 시스템
JPS6421657A (en) Priority setting system
KR870005318A (ko) 패턴 인식시 최소거리 분류 방법
KR880003502A (ko) 전자교환기의 시스템콘솔 자동시험장치
JPS56153574A (en) Memory device
KR880013066A (ko) 쿼드유와트 칩 선택제어회로
KR900013407A (ko) 마이크로프로세서의 인터럽트 확장회로
KR940015859A (ko) 타이콤 시스템의 인터럽트 중재장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19990227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee