KR950001174B1 - Auto-cutout circuit of input signal - Google Patents
Auto-cutout circuit of input signal Download PDFInfo
- Publication number
- KR950001174B1 KR950001174B1 KR1019920021429A KR920021429A KR950001174B1 KR 950001174 B1 KR950001174 B1 KR 950001174B1 KR 1019920021429 A KR1019920021429 A KR 1019920021429A KR 920021429 A KR920021429 A KR 920021429A KR 950001174 B1 KR950001174 B1 KR 950001174B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input
- terminal
- synchronous
- switching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Landscapes
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Abstract
Description
제1도는 종래기술에 따른 입력신호 절환회로도.1 is an input signal switching circuit diagram according to the prior art.
제2도는 본 발명에 따른 입력신호 자동절환회로도.2 is an input signal automatic switching circuit diagram according to the present invention.
제3도는 제2도에 따른 일실시예를 도시한 회로도.3 is a circuit diagram showing an embodiment according to FIG.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10, 11, 12 : 멀티바이브레이터 20, 21 : 스위칭회로10, 11, 12: multivibrator 20, 21: switching circuit
30, 31 : 신호입력부 40, 41 : 버퍼30, 31: signal input unit 40, 41: buffer
50, 51 : 동기신호검출부 60 : 동기신호절환부50, 51: synchronization signal detection unit 60: synchronization signal switching unit
70 : 영상신호절환제어부 80 : 신호절환제어부70: image signal switching control unit 80: signal switching control unit
90 : 신호검출부 100 : 영상신호절환부90: signal detection unit 100: video signal switching unit
R1,…, R31 : 저항 C1, …, C12 : 콘덴서R1,… , R31: resistance C1,... , C12: condenser
OR : 논리합소자 Q1, …, Q7 : 트랜지스터OR: logical sum element Q1,... , Q7: Transistor
D1, D2 : 다이오드D1, D2: Diode
본 발명은 영상시스템에 있어서 입력신호 절환회로에 관한 것으로 특히 하나 이상의 영상신호가 표시가능한 화상표시 장치상에 에러발생없이 신호가 표시되도록 입력신호에 따라 자동으로 절환할 수 있는 입력신호 자동절환회로에 관한 것이다.The present invention relates to an input signal switching circuit in an image system, and more particularly to an input signal automatic switching circuit that can be automatically switched according to the input signal so that a signal is displayed on the image display apparatus capable of displaying one or more image signals without error. It is about.
가정 및 사회에 자동시스템화가 도입되고 있는 현대에 기기 설치상 또는 사용상의 편의 및 경비 절감에 의해 다중매체화를 이룩한 기기들의 사용이 많아지고 있다. 특히, 컴퓨터와 영상시스템(텔레비젼 또는 비디오 카세트레코더)의 기능을 갖춘 기기는 이미 소비자들에게 보급 단계에 이르렀고, 그 외에도 다기능의 기기가 개발, 보급되고 있는 실정이다.In modern times, where automatic systemization is being introduced into homes and society, the use of devices that achieve multiple media is increasing due to the convenience of installation and cost reduction. In particular, devices equipped with the functions of computers and video systems (TV or video cassette recorders) have already reached the consumer stage, and multi-functional devices are being developed and distributed.
상기 컴퓨터와 영상시스템의 기능을 갖춘 기기에서 사용자가 원하는 신호를 하나의 화상표시장치상에 표시하기 위해서는 컴퓨터에서 처리한 신호와, 영상시스템에서 처리한 신호 두가지 모두 표시가능해야 한다.In order to display a signal desired by a user in a device having a function of the computer and an image system on a single image display device, both a signal processed by a computer and a signal processed by an image system must be displayed.
따라서 하나의 화상표시장치상에 하나 이상의 신호를 표시하기 위해서는 입력되는 신호에 따라 절환가능한 입력신호 절환회로를 구비해야 하였다.Therefore, in order to display one or more signals on one image display device, an input signal switching circuit that can be switched according to an input signal has to be provided.
상기 설명의 입력신호 절환회로가 사용된 종래의 회로를 제1도를 참조하여 설명한다.A conventional circuit in which the input signal switching circuit described above is used will be described with reference to FIG.
먼저 구성을 살펴보면, D-Sub입력부(D-Submimature ; 이하 ＂제2입력부＂라고 함 ; 30)와 2진코드입력부(Binary Code ; 이하 ＂제1입력부＂라고 함 ; 31)의 각 영상신호(R, G, B)(R', G', B')가 제1스위칭회로(20)를 통해서 출력된다.First of all, the video signals of the D-Sub input unit (D-Submimature; hereinafter referred to as "second input unit"; 30) and the binary code input unit (hereinafter referred to as "first input unit"; R, G, B) (R ', G', B ') are output through the first switching circuit 20.
상기 제2입력부(30)의 수평·수직 동기신호(H, V)는 제2스위칭회로(21)의 입력단자(X0, Y0)에 인가되고, 상기 제1입력부(31)의 수평·수직 동기신호(H', V')는 상기 제2스위칭회로(21)의 입력단자(X1, Y1)에 인가된다.The horizontal and vertical synchronization signals H and V of the second input unit 30 are applied to the input terminals X0 and Y0 of the second switching circuit 21 and the horizontal and vertical synchronization of the first input unit 31 is performed. The signals H 'and V' are applied to the input terminals X1 and Y1 of the second switching circuit 21.
또한 제1입력부(31)의 수평동기신호(H')는 멀티바이브레이터(12)로도 인가되며, 상기 멀티바이브레이터(12)의 출력은 저항(R30, R31) 및 콘덴서(C12)를 통해서 논리합소자(OR)의 제1입력단자로 인가된다. 상기 논리합소자(OR)의 출력은 상기 제2스위칭회로(21)의 제어단자(SX, SY)로 인가되고, 상기 제2스위칭회로(21)는 인가되는 종래회로의 동작을 상세히 설명한다.In addition, the horizontal synchronization signal H 'of the first input unit 31 is also applied to the multivibrator 12, and the output of the multivibrator 12 is coupled to the logic element through the resistors R30 and R31 and the capacitor C12. OR) is applied to the first input terminal. The output of the logic sum element OR is applied to the control terminals S X and S Y of the second switching circuit 21, and the operation of the conventional circuit to which the second switching circuit 21 is applied will be described in detail. .
상기 구성에 의한 종래회로의 동작을 상세히 설명한다.The operation of the conventional circuit by the above configuration will be described in detail.
제2입력부(30)와 제1입력부(31)에서 인가되는 영상신호(R, G, B)(R', G', B')는 제1스위칭회로(20)에서 수동으로 사용자가 선택하여 출력된다.The video signals R, G, and B (R ', G', B ') applied by the second input unit 30 and the first input unit 31 are manually selected by the user in the first switching circuit 20. Is output.
그리고 제2스위칭회로(21)의 동기신호 선택은 논리합소자(OR)의 출력신호에 따라 선택되는데, 제1입력부(31)에서 수평동기신호(H')를 출력하면 제2스위칭회로(21)의 입력단자(X1)로 인가되는 한편 멀티바이브레이터(12)로도 인가된다. 상기 멀티바이브레이터(12)는 동기신호가 입력되면 일정시간 동안 하이논리신호를 출력한다. 상기 멀티바이브레이터(12)의 출력은 논리합소자(OR)로 인가되고, 상기 논리합소자(OR)는 입력된 신호에 따라 하이논리신호를 제2스위칭회로(21)의 제어단자(SX, SY)로 출력하게 된다.The synchronization signal selection of the second switching circuit 21 is selected according to the output signal of the logic sum element OR. When the horizontal synchronization signal H 'is output from the first input unit 31, the second switching circuit 21 is selected. Is applied to the input terminal (X1) of, while also being applied to the multivibrator (12). The multivibrator 12 outputs a high logic signal for a predetermined time when a synchronization signal is input. The output of the multivibrator 12 is applied to the logic sum element OR, and the logic sum element OR sends a high logic signal according to the input signal to the control terminals S X and S Y of the second switching circuit 21. Will be printed.
상기 제2스위칭회로(21)는 인가되는 하이논리 제어신호에 (또는 로우논리 제어신호)에 따라 입력단자(X1, Y1)로 입력한 신호를 선택하여 출력하게 된다.The second switching circuit 21 selects and outputs a signal input to the input terminals X1 and Y1 according to a high logic control signal (or a low logic control signal) applied to the second switching circuit 21.
그리고 제1입력부(31)에서 수평동기신호(H')가 출력되지 않을 때 멀티바렌브레이터(12)는 신호출력이 없는 로우상태를 유지하므로, 논리합소자(OR) 또한 반대상태의 신호를 출력해서 제어단자(SX, SY)로 로우 논리 제어신호가 입력됨에 따라 입력단자(X0, Y0)로 입력한 동기신호를 출력하였다.In addition, when the horizontal synchronization signal H 'is not output from the first input unit 31, the multivarrenbrator 12 maintains a low state without signal output, so that the logic sum element OR also outputs a signal in the opposite state. Therefore, as the low logic control signal was input to the control terminals S X and S Y , the synchronization signal inputted to the input terminals X0 and Y0 was output.
즉, 수직·수평동기신호는 제2입력부(31)의 수평동기신호(H') 출력 유·무에 따라 자동으로 선택되어 출력되었다.That is, the vertical and horizontal synchronous signals are automatically selected and output according to whether or not the horizontal synchronous signal H 'of the second input unit 31 is output.
상기 제1스위칭(20)에서 수동선책에 의해 출력된 영상신호는 수직·수평동기신호에 동기하여 화상표시장치 상에 표시되었다. 그러나 종래의 입력신호 절환회로는 영상신호를 사용자가 수동으로 절환시켜야 하는 문제점이 있었다.The video signal output by the manual selection in the first switching 20 is displayed on the image display device in synchronization with the vertical and horizontal synchronization signals. However, the conventional input signal switching circuit has a problem that the user must manually switch the image signal.
따라서 상기 문제점을 해결하기 위한 본 발명의 목적은 입력되는 신호에 따라 영상신호와 동기신호를 자동으로 절환할 수 있는 입력신호 자동절환회로를 제공하는데 있다.Accordingly, an object of the present invention for solving the above problems is to provide an input signal automatic switching circuit that can automatically switch the video signal and the synchronization signal according to the input signal.
상기 목적을 달성하기 위한 본 발명은 화상표시장치를 구비한 영상시스템에 있어서; 제1영상신호(2진코드)와 제2영상신호(D-Sub)를 입력하는 제1,2입력단자(5, 15)와, 제1동기신호(2진코드)와 제2동기신호(D-Sub)를 입력하는 제3,4입력단자(25, 35)와, 상기 제2,4입력단자(25, 35)로 입력되는 동기신호의 유·무를 검출하여 제어신호를 출력하는 신호검출부(90)와 상기 신호검출부(90)의 제어하에 상기 제3입력단자(또는 제4입력단자)로 입력되는 동기신호를 선택하여 상기 화상표시장치로 출력하는 동기신호절환부(60)와, 상기 신호검출부(90)의 출력제어신호에 의해 스위칭되어 제1입력단자(또는 제2입력단자)로 입력되는 영상신호를 상기 동기신호절환부(60)의 출력동기신호에 동기하여 상기 화상표시장치로 출력하는 영상신호절환부(100)를 구비함을 특징으로 한다.The present invention for achieving the above object is a video system having an image display device; First and second input terminals 5 and 15 for inputting a first video signal (binary code) and a second video signal (D-Sub), and a first synchronous signal (binary code) and a second synchronous signal ( D-Sub input third and fourth input terminals (25, 35) and the signal detection unit for detecting the presence or absence of the synchronization signal input to the second, fourth input terminals (25, 35) and outputs a control signal A synchronization signal switching unit 60 which selects and outputs a synchronization signal input to the third input terminal (or fourth input terminal) to the image display apparatus under the control of the signal detection unit 90; The image signal which is switched by the output control signal of the signal detection unit 90 and input to the first input terminal (or the second input terminal) is synchronized with the output synchronization signal of the synchronization signal switching unit 60 to the image display device. It characterized in that it comprises a video signal switching unit 100 for outputting.
이하 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 따른 입력신호 자동절환회로의 블럭도이다. 먼저 구성을 살펴보면, 2진코드 영상신호(이하 ＂제1영상신호＂라고 함)를 입력하는 입력단자(5)는 제1버퍼(40)의 신호입력단자와 접속하고 D-Sub영상신호(이하 ＂제2영상신호＂라고함)를 입력하는 입력단자(15)는 제2버퍼(41)의 신호입력단자와 접속한다. 상기 제1, 2버퍼(40, 41)의 출력단자는 영상신호출력단자(45)와 접속한다.2 is a block diagram of an input signal automatic switching circuit according to the present invention. First, the configuration, the input terminal 5 for inputting a binary code video signal (hereinafter referred to as "first video signal") is connected to the signal input terminal of the first buffer 40 and the D-Sub video signal (hereinafter referred to as The input terminal 15 for inputting the "second video signal" is connected to the signal input terminal of the second buffer 41. The output terminals of the first and second buffers 40 and 41 are connected to the video signal output terminal 45.
2진코드동기신호(이하 ＂제1동기신호＂라고 함)를 입력하는 입력단자(25)는 제1신호검출부(50)의 입력단자와 접속하는 한편 동기신호 절환부(60)의 제1입력단자와 접속하고, D-Sub동기신호(이하 ＂제2동기신호＂라고 함)를 입력하는 입력단자(35)는 제2신호검출부(51)의 입력단자와 접속하는 한편 동기신호절환부(60)의 제2입력단자와 접속한다.An input terminal 25 for inputting a binary code synchronization signal (hereinafter referred to as " first synchronization signal ") is connected to the input terminal of the first signal detection unit 50 while the first input of the synchronization signal switching unit 60 is performed. The input terminal 35 which is connected to the terminal and inputs a D-Sub synchronous signal (hereinafter referred to as " second synchronous signal ") is connected to the input terminal of the second signal detection section 51 while the synchronous signal switching section 60 Is connected to the second input terminal of
상기 제1,2신호검출부(50, 51)의 출력단자는 신호절환제어부(80)의 입력단자와 각각 접속하고, 상기 신호 절환제어부(80)의 제1출력단자는 상기 동기신호절환부(60)의 제어단자와 접속하며, 상기 신호절환제어부(80)의 제2출력단자는 영상신호절환제어부(70)의 입력단자와 접속한다.The output terminals of the first and second signal detection units 50 and 51 are connected to the input terminals of the signal switching control unit 80, respectively, and the first output terminal of the signal switching control unit 80 is connected to the synchronization signal switching unit 60. A control terminal is connected, and the second output terminal of the signal switching control unit 80 is connected to an input terminal of the video signal switching control unit 70.
상기 영상신호절환제어부(70)의 제1,2출력단자는 상기 제1,2버퍼(40, 41)의 제어단자와 각각 접속하고, 상기 동기신호절환부(60)의 출력단자는 동기신호 출력단자(55)와 접속한다.The first and second output terminals of the image signal switching control unit 70 are connected to the control terminals of the first and second buffers 40 and 41, respectively, and the output terminal of the synchronization signal switching unit 60 is a synchronization signal output terminal ( 55).
제3도는 제2도에 따른 일실시예로 먼저 접속관계를 설명한다.3 is a diagram illustrating an example of a connection relationship according to an embodiment of FIG. 2.
제1영상신호를 입력하는 입력단자(5)는 저항(R1)의 일측에 접속하는 한편 콘덴서(C1)의 일측에 접속하고, 상기 콘덴서(C1)의 다른 일측은 저항(R2, R3)의 일측 및 트랜지스터(Q1)의 베이스단자에 접속한다. 상기 저항(R1, R3)의 다른 일측은 기저전원에 접속되고 있다. 트랜지스터(Q1)의 콜렉터단자는 저항(R4)을 통해서 Vcc전원 입력단자와 접속하고, 에미터단자는 저항(R5)의 일측에 접속하는 한편 콘덴서(C2)를 통해서 영상신호출력단자(45)와 접속하며, 상기 저항(R5)의 다른 일측은 기저전원에 접속되어 있다.The input terminal 5 for inputting the first video signal is connected to one side of the resistor R1 while connected to one side of the capacitor C1, and the other side of the capacitor C1 is one side of the resistors R2 and R3. And the base terminal of the transistor Q1. The other side of the resistors R1 and R3 is connected to the base power source. The collector terminal of transistor Q1 is connected to the Vcc power input terminal through resistor R4, and the emitter terminal is connected to one side of resistor R5, while the video signal output terminal 45 and the capacitor C2 are connected. The other side of the resistor R5 is connected to the base power source.
제2영상신호를 입력하는 입력단자(15)는 저항(R6)의 일측에 접속하는 한편 콘덴서(C3)의 일측에 접속하고, 상기 콘덴서(C3)의 다른 일측은 저항(R7, R8) 일측과 접속하는 한편 트랜지스터(Q2)의 베이스단자에 접속한다. 상기 저항(R6, R8)의 다른 일측은 기저전원에 접속되고, 상기 트랜지스터(Q2)의 콜렉터단자는 저항(R9)을 통해서 Vcc전원 입력단자와 접속하며, 에미터단자는 저항(R10)의 일측에 접속하는 한편 콘덴서(C4)를 통해서 영상신호출력단자(45)와 접속한다. 상기 저항(R10)의 다른 일측은 기저전원에 접속되어 있다.The input terminal 15 for inputting the second video signal is connected to one side of the resistor R6 while connected to one side of the capacitor C3, and the other side of the capacitor C3 is connected to one side of the resistors R7 and R8. The connection is made to the base terminal of the transistor Q2. The other side of the resistors R6 and R8 is connected to a base power supply, the collector terminal of the transistor Q2 is connected to the Vcc power input terminal through a resistor R9, and the emitter terminal is one side of the resistor R10. And the video signal output terminal 45 through the capacitor C4. The other side of the resistor R10 is connected to a base power source.
상기 저항(R7)은 다른 일측은 트랜지스터(Q3)의 콜렉터단자와 접속하는 한편 저항(R11)을 통해 Vcc전원 입력단자와 접속하고, 상기 트랜지스터(Q3)의 에미터단자는 기저전원에 접속되며, 베이스단자는 저항(R12)의 일측에 접속한다. 상기 저항(R12)의 다른 일측은 저항(R13, R14)의 일측에 각각 접속하고, 상기 저항(R14)의 다른 일측은 저항(R2)의 일측과 접속하는 한편 다이오드(D1)의 음극단자와 접속한다.The other side of the resistor R7 is connected to the collector terminal of the transistor Q3, while the resistor R11 is connected to the Vcc power input terminal, and the emitter terminal of the transistor Q3 is connected to the base power source. The base terminal is connected to one side of the resistor R12. The other side of the resistor R12 is connected to one side of the resistors R13 and R14, respectively, and the other side of the resistor R14 is connected to one side of the resistor R2 while being connected to the negative terminal of the diode D1. do.
제1동기신호를 입력하는 입력단자(25)는 콘덴서(C5)를 통해서 멀티바이브레이터(10)의 입력단자와 접속하는 한편 동기신호절환부(60)의 단접단자(S1)와 접속한다. 상기 멀티바이브레이터(10)는 저항(R15)과 콘덴서(C6)를 통해서 Vcc전원 입력단자와 접속하고, 상기 멀티바이브레이터(10)의 출력단자(Q)는 저항(R16)의 일측에 접속하며, 상기 저하(R16)의 다른 일측은 콘덴서(C7)의 일측과 접속하는 한편 저항(R17)의 일측과 접속한다.The input terminal 25 for inputting the first synchronous signal is connected to the input terminal of the multivibrator 10 via the condenser C5 and to the single contact terminal S1 of the synchronization signal switching unit 60. The multivibrator 10 is connected to the Vcc power input terminal through a resistor R15 and a condenser C6, and the output terminal Q of the multivibrator 10 is connected to one side of the resistor R16. The other side of the drop R16 is connected to one side of the capacitor C7 and the other side of the resistor R17.
상기 콘덴서(C7)의 다른 일측은 기저전원에 접속되고, 저항(R17)의 다른 일측은 저항(R18)의 일측에 접속하는 한편 트랜지스터(Q4)의 베이스단자와 접속하며, 상기 저항(R18)의 다른 일측과 트랜지스터(Q4)의 에미터단자는 기저전원에 접속한다. 상기 트랜지스터(Q4)의 콜렉터단자는 저항(R19)을 통해서 Vcc전원 입력단자와 접속하는 한편 저항(R20)의 일측 및 트랜지스터(Q5)의 베이스단자와 접속한다. 상기 트랜지스터(Q5)의 에미터단자와 저항(R20)의 다른 일측은 기저전원에 접속되고, 상기 트랜지스터(Q5)의 콜렉터단자는 저항(R21)을 통해서 Vcc전원 입력단자와 접속하는 한편 다이오드(D1)의 양극단자와 다이오드(D2)의 음극단자와 동기신호절환부(60)의 제어단자(S3)와 각각 접속한다.The other side of the capacitor C7 is connected to the base power supply, the other side of the resistor R17 is connected to one side of the resistor R18, and is connected to the base terminal of the transistor Q4, and the The other end and the emitter terminal of the transistor Q4 are connected to the base power supply. The collector terminal of the transistor Q4 is connected to the Vcc power input terminal through a resistor R19, while also being connected to one side of the resistor R20 and the base terminal of the transistor Q5. The emitter terminal of the transistor Q5 and the other side of the resistor R20 are connected to the base power supply, and the collector terminal of the transistor Q5 is connected to the Vcc power input terminal through the resistor R21 while the diode D1 is connected. Is connected to the anode terminal of the C1) terminal, the cathode terminal of the diode D2, and the control terminal S3 of the synchronization signal switching unit 60, respectively.
제2동기신호를 입력하는 입력단자(35)는 콘덴서(C8)를 통해서 멀티바이브레이터(11)의 입력단자와 접속하는 한편 동기신호절환부(60)의 제2단접단자(S2)와 접속한다. 상기 멀티바이브레이터(11)는 저항(R22) 및 콘덴서(C9)를 통해서 Vcc전원 입력단자와 접속하고, 출력단자(Q)는 저항(R23)의 일측에 접속하며, 상기 저항(R23)의 다른 일측은 콘덴서(10)의 일측 및 저항(R24)의 일측에 접속하다. 상기 콘덴서(C10)의 다른 일측은 기저전원에 접속되고, 상기 저항(R24)의 다른 일측은 저항(R25)의 일측과 접속하는 한편 트랜지스터(Q6)의 베이스단자와 접속하며, 상기 저항(R25)의 일측과 트랜지스터(Q6)의 에미터단자는 기저전원에 접속되어 있다. 상기 트랜지스터(Q6)의 콜렉터단자는 저항(R26)을 통해서 Vcc전원 입력단자와 접속하는 한편 저항(R27) 및 트랜지스터(Q7)의 베이스단자와 접속하고, 저항(R27)의 다른 일측과 트랜지스터(Q7)의 에미터단자는 기저전원에 접속되며, 상기 트랜지스터(Q7)의 콜렉터단자는 저항(R28)을 통해서 Vcc전원 입력단자와 다이오드(D2)의 양극단자와 각각 접속한다. 그리고 동기신호절환부(60)의 가동단자(S0)는 동기신호출력단자(55)와 접속한다.The input terminal 35 for inputting the second synchronous signal is connected to the input terminal of the multivibrator 11 via the capacitor C8 and to the second terminal terminal S2 of the synchronization signal switching unit 60. The multivibrator 11 is connected to the Vcc power input terminal through a resistor R22 and a capacitor C9, the output terminal Q is connected to one side of the resistor R23, and the other side of the resistor R23. Is connected to one side of the capacitor 10 and one side of the resistor R24. The other side of the capacitor C10 is connected to a base power supply, the other side of the resistor R24 is connected to one side of the resistor R25, and is connected to the base terminal of the transistor Q6, and the resistor R25. One side of the terminal and the emitter terminal of the transistor Q6 are connected to the base power source. The collector terminal of the transistor Q6 is connected to the Vcc power supply input terminal through a resistor R26, and is connected to the resistor R27 and the base terminal of the transistor Q7, and the other side of the resistor R27 and the transistor Q7. The emitter terminal of N is connected to the base power supply, and the collector terminal of the transistor Q7 is connected to the Vcc power input terminal and the anode terminal of the diode D2 through the resistor R28, respectively. The movable terminal S 0 of the synchronization signal switching unit 60 is connected to the synchronization signal output terminal 55.
상기 구성에 의한 본 발명의 작용 및 효과를 상세히 설명한다.The operation and effects of the present invention by the above configuration will be described in detail.
먼제 제1영상동기신호(2진코드)가 입력될 때를 설명하면, 입력단자(25)로 입력된 제1동기신호는 콘덴서(C5) 통해서 멀티바이브레이터(10)로 입력되는 한편, 동기신호절환부(60)의 제1단접단자(S1)로 인가된다.First, when the first image synchronization signal (binary code) is input, the first synchronization signal input to the input terminal 25 is input to the multivibrator 10 through the condenser C5, while the synchronization signal It is applied to the first terminal S1 of the affected part 60.
상기 멀티바이브레이터(10)는 제1동기신호가 입력될때 저항(R15)와 콘덴서(C6)에 의해 결정된 시정수(R15, C6)에 해당하는 폭을 갖는 펄스신호를 발생한다. 이때 출력신호는 디지탈신호상에서 볼때 하이논리상태의 신호이다. 상기 멀티바이브레이터(10)가 펄스신호를 발생하는 동안 적분회로(R16, C7)는 인가되는 신호를 평활하여 펄스신호가 인가되는 동안 계속 하이논리신호를 트랜지스터(Q4)의 베이스단자에 인가하여 트랜지스터(Q4)를 턴-온(Turn-On)시킨다. 상기 트랜지스터(Q4)가 턴-온 상태가 됨에 따라 트랜지스터(Q5)의 베이스단자에 인가되는 전압은 트랜지스터(Q5)의 턴-온 전압보다 작게되어 트랜지스터(Q5)는 턴-오프상태가 된다. 상기 트랜지스터(Q5)가 턴-오프상태가 됨에 따라 저항(R21)을 통해서 인가되는 Vcc전원은 다이오드(D1)를 도통시킴과 동시에 동기신호절환부(60)의 제어단자(S3)에 하이논리상태를 인가한다.The multivibrator 10 generates a pulse signal having a width corresponding to the time constants R15 and C6 determined by the resistor R15 and the capacitor C6 when the first synchronous signal is input. At this time, the output signal is a high logic signal when viewed on a digital signal. While the multivibrator 10 generates a pulse signal, the integrating circuits R16 and C7 smooth the applied signal and continue to apply a high logic signal to the base terminal of the transistor Q4 while the pulse signal is applied. Turn Q4) on. As the transistor Q4 is turned on, the voltage applied to the base terminal of the transistor Q5 is lower than the turn-on voltage of the transistor Q5, and the transistor Q5 is turned off. As the transistor Q5 is turned off, the Vcc power applied through the resistor R21 conducts the diode D1 and at the same time a high logic state to the control terminal S3 of the synchronization signal switching unit 60. Apply.
상기 동기신호절환부(60)는 제어단자(S3)로 하이논리신호가 인가될 때 가동단자(S0)를 단접단자(S1)에 연결시키고, 로우논리신호가 인가될 때 가동단자(S0)를 단접단자(S2)에 연결시키도록 세팅(Setting)된 아날로그스위치이므로 단자(S0-S1)를 통해서 동기신호 출력단자(55)로 제1동기신호를 출력한다.The synchronization signal switching unit 60 connects the movable terminal S 0 to the single contact terminal S1 when the high logic signal is applied to the control terminal S3, and the movable terminal S 0 when the low logic signal is applied . ) Is an analog switch set to connect to the single terminal S2, and thus outputs a first synchronous signal to the synchronization signal output terminal 55 through the terminals S0-S1.
한편 상기 다이오드(D1)를 도통시킨 전압은 저항(R12∼R14)을 통해서 트랜지스터(Q3)의 베이스단자에 인가되어, 상기 트랜지스터(Q3)을 턴-온 시킨다. 상기 트랜지스터(Q3)가 턴-온 됨에 따라 저항(R11)을 통해서 인가되는 Vcc전원은 트랜지스터(Q3)의 콜렉터-에미터단자를 통해서 기저전원과 연결된다. 따라서 트랜지스터(Q2)의 베이스단자에는 저항(R7, R8)을 통해 인가되는 전원이 거의 없는 상태가 되므로 트랜지스터(Q2)는 턴-오프 상태를 유지하여 에미터단자를 통해 출력되는 신호도 없는 상태가 된다.On the other hand, the voltage conducting the diode D1 is applied to the base terminal of the transistor Q3 through the resistors R12 to R14 to turn on the transistor Q3. As the transistor Q3 is turned on, the Vcc power source applied through the resistor R11 is connected to the base power source through the collector-emitter terminal of the transistor Q3. Accordingly, since the power supply applied through the resistors R7 and R8 is almost absent from the base terminal of the transistor Q2, the transistor Q2 is maintained in the turn-off state and thus there is no signal output through the emitter terminal. do.
그러나, 상기 다이오드(D1)를 도통시킨 전압은 저항(R2, R3)을 통해서 트랜지스터(Q1)를 턴-온 시켜서 입력단자(5)로 입력되는 제1영상신호를 트랜지스터(Q1) 베이스-에미터단자를 통해서 영상신호 출력단자(45)로 출력한다.However, the voltage conducting the diode D1 turns on the transistor Q1 through the resistors R2 and R3 to convert the first image signal input to the input terminal 5 to the transistor Q1 base-emitter. It outputs to the video signal output terminal 45 through the terminal.
상기와 같은 과정에서 영상신호 출력단자(45)로는 제1영상신호가 출력되고, 동기신호 출력단자(55)는 제1동기신호가 출력되어, 동기 신호에 동기하여 화상표시장치에 영상신호가 표시된다.In the above process, a first video signal is output to the video signal output terminal 45, and a first synchronous signal is output to the synchronous signal output terminal 55 so that the video signal is displayed on the image display apparatus in synchronization with the synchronous signal. do.
두번째로 제2영상동기신호(D-Sub)가 입력될 때를 설명하면, 입력단자(25)로 입력되는 동기신호가 없는 상태에서 멀티바이브레이터(10)는 신호를 출력하지 않아서 디지탈 신호상에서 볼때 로우논리신호가 적분기(R16, C7)로 입력된다. 상기 적분기(R6, C7) 또한 출력전압이 없어서 트랜지스터(Q4)는 턴-오프되고, 트랜지스터(Q5)는 턴-온 상태에서, 입력단자(35)로 입력된 제2동기신호는 콘덴서(C8)를 통해서 멀티바이브레이터(11)로 입력되는 한편, 동기신호절환부(60)의 제2단접단자(S2)로 인가된다.Secondly, when the second image synchronization signal (D-Sub) is input, the multivibrator 10 does not output a signal in the absence of a synchronization signal input to the input terminal 25 so that it is low when viewed on a digital signal. The logic signal is input to integrators R16 and C7. Since the integrators R6 and C7 also have no output voltage, the transistor Q4 is turned off and the transistor Q5 is turned on, and the second synchronous signal inputted to the input terminal 35 is the capacitor C8. It is input to the multivibrator 11 through, and is applied to the second terminal contact (S2) of the synchronization signal switching unit 60.
상기 멀티바이브레이터(11)는 외부에서 제2동기신호가 입력되면 시상수(R22, C9)에 해당하는 펄스신호를 발생하고, 상기 멀티바이브레이터(11)의 출력은 적분기(R23, C10)에 의해 평활되어 하이논리상태의 신호를 출력한다. 상기 하이논리출력은 트랜지스터(Q6)를 턴-온시키고, 트랜지스터(Q7)를 턴-오프시킴에 따라 저항(R28)을 통해서 인가되는 Vcc전원은 다이오드(D2)를 도통시키지만 다이오드(D2)의 출력단자는 상기 트랜지스터(Q5)의 콜렉터 단자와 접속하고 있으므로 상기 트랜지스터(Q5)가 오픈콜렉터상태이므로 다이오드(D2)의 출력은 콜렉터-에미터단자를 통해서 뮤트된다.The multivibrator 11 generates a pulse signal corresponding to the time constants R22 and C9 when the second synchronization signal is input from the outside, and the output of the multivibrator 11 is smoothed by the integrators R23 and C10. Outputs the high logic signal. As the high logic output turns on the transistor Q6 and turns off the transistor Q7, the Vcc power applied through the resistor R28 conducts the diode D2, but outputs the diode D2. Since the ruler is connected to the collector terminal of the transistor Q5, the output of the diode D2 is muted through the collector-emitter terminal because the transistor Q5 is in the open collector state.
따라서 동기신호절환부(60)의 제어단자(S3)로 로우논리신호가 인가되어 상기 동기신호절환부(60)의 가동단자(S0)는 제2단접단자(S2)와 연결되어 제2동기신호를 출력단자(55)로 출력한다.Therefore, a low logic signal is applied to the control terminal S3 of the synchronous signal switching unit 60 so that the movable terminal S0 of the synchronous signal switching unit 60 is connected to the second terminal terminal S2 and the second synchronous signal. Is output to the output terminal 55.
한편, 트랜지스터(Q5)의 콜렉터단자와 연결된 다이오드(D1)은 도통되지 못하고, 따라서 트랜지스터(Q3, Q1)는 턴-온 되지 못한다. 상기 트랜지스터(Q1)이 턴-온되지 않음을 해서 에미터단자를 통한 출력신호가 없으며, 상기 트랜지스터(Q3)가 턴-온 되지 않음으로 해서 저항(R11, R7, R8)을 통해서 인가되는 Vcc전원은 트랜지스터(Q2)를 턴-온 시킨다. 상기 트랜지스터(Q2)가 턴-온 됨에 따라 입력단자(15)로 입력된 제2영상신호는 트랜지스터(Q2)의 베이스-에미터단자를 통해서 영상신호 출력단자(45)로 출력한다.On the other hand, the diode D1 connected to the collector terminal of the transistor Q5 is not conductive, and thus the transistors Q3 and Q1 are not turned on. Since the transistor Q1 is not turned on, there is no output signal through the emitter terminal, and the Vcc power source applied through the resistors R11, R7, and R8 because the transistor Q3 is not turned on. Turns on the transistor Q2. As the transistor Q2 is turned on, the second image signal input to the input terminal 15 is output to the image signal output terminal 45 through the base-emitter terminal of the transistor Q2.
상기와 같은 과정에서 제2동기신호에 동기하여 제2영상신호가 화상표시장치에 표현된다.In the above process, the second image signal is expressed on the image display device in synchronization with the second synchronization signal.
마지막으로 제1,2영상동기신호가 동시에 인가될 때를 설명한다.Finally, a description will be given when the first and second image synchronization signals are simultaneously applied.
입력단자(25,35)로 입력된 제1,2동기신호는 멀티바이브레이터(10,11)로 입력된다. 상기 멀티바이브레이터(10,11)는 모드 하이논리상태의 펄스를 출력하고, 적분기(R16, C7, R23, C10)에 의해 평활된 전압이 트랜지스터(Q4, Q6)를 턴-온시키고, 트랜지스터(Q5, Q7) 모두 턴-오프된다.The first and second synchronization signals input to the input terminals 25 and 35 are input to the multivibrators 10 and 11. The multivibrators 10 and 11 output pulses in a mode high logic state, and voltages smoothed by integrators R16, C7, R23, and C10 turn transistors Q4 and Q6 on, and transistors Q5. , Q7) are all turned off.
따라서 트랜지스터(Q5, Q7)의 콜렉터단자의 전압은 하이논리상태가 되어 동기신호절환부(60)의 제어단자(S3)로 하이논리신호를 인가하고, 다이오드(D1) 또한 도통시켜서 트랜지스터(Q3, Q1)을 턴-온시킨다.Therefore, the voltage at the collector terminals of the transistors Q5 and Q7 becomes a high logic state, applies a high logic signal to the control terminal S3 of the synchronous signal switching unit 60, and conducts a diode D1 to conduct the transistor Q3, Turn on Q1).
상기 트랜지스터(Q3)가 턴-온 됨에 따라 저항(R11)을 통해서 인가되는 Vcc전원은 콜렉터-에미터단자를 통해서 기지전원과 연결되어 트랜지스터(Q2)는 턴-오프된다.As the transistor Q3 is turned on, the Vcc power source applied through the resistor R11 is connected to a known power source through the collector-emitter terminal so that the transistor Q2 is turned off.
즉 트랜지스터(Q2)는 턴-오프상태를 유지하게 하여 입력되는 제2영상신호가 출력되지 않도록 하고, 트랜지스터(Q1)을 턴-온시켜서 입력되는 제1영상신호를 출력하게 한다. 그리고, 동기신호절환부(60)로도 하이논리신호가 인가됨으로써 제1동기신호를 선택하게 하였다.That is, the transistor Q2 maintains the turn-off state so that the input second image signal is not output, and the transistor Q1 is turned on to output the input first image signal. The high logic signal is also applied to the synchronization signal switching unit 60 to select the first synchronization signal.
즉, 제1,2영상동기신호가 동시에 인가될 경우 제1영상·동기신호를 선택하게 하여 에러발생을 없앴으며, 사용자의 요구 또는 많이 사용되는 신호에 따라 우선적으로 선택하는 것을 조절할 수 있다.That is, when the first and second image synchronization signals are simultaneously applied, the first image and the synchronization signal may be selected to eliminate an error, and the first and second image synchronization signals may be preferentially adjusted according to a user's request or a signal frequently used.
상기에서 설명한 바와 같이 본 발명은 하나 이상의 신호를 사용하는 다중 매체시스템에서 입력되는 신호에 따라 자동으로 절한이 되도록 함으로써 사용자의 불편을 해소한 이점이 있다.As described above, the present invention has an advantage of eliminating inconvenience of the user by automatically delimiting according to a signal input from a multi-media system using one or more signals.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021429A KR950001174B1 (en) | 1992-11-14 | 1992-11-14 | Auto-cutout circuit of input signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021429A KR950001174B1 (en) | 1992-11-14 | 1992-11-14 | Auto-cutout circuit of input signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940012835A KR940012835A (en) | 1994-06-24 |
| KR950001174B1 true KR950001174B1 (en) | 1995-02-11 |
Family
ID=19343161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920021429A KR950001174B1 (en) | 1992-11-14 | 1992-11-14 | Auto-cutout circuit of input signal |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950001174B1 (en) |
-
1992
- 1992-11-14 KR KR1019920021429A patent/KR950001174B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940012835A (en) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0148018B1 (en) | Television signal switching system | |
| KR900019002A (en) | Combination circuit | |
| KR860003722A (en) | Multi-Scan TV Receiver | |
| KR900017293A (en) | Audio and video switching device | |
| KR940008442A (en) | Electronic device displaying menus in different languages | |
| KR950001174B1 (en) | Auto-cutout circuit of input signal | |
| KR960030639A (en) | Clamp pulse generating circuit | |
| US5499054A (en) | Character and pattern mixing apparatus for use in a video equipment | |
| KR0164527B1 (en) | Circuit for controlling input-polarity of synchronization signals | |
| KR930007446Y1 (en) | Signal selection circuit among different image sources | |
| KR950007512Y1 (en) | Input signal automatic selection circuit | |
| JP2570034B2 (en) | Sub screen circuit | |
| KR920005314B1 (en) | Video signal switching circuit | |
| JPH05145847A (en) | Automatic switching device for av signal | |
| KR930003445Y1 (en) | Mode transfer operation stabilization circuit | |
| KR0154013B1 (en) | Mute circuit for a video signal | |
| KR960001153B1 (en) | On-screen display indicating apparatus in no signal | |
| KR950001262Y1 (en) | Automatic changing circuit for bnc and d-sub connector of monitor | |
| KR910005924Y1 (en) | Digital/analog video signal switching circuit | |
| KR960005925B1 (en) | Bs receiver using broadcasting system control apparatus | |
| KR900009974Y1 (en) | Mode control of a/v system | |
| KR910001575Y1 (en) | On-screen indicator circuit using display dot | |
| JPH0355996Y2 (en) | ||
| KR960008993B1 (en) | Color system auto-changing device for using color killer voltage | |
| KR920008258Y1 (en) | Camera-signal auto-selective circuit in extra-signal non-input |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080118 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |