KR930007446Y1 - Signal selection circuit among different image sources - Google Patents
Signal selection circuit among different image sources Download PDFInfo
- Publication number
- KR930007446Y1 KR930007446Y1 KR2019910015220U KR910015220U KR930007446Y1 KR 930007446 Y1 KR930007446 Y1 KR 930007446Y1 KR 2019910015220 U KR2019910015220 U KR 2019910015220U KR 910015220 U KR910015220 U KR 910015220U KR 930007446 Y1 KR930007446 Y1 KR 930007446Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- switching
- input
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/645—Beam current control means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/67—Circuits for processing colour signals for matrixing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 종래의 신호 선택 회로를 나타낸 상세회로도.1 is a detailed circuit diagram showing a conventional signal selection circuit.
제 2 도는 이 고안에 따른 신호 선택 회로를 나타낸 상세회로도이다.2 is a detailed circuit diagram showing a signal selection circuit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10,20,30 : 제1~제3신호 스위칭 회로 11,21,31 : 제1~제3제어부10,20,30: first to third signal switching circuit 11,21,31: first to third control unit
12,22,31 : 제2~제3스위칭 부 40 : 전류제한부12,22,31: 2nd to 3rd switching part 40: Current limiting part
50 : 메트릭스 회로 INV1 : 인버터50: matrix circuit INV1: inverter
BF : 버퍼 R1~R1O : 저항BF: Buffer R1 ~ R1O: Resistance
C1~C4 : 콘덴서 TR1 : 트랜지스터C1 ~ C4: Capacitor TR1: Transistor
S1~S2 : 스위칭 소자 BL : 블랭킹 신호S1 to S2: Switching element BL: Blanking signal
R : R색신호 G : G색신호R: R color signal G: G color signal
B : B색신호 CL : 제어신호B: B color signal CL: Control signal
OSD :온 스크링 디스플레이 신호 입력단자 TTX : 텔레텍스트 신호 입력단자OSD: On Screen Display Signal Input Terminal TTX: Teletext Signal Input Terminal
EXT : 외부 신호 입력단자 OUT : 출력 단자EXT: External signal input terminal OUT: Output terminal
이 고안은 입력되는 온 스크린 디스플레이(On Screen Display), 텔레텍스트(Teletext) 및 외부신호의 디스플레이가 가능한 텔레비젼에 관한 것으로서, 보다 상세하게는 입력되는 온 스크린 디스플레이신호와 텔레텍스트신호와 외부신호를 선택하는 신호 선택회로에 관한것이다.The present invention relates to a television capable of displaying on-screen display, teletext, and external signals to be input, and more particularly, selects on-screen display signals, teletext signals, and external signals to be input. It relates to a signal selection circuit.
최근의 텔레비젼은 텔레비젼의 상태가 문자로 처리된 온 스크린 디스플레이 신호(이하 OSD신호로 약칭함)와, 긱종 정보가 문자로 처리된 텔레텍스트 신호(이하 TTX신호로 약칭)와, 비디오 또는 기타 다른 매개체를 통하여 입력되는 외부 신호가 화면에 디스플레이되는 다양한 기능을 가진 시스템이다.Modern televisions have an on-screen display signal (hereinafter abbreviated OSD signal) in which the state of the television is text-processed, a teletext signal (hereinafter abbreviated as TTX signal) in which gypsum information is text-processed, and video or other media. It is a system with various functions in which an external signal input through is displayed on the screen.
상기와 같이 다양한 신호의 처리가 가능한 텔레비젼의 신호 선택 회로는 제 1 도에 나타낸 바와 같다.The signal selection circuit of the television which can process various signals as described above is as shown in FIG.
여기서, 상기 입력되는 OSD신호 (IN1)와 TTX 신호(IN2)는 스위치(S1),(S2)에 의하여 선택되고, 입력되는 외부 신호(IN3)는 메트릭스 회로(OUT)와 직접 연결되어 항상 선택된다.Here, the input OSD signal IN1 and the TTX signal IN2 are selected by the switches S1 and S2, and the input external signal IN3 is directly connected to the matrix circuit OUT at all times. .
즉, 상기 OSD 신호(IN1)와 TTX 신호(IN2)는 사용자의 선택에 의하여 처리되고, 외부 신호(IN3)는 항상 처리되어 화면에 디스플레이 된다.That is, the OSD signal IN1 and the TTX signal IN2 are processed by the user's selection, and the external signal IN3 is always processed and displayed on the screen.
따라서, 상기 OSD 신호 및 TTX신호가 스위치에 의하여 선택되는 경우 상기 텔레비젼의 화면에는 입력되는 외부 신호 동시에 선택된 신호가 디스플레이되는 문제점이 있다.Therefore, when the OSD signal and the TTX signal are selected by a switch, there is a problem in that an external signal input simultaneously with the selected signal is displayed on the screen of the television.
이 고안은 이와같은 문제점을 해결하기 위한 것으로서, 이 고안의 목적은 입력되는 OSD 신호와 TTX신호와 외부 신호를 제어신호에 따라 각각 메트릭스 회로에 인가시킴으로써, 선택된 신호만이 화면에 디스플레이는 되는 신호 선택 회로를 제공하고자 함에 있다.This invention solves this problem, and the purpose of this invention is to apply input OSD signal, TTX signal and external signal to matrix circuit according to control signal, so that only selected signal is displayed on the screen. To provide a circuit.
이와같은 목적을 달성하기 위한 이 고안의 특징은 입력되는 온 스크린 디스플레이 신호 및 텔레텍스트 신호, 외부 신호가 처리되어 메트릭스 회로에 인가되는 텔레비젼에 있어서, 입력되는 온 스크린 디스플레이 신호가 처리되어 입력되는 제어 신호에 따라 출력되는 제1신호 스위칭 신호와, 입력되는 텔레텍스트 신호가 처리되어 입력되는 제어 신호에 따라 출력되는 제2신호 스위칭 회로와, 입력되는 제어 신호에 따라 출력되는 제2신호스위칭 회로와, 입력되는 외부 신호가 처리되어 입력되는 제어 신호에 따라 출력이 제어되는 제3신호 스위칭회로와, 상기 제1신호 스위칭 회로 및 제2신호 스위칭 회로와 제3신호 스위칭 회로의 제어 신호에 따라 출력되는 신호가 바이어스되는 전류 제한부와, 상기 전류 제한부의 출력된 신호를 받아 동작되는 메트릭스 회로와, 로 이루어져 있는 신호 선택 회로에 있다.In order to achieve the above object, a feature of the present invention is an input of an on-screen display signal, a teletext signal, and an external signal, which is processed and applied to a matrix circuit. A first signal switching signal output according to the first signal, a second signal switching circuit output according to a control signal inputted by processing the input teletext signal, a second signal switching circuit output according to the input control signal, and an input. A third signal switching circuit whose output is controlled according to a control signal inputted by processing an external signal, and a signal outputted according to control signals of the first signal switching circuit, the second signal switching circuit, and the third signal switching circuit. A metric that is operated by receiving a biased current limiter and an output signal of the current limiter Circuit, and a signal selecting circuit consisting of a.
이하, 이 고안의 일실시예인 신호 선택 회로를 첨부된 도면에 의거하여 상세하게 설명한다.Hereinafter, a signal selection circuit according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제 2 도는 이 고안에 따른 일실시예인 신호 선택 회로를 나타낸 상세 회로도로서, OSD 신호가 스위칭되는 제1신호 스위칭 회로(10)와, TTX 신호가 스위칭 되는 제2신호 스위칭 회로(20)와, 외부 신호가 스위칭되는 제3신호 스위칭 회로(30)와, 상기 제1~제3신호 스위칭 회로(10),(20),(30)에서 선택된 신호가 바이어스되는 전류 제한부(40)와, 상기 전류 제한부(40)의 출력신호를 받아 동작되는 메트릭스 회로(50)로 이루어져 있다.2 is a detailed circuit diagram illustrating a signal selection circuit according to an embodiment of the present invention, including a first signal switching circuit 10 to which an OSD signal is switched, a second signal switching circuit 20 to which a TTX signal is switched, and an external device. A third signal switching circuit 30 to which a signal is switched, a current limiter 40 to which a signal selected from the first to third signal switching circuits 10, 20, and 30 is biased, and the current The matrix circuit 50 is operated by receiving an output signal from the limiter 40.
여기서, 상기 OSD 신호가 스위칭되는 제1신호 스위칭 회로(10)는 입력되는 OSD 신호가 처리되어 출력되는 반전된 블랭킹 신호(BL)에 의하여 OSD 신호의 출력이 제어되는 제1제어부(11)와, 상기 제1제어부(11)의 출력을 받아, 처리된 OSD 신호의 R,G,B 색신호 및 블랭킹 신호(BL)가 출력되는 제1스위칭부(12)로 이루어져 있고, 또한 상기 TTX 신호가 처리되어 출력되는 제2신호 스위칭 회로(20)는 입력되는 TTX 신호가 처리되어 출력되는 블랭킹 신호(BL)에 의하여 TTX 신호의 R,G,B색신호 및 블랭킹 신호(BL)의 출력이 제어되는 제2제어부(21)와, 상기 제2제어부(21)의 출력신호를 받아, 처리된 TTX 신호의 R,G,B색신호 및 블랭킹 신호(BL)가 출력되는 제2스위칭부(22)로 이루어져 있다.Here, the first signal switching circuit 10 for switching the OSD signal is a first control unit 11 for controlling the output of the OSD signal by the inverted blanking signal (BL) that is processed and output the input OSD signal, A first switching unit 12 receives the output of the first control unit 11, and outputs R, G, B color signals and blanking signals BL of the processed OSD signal, and the TTX signal is processed. The output second signal switching circuit 20 is a second control unit in which the output of the R, G, B color signals and the blanking signal BL of the TTX signal is controlled by the blanking signal BL that is processed by the input TTX signal. And a second switching unit 22 which receives the output signal of the second control unit 21 and outputs the R, G, B color signal and the blanking signal BL of the processed TTX signal.
상기 제1~제2제어부(11),(21)는 입력되는 블랭킹 신호(BL)의 출력 신호를 받아 반전된 인버터(INV1)와 입력되는 볼랭킹 신호(BL)의 출력 신호에 의하여 동작되는 버퍼(BF)로 이루어져 있다.The first to second controllers 11 and 21 receive buffers of the output signal of the input blanking signal BL, and are operated by the inverter INV1 inverted and the output signal of the input ball ranking signal BL. (BF).
그리고 상기 제1~제2신호 스위칭 회로(10),(20)의 제1~제2스위칭부(12),(22)는 상기 제1~제2 제어부(11)(21)의 인버터(INV1) 및 버퍼(BF)의 출력 신호에 의하여 스위칭되는 스위칭 소자(S1~S4),(S5~S8)로 이루어져 있다.The first to second switching units 12 and 22 of the first to second signal switching circuits 10 and 20 are inverters INV1 of the first to second control units 11 and 21. ) And switching elements S1 to S4 and S5 to S8 switched by the output signal of the buffer BF.
한편, 상기 제3신호 스위칭회로(30)는 외부에서 입력되는 제어 신호(CL)에 의하여 동작되는 제3제어부(31)와, 상기 제3제어부(31)의 출력신호를 받아 동작되어 처리된 외부 신호의 R,G,B색신호 및 블랭킹 신호(BL)의 출력되는 제3스위칭부(32)로 이루어져 있다.On the other hand, the third signal switching circuit 30 is operated by the third control unit 31 and the output signal of the third control unit 31, which is operated by the control signal CL input from the outside is processed externally The third switching unit 32 outputs the R, G and B color signals of the signal and the blanking signal BL.
여기서, 상기 제3신호 스위칭 회로(30)의 제3제어부(31)는 입력되는 제어신(CL)에 의하여 동작되는 트랜지스터(TR1)와, 상기 트랜지스터(TR1)의 에미터측과 콜렉터측에 입력되는 신호가 바이어스되도록 연결된 저항(R1),(R2)으로 이루어져 있다.Here, the third control unit 31 of the third signal switching circuit 30 is input to the transistor TR1 operated by the input control signal CL, the emitter side and the collector side of the transistor TR1. It consists of resistors R1 and R2 connected to bias the signal.
그리고, 상기 제3스위칭부(32)는 제1스위칭부(12) 또는 제2스위칭(22)와 동일하게 입력되는 R,G,B색신호 및 블랭킹 신호(BL)가 출력되는 스위칭 소자(S9~S12)로 이루어져 있다.In addition, the third switching unit 32 may include a switching element S9 to which an R, G, and B color signal and a blanking signal BL, which are input in the same manner as the first switching unit 12 or the second switching 22, are output. S12).
상기 제1신호 스위칭 회로(10)와 제2신호 스위칭 회로(20)와 상기 제3신호 스위칭회로(30)에 의하여 출력되는 신호를 받아 동작되는 바이어스용 저항(R3~R6)을 가지는 전류 제한부(40)가 제1신호~제3신호 스위칭 회로(10),(20),(30)의 출력측에 연결되고, 상기 전류 제한부(40)의 출력신호를 받아 동작되는 메트릭스 회로(50)가 상기 전류제한부(40)의 출력측에 연결된다.A current limiting unit having bias resistors R3 to R6 that are operated by receiving signals output by the first signal switching circuit 10, the second signal switching circuit 20, and the third signal switching circuit 30. A matrix circuit 50 connected to an output side of the first to third signal switching circuits 10, 20, and 30, and operated by receiving an output signal of the current limiting unit 40 is provided. It is connected to the output side of the current limiting portion 40.
여기서 상기 메트릭스 회로(50)는 전류 제한부(40)의 출력신호를 받아 정류되게 연결된 콘덴서(C1~C4) 및 바이어스용 저항(R7~R1O)으로 이루어져 있다.Here, the matrix circuit 50 includes capacitors C1 to C4 and rectifier resistors R7 to R10 that are rectified in response to the output signal of the current limiter 40.
이와같이 구성된 이 고안에 있어서, OSD 신호가 입력되어 스위칭되는 과정을 먼저 설명한다.In this design configured as described above, the process of inputting and switching the OSD signal will be described first.
OSD신호가 선택되는 경우 OSD 신호의 블랭킹 신호(BL)는 제1신호 스위칭 회로(10)의 제1제어부(11)에 저신호로 인가되고, 상기 입력된 저신호는 상기 제1제어부(11)의 인버터(INV1)에 의하여 반전되며, 상기 반전된 블랭킹 신호(BL)의 고신호는 제1신호 스위칭 신호(10)의 제1스위칭부(12)의 스위칭 소자(S1~S4)에 인가되어 상기 스위칭 소자(S1~S4)가 접속된다.When the OSD signal is selected, the blanking signal BL of the OSD signal is applied as a low signal to the first control unit 11 of the first signal switching circuit 10, and the input low signal is applied to the first control unit 11. Inverted by the inverter INV1, the high signal of the inverted blanking signal BL is applied to the switching elements (S1 ~ S4) of the first switching unit 12 of the first signal switching signal 10 is The switching elements S1 to S4 are connected.
따라서, 상기 입력된 OSD 신호의 R,G,B색신호 및 저신호로 입력된 블랭킹 신호(BL)가 제1스위칭부(12)의 스위칭 소자(S1~S4)를 통과한다.Therefore, the blanking signal BL inputted as the R, G and B color signals of the input OSD signal and the low signal passes through the switching elements S1 to S4 of the first switching unit 12.
상기와 같이 제1신호 스위칭 회로(10)의 제1스위칭부(12)의 스위칭 소자(S1~S4)를 통과한 OSD 신호는 전류 제한부(40)의 바이어스용 저항(R3~R6)에 의하여 바이어싱되고, 상기 저항(R3~R6)를 통과한 OSD신호의 R,G,B색신호 및 블랭킹 신호(BL)는 메트릭스 회로(50)의 콘덴서(C1~C4)에 인가되어 정류된 후 출력된다.As described above, the OSD signal passing through the switching elements S1 to S4 of the first switching unit 12 of the first signal switching circuit 10 is controlled by the bias resistors R3 to R6 of the current limiting unit 40. The R, G and B color signals and the blanking signal BL of the OSD signal that are biased and passed through the resistors R3 to R6 are applied to the capacitors C1 to C4 of the matrix circuit 50 and rectified. .
이때, 상기 입력되는 TTX 신호 및 외부 신호는 제2제어부(21) 및 제3제어부(31)의 출력 신호에 의하여 접속되지 못하는 상기 제2스위칭부(22) 및 제3스위칭부(32)의 스위칭 소자(S5~S8),(S9~S12)를 통과하지 못한다.At this time, the input TTX signal and the external signal is switched by the second switching unit 22 and the third switching unit 32 that is not connected by the output signal of the second control unit 21 and the third control unit 31. It does not pass through elements S5 to S8 and S9 to S12.
그리고, 상기 TTX 신호가 선택되어 스위칭되는 과정을 설명한다.Next, a process of selecting and switching the TTX signal will be described.
입력되는 TTX 신호가 선택되는 경우 TTX 신호의 블랭킹 신호(BL)가 고신호로 인가되고, 상기 입력된 블랭킹 신호(BL)의 고신호는 제2제어부(21)의 버퍼(BF)에 인가된 후 고신호로 출력된다.When the input TTX signal is selected, the blanking signal BL of the TTX signal is applied as a high signal, and the high signal of the input blanking signal BL is applied to the buffer BF of the second controller 21. High signal is output.
또한, 상기 제2제어부(21)에서 출력되는 고신호는 제2스위칭부(21)에서 출력되는 고신호는 제2스위칭부(22)의 스위칭 소자(S5~S8)에 인가되고, 상기 스위칭 소자(S5~S8)는 접속된다.In addition, the high signal output from the second control unit 21 is applied to the switching elements (S5 ~ S8) of the second switching unit 22, the high signal output from the second switching unit 21, the switching element S5 to S8 are connected.
따라서, 상기 제2제어부(21)의 고신호로 출력되는 TTX 신호의 블랭킹 신호(BL)와 TTX 신호의 R,G,B 색신호는 스위칭 소자(S5~S8)를 통과하고, 상기 스위칭 소자(S5~S8)를 통과한 TTX 신호는 전류 제한부(40)의 저항(R3~R6)에 의하여 바이어싱된 후 상기 메트릭스 회로(50)에 인가한다.Accordingly, the blanking signal BL of the TTX signal and the R, G, and B color signals of the TTX signal pass through the switching elements S5 to S8 and are output as the high signal of the second controller 21. The TTX signal passing through S8 is applied to the matrix circuit 50 after being biased by the resistors R3 to R6 of the current limiter 40.
상기 메트릭스 회로(50)에 인가된 TTX 신호는 콘덴서(C1~C4)에 의하여 정류된 후 출력된다.The TTX signal applied to the matrix circuit 50 is rectified by the capacitors C1 to C4 and then output.
이때, 상기 입력된 OSD 신호와 외부 신호는 제1제어부(11) 및 제3제어부(31)의 블랭킹 신호(BL) 및 제어신호(CL)에 의하여 접속되지 못하는 제1스위칭(12) 및 제3스위칭부(32)의 스위칭 소자(S1~S4),(S9~S12)를 통과하지 못한다.In this case, the input OSD signal and the external signal may not be connected to each other by the blanking signal BL and the control signal CL of the first control unit 11 and the third control unit 31. It may not pass through the switching elements S1 to S4 and S9 to S12 of the switching unit 32.
마지막으로 입력되는 외부 신호가 선택되어 스위칭되는 과정을 설명한다.Finally, the process of selecting and switching the external signal to be input will be described.
외부로부터 입력되는 제어신호(CL)는 외부 신호가 선택되는 경우 저신호로 입력되고, 상기 입력되는 저신호의 제어 신호(CL)에 의하여 상기 제3제어부(31)의 트랜지스터(TR1)는 턴오프된다.The control signal CL input from the outside is input as a low signal when an external signal is selected, and the transistor TR1 of the third control unit 31 is turned off by the control signal CL of the input low signal. do.
상기 제3제어부(31)의 트랜지스터(TR1)의 턴오프에 의하여 입력되는 전원(VCC)는 상기 제3스위칭(32)의 스위칭 소자(S9~S12)에 인가되어 스위칭 소자(S9~S12)는 접속된다.The power supply VCC input by the turn-off of the transistor TR1 of the third control unit 31 is applied to the switching elements S9 to S12 of the third switching 32 so that the switching elements S9 to S12 are Connected.
따라서 상기 입력되는 외부 신호의 블랭킹 신호(BL)와 R,G,B색신호는 제3스위칭부(32)의 스위칭 소자(S9~S12)를 통과하고, 상기 제3스위칭부(32)의 스위칭부(32)의 스위칭 소자(S9~S12)를 통과한 외부 신호는 전류 제한부(40)의 저항(R3~R6)에 의하여 바이어싱된 후 메트릭스 회로(50)에 인가되며, 상기 메트릭스 회로(50)의 콘덴서(C1~C4)에 의하여 정류된 후 출력된다.Accordingly, the blanking signal BL and the R, G, and B color signals of the external signal are passed through the switching elements S9 to S12 of the third switching unit 32 and the switching unit of the third switching unit 32. The external signal passing through the switching elements S9 to S12 of 32 is biased by the resistors R3 to R6 of the current limiting unit 40 and then applied to the matrix circuit 50, and the matrix circuit 50 is applied. Is rectified by the capacitors C1 to C4 of the output).
이때 상기 OSD 신호의 TTX 신호는 제1제어부(11) 및 제2제어부(21)의 반전된 블랭킹 신호(BL) 및 블랭킹신호(BL)에 의하여 접속되지 못하는 제1스위칭부(12) 및 제2스위칭부(22)의 스위칭 소자(S1~S4),(S5~S9)를 통과하지 못한다.In this case, the TTX signal of the OSD signal may not be connected by the inverted blanking signal BL and the blanking signal BL of the first control unit 11 and the second control unit 21 and the second switching unit 12 and the second. It may not pass through the switching elements S1 to S4 and S5 to S9 of the switching unit 22.
이상에서 본 바와 같이 이 고안은 입력되는 신호가 각각의 제어신호에 따라 별도로 출력되어 텔레비젼의 경우, 입력되는 텔레텍스트 신호와 외부 신호가 겹쳐서 화면에 디스플레이되는 현상을 방지할 수 있으며, 또한, 입력되는 온 스크린 디스플레이 신호와 외부 신호가 겹쳐서 화면에 디스플레이되는 현상을 방지할 수 있는 효과가 있다.As described above, the present invention can prevent the phenomenon in which the input signal is separately output according to each control signal and the input teletext signal and the external signal are overlapped and displayed on the screen. An on-screen display signal and an external signal may be overlapped to prevent a phenomenon of being displayed on the screen.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910015220U KR930007446Y1 (en) | 1991-09-17 | 1991-09-17 | Signal selection circuit among different image sources |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910015220U KR930007446Y1 (en) | 1991-09-17 | 1991-09-17 | Signal selection circuit among different image sources |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930007772U KR930007772U (en) | 1993-04-26 |
| KR930007446Y1 true KR930007446Y1 (en) | 1993-10-25 |
Family
ID=19319430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019910015220U KR930007446Y1 (en) | 1991-09-17 | 1991-09-17 | Signal selection circuit among different image sources |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930007446Y1 (en) |
-
1991
- 1991-09-17 KR KR2019910015220U patent/KR930007446Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930007772U (en) | 1993-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0148018B1 (en) | Television signal switching system | |
| KR850006820A (en) | TV unit for multifunction control | |
| US4907085A (en) | Television system user-accessible component display apparatus | |
| KR0139820B1 (en) | Switching circuit for superimposing device | |
| KR940008442A (en) | Electronic device displaying menus in different languages | |
| KR950026246A (en) | Image signal processing method | |
| KR930007446Y1 (en) | Signal selection circuit among different image sources | |
| US5414417A (en) | Automatic input/output terminal varying circuit | |
| KR950007512Y1 (en) | Input signal automatic selection circuit | |
| JPH11261907A (en) | Av equipment | |
| KR0129024B1 (en) | Osd signal generator | |
| KR0154013B1 (en) | Mute circuit for a video signal | |
| KR930003445Y1 (en) | Mode transfer operation stabilization circuit | |
| JP3244346B2 (en) | Switch circuit | |
| KR950001174B1 (en) | Auto-cutout circuit of input signal | |
| KR920005314B1 (en) | Video signal switching circuit | |
| KR960012011B1 (en) | On-screen switching circuit of pip tv sub-screen | |
| JP3066535B2 (en) | Small screen output blanking circuit | |
| KR0116299Y1 (en) | O.s.d.circuits | |
| KR940002304Y1 (en) | Video signal switching circuit | |
| KR100188911B1 (en) | Circuit and method for selecting the output signals of vcr | |
| KR960003742Y1 (en) | Main-sub screen converting circuit in pip mode | |
| KR930003750Y1 (en) | Tv multi-singnals switching circuit having caption function | |
| KR940003249Y1 (en) | Front switching circuit of tv and av | |
| KR960005487Y1 (en) | Tv/video signal change circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20030929 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |