KR950007512Y1 - Input signal automatic selection circuit - Google Patents
Input signal automatic selection circuit Download PDFInfo
- Publication number
- KR950007512Y1 KR950007512Y1 KR2019930010703U KR930010703U KR950007512Y1 KR 950007512 Y1 KR950007512 Y1 KR 950007512Y1 KR 2019930010703 U KR2019930010703 U KR 2019930010703U KR 930010703 U KR930010703 U KR 930010703U KR 950007512 Y1 KR950007512 Y1 KR 950007512Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- discrimination
- input
- unit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안 입력신호 자동 선택회로에 대한 블록도.1 is a block diagram of an input signal automatic selection circuit of the present invention.
제2도는 제1도에서 신호판별부의 일실시 예시회로도.FIG. 2 is an exemplary circuit diagram of a signal discriminating unit of FIG. 1.
제3도는 제1도에서 제어부의 일실시 예시회로도.3 is an exemplary circuit diagram of a control unit in FIG. 1.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10A-10N : 외부입력기기 20A-20N : 신호판별부10A-10N: External input device 20A-20N: Signal discriminating unit
30A-30N : 제어부 40A-40N : 스위치30A-30N: control part 40A-40N: switch
50 : 디스플레이부50: display unit
본 고안은 복수개의 외부기기로 부터 입력되는 신호중에서 하나의 신호를 자동적으로 선택하여 출력하는 기술에 관한 것으로, 특히 각각의 외부 입력단자에 우선 순위를 배정하여 상위신호가 하위신호에 비해 우선적으로 선택출력되게 하는데 적당하도록한 입력신호 자동 선택회로에 관한 것이다.The present invention relates to a technology that automatically selects and outputs one signal among signals input from a plurality of external devices, and in particular, assigns a priority to each external input terminal, so that an upper signal is selected in preference to a lower signal. It relates to an input signal automatic selection circuit adapted to be output.
종래에는 복수개의 외부 입력단자를 갖는 비디오 또는 오디오기기에 있어서, 기계식 또는 전자식 스위치를 이용하여 사용자가 수동조작으로 원하는 신호를 선택하게 되어 있었다.Conventionally, in a video or audio device having a plurality of external input terminals, a user selects a desired signal by manual operation using a mechanical or electronic switch.
그러나 이와같은 종래의 선택수단에 있어서는 외부 입력단자의 수가 많을 경우 스위치 조작이 번거롭게 되는 불편함이 있었다.However, in the conventional selection means, there are inconveniences in that the switch operation becomes cumbersome when the number of external input terminals is large.
본 고안은 이와 같은 종래의 문제점을 해결하기 위하여 각각의 외부 입력단자에 우선 순위를 배정하여 자동적으로 상위신호가 하위신호에 비해 우선적으로 선택출력되게 안출한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.In order to solve the conventional problem, the present invention assigns priority to each external input terminal and automatically selects and outputs an upper signal in preference to a lower signal, which will be described in detail with reference to the accompanying drawings. .
제1도는 본 고안 입력신호 자동 선택회로에 대한 블록도로서 이에 도시한 바와 같이, 각각의 외부입력기기(10A-10N )에서 신호가 출력되는지의 여부를 각기 판별하여 그에따른 판별신호(d1-dn)를 각각 출력하는 신호판별부(20A-20N)와, 판별신호(d1-dn)중에서 상위의 판별신호가 입력되면 자신의 판별신호를 뮤팅시키고, 상위 판별신호가 입력되지 않으면 자신의 판별신호를 그대로 출력하는 제어부(30B-30N)와, 신호판별부(20A) 및 제어부(30B-30N)에서 각기 출력되는 제어신호(C1-Cn)에 따라 외부기기(10A-10N)로 부터 디스플레이부(50)로 각기 전달되는 신호를 각각 단속하는 스위치(40A-40N)로 구성한 것으로, 이와같이 구성한 본 고안의 작용 및 효과를 첨부한 제2도 및 제3도를 참조하여 상세히 설명하면 다음과 같다.1 is a block diagram of an input signal automatic selection circuit of the present invention, as shown in FIG. 1, to determine whether a signal is output from each of the external input devices 10A-10N, and accordingly, a discrimination signal d1-dn. If the higher discrimination signal is input from the signal discrimination unit 20A-20N and the discrimination signals d1-dn, respectively, the signal is outputted. Display unit from external device 10A-10N according to control unit 30B-30N which is output as it is, control signal C 1 -C n respectively output from signal discriminating unit 20A and control unit 30B-30N. It is composed of a switch (40A-40N) for each of the signals to be transmitted to each of the (50), described in detail with reference to Figures 2 and 3 attached to the operation and effect of the present invention configured as described above are as follows.
먼저, 설명의 편의상 제2우선순위의 외부입력단자(A2)에 출력측이 접속된 제2외부입력기기(10B)에서 신호(S2)가 출력되고, 나머지의 외부입력기(10A, 10C-10N)에서는 신호가 출력되지 않는 경우를 예로하여 설명한다.First, for convenience of description, the signal S 2 is output from the second external input device 10B having an output side connected to the second input external input terminal A2, and the remaining external input devices 10A and 10C-10N. In the following description, the signal is not output.
상기 제2외부입력기기(10B)에서 출력되는 신호(S2)는 제2우선순위 입력단자(A2)를 통해 제2도와 같이 구성된 제2신호판별부(20B)에 공급되면, 이때, 다이오드(D), 저항(R1) 및 콘덴서(C)로 구성된 피크부(21)에 의해 트랜지스터(Q1)의 베이스 전위가 낮아져 그 트랜지스터(Q1)가 온되고, 이에따라 전원단자전압(Vcc)이 그 트랜지스터(Q1)를 통해 제3도와 같이 구성된 제2제어부(30B)의 입력단자(3)로 입력된다.When the signal S 2 output from the second external input device 10B is supplied to the second signal discriminating unit 20B configured as shown in FIG. 2 through the second priority input terminal A2, a diode ( D), the peak portion 21 constituted by the resistor R1 and the capacitor C lowers the base potential of the transistor Q1, and the transistor Q1 is turned on. Accordingly, the power supply terminal voltage Vcc becomes the transistor ( Q1) is input to the input terminal 3 of the second control unit 30B configured as shown in FIG.
이때, 제1외부기기(10A)에서 신(S1)가 출력되지 않아 제1신호 검출부(20A)에서 입력신호가 검출되지 않으므로 제3도와 같이 구성된 제2제어부(30B)의 입력단자(C1)에 저전위가 공급되어 트랜지스터(Q2)의 베이스에 저전위가 공급되므로 그 트랜지스터(Q2)가 오프상태를 유지한다. 이에따라 상기 입력단자(3)에 공급된 고전위 신호가 저항(R4)→출력단자(4)를 통해 제2스위치(40B)의 제어신호(C2)로 공급되며, 이에 의해 그 스위치(40B)가 단락되므로 상기 제2외부기기(10B)에서 출력되는 영상신호(S2)가 그 스위치(40B)를 통해 디스플레이부(50)에 공급되어 디스플레이된다. 참고로 상기 제2제어부(30B)에는 입력단자(C2-Cn)및 다이오드(D-Dn)가 연결되지 않는다.At this time, since the input signal is not detected by the first signal detection unit 20A because the scene S1 is not output from the first external device 10A, the input terminal C 1 of the second control unit 30B configured as shown in FIG. The low potential is supplied to the low potential to supply the base of the transistor Q2, so that the transistor Q2 is kept off. Accordingly, the high potential signal supplied to the input terminal 3 is supplied to the control signal C 2 of the second switch 40B through the resistor R4-> output terminal 4, whereby the switch 40B Is short-circuited so that the image signal S 2 output from the second external device 10B is supplied to the display unit 50 through the switch 40B and displayed. For reference, the input terminal C 2 -C n and the diode DD n are not connected to the second controller 30B.
그리고, 상기 제2제어부(30B)에서 출력되는 고전위의 제어신호(C2)는 그 제2제어부(30B)보다 우선순위가 하위인 제3-N제어부(30B-30N)에 각기 공급되고, 이는 그 제3-N제어부(30B-30N)내의 각각의 다이오드(D2)를 통해 트랜지스터(Q2)의 베이스에 공급되어 그 트랜지스터(Q2)를 온시키게 되므로 설령, 제3-N외부입력기(10C-10N)에서 각각 신호(S2-Sn)가 출력되더라도 이는 그 트랜지스터(Q2)를 통해 뮤팅되므로 제3-N스위치(40C-40N)에 고전위의 제어신호(C3-Cn)가 입력되지 않아 그 스위치(40C-40N)들은 모두 오프상태를 유지하여 그 외부기기(10C-10N)에서 출력되는 신호가 디스플레이부(50)로 전달되지 않는다.Then, the high potential control signal C 2 output from the second controller 30B is supplied to the third 3-N controller 30B-30N having a lower priority than the second controller 30B, respectively. This is supplied to the base of the transistor Q2 through each diode D2 in the 3-N control unit 30B-30N to turn on the transistor Q2. Thus, the 3-N external input unit 10C- Even if the signals S 2 -S n are output from the respective 10N, they are muted through the transistor Q2, so that the high-potential control signal C 3 -C n is input to the 3-N switch 40C-40N. Therefore, the switches 40C-40N are all kept in the OFF state so that signals output from the external device 10C-10N are not transmitted to the display unit 50.
이와 같이 제2외부기기(10B)이 출력신호(S2)가 제2우선순위의 입력단자(A2)→스위치(40B)→출력단자(B)디스플레이부(50)로 공급되고 있는 상태에서, 제2우선순위의 입력단자(A2)보다 상위의 우선순위를 갖는 입력단자(A1)에 신호(S1)가 입력되면, 이는 제2도와 같이 구성된 제1신호판별부(20A)에 공급되어 상기에서와 같이 트랜지스터(Q1)가 온되어 이로부터 고전위의 스위칭 제어신호(C1)가 출력되고, 이에 의해 제1스위치(40A)가 단락되므로 그 입력단자(A1)를 통해 입력되는 신호(S1)는 그 스위치(40A)→출력단자(B)를 통해 디스플레이부(50)에 공급되어 디스플레이된다.In this way, the second external device 10B is supplied with the output signal S 2 from the input terminal A 2 of the second priority to the switch 40B to the output terminal B display unit 50. When the signal S 1 is input to the input terminal A1 having a higher priority than the input terminal A2 of the second priority, it is supplied to the first signal discriminating unit 20A configured as shown in FIG. As described above, the transistor Q1 is turned on to output the high-potential switching control signal C 1 , and the first switch 40A is short-circuited, thereby inputting the signal through the input terminal A 1 . (S 1 ) is supplied to the display unit 50 via the switch 40A → output terminal B and displayed.
이때, 상기 제1신호판별부(20A)에서 출력되는 고전위의 스위칭 제어신호(C1)는 제2제어부(30B)의 다이오드(D2)를 통해 트랜지스터(Q2)의 베이스에 공급되어 그 트랜지스터(Q2)를 온시킨다. 이에따라 제2신호 판별부(20B)→입력단자(3)→저항(R4)→출력단자(4)를 통해 제2스위치(40B)에 공급되던 고전위의 스위칭 제어신호(C2)가 그 트랜지스터(Q2)를 통해 뮤팅되므로 그 스위치(40B)가 개방(오프)되어 상기 제2우선순위의 입력단자(A2)를 통해 공급되는 신호(S2)는 디스플레이부(50)에 공급되지 못하고, 제1외부기기(10A)에서 출력되는 신호(S1)만이 상기의 과정을 통해 그 디스플레이부(50)에 공급되어 디스플레이 된다.In this case, the high-potential switching control signal C 1 output from the first signal discriminating unit 20A is supplied to the base of the transistor Q2 through the diode D2 of the second control unit 30B, and the transistor ( Turn on Q2). Accordingly, the high potential switching control signal C2 supplied to the second switch 40B through the second signal discriminating unit 20B → input terminal 3 → resistance R4 → output terminal 4 is applied to the transistor ( Since the switch 40B is muted through Q2), the signal S2 supplied through the second priority input terminal A 2 is not supplied to the display unit 50, but the first Only the signal S 1 output from the external device 10A is supplied to the display unit 50 through the above process and displayed.
결국, 각각의 외부입력기기(10A-10N)에서 출력되는 신호(S1-Sn)를 디스플레이부(50)에 디스플레이함에 있어서, 제1-N신호 판별부(20A-20N)가 해당 외부입력 기기(10A-10N)의 출력신호를 검출하여 스위치(40A-40N)의 스위칭을 제어하고, 그때의 스위칭 제어신호(C1-Cn)가 다른 한편으로는 하위의 우선순위를 갖는 제어부에 각기 입력되어 상위의 우선순위를 갖는 신호가 출력되고 있을때에는 그 제어부의 트랜지스터(Q2)를 온시키므로 상위의 우선신호가 선택되어 디스플레이 되는 반면, 하위의 우선순위를 갖는 신호는 뮤팅된다.As a result, in displaying the signals S 1 -S n output from the respective external input devices 10A-10N on the display unit 50, the first-N signal discriminating units 20A-20N are provided with the corresponding external inputs. Detects the output signals of the devices 10A-10N to control the switching of the switches 40A-40N, and the switching control signals C 1 -C n at that time are respectively controlled by the control unit having the lower priority. When an input signal having a higher priority is output, the transistor Q2 of the controller is turned on so that the higher priority signal is selected and displayed, while the lower priority signal is muted.
이상에서 상세히 설명한 바와 같이 본 고안은 외부기기를 다수개 연결하여 입력신호를 선택 출력하는 시스템에 있어서, 우선순위에 따라 자동적으로 상위의 우선순위를 갖는 입력신호가 우선적으로 선택되게 함으로써 사용자에게 편리함을 제공할 수 있는 효과가 있다.As described in detail above, the present invention is a system that selects and outputs an input signal by connecting a plurality of external devices, and makes it convenient for a user by automatically selecting an input signal having a higher priority according to the priority. There is an effect that can be provided.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930010703U KR950007512Y1 (en) | 1993-06-17 | 1993-06-17 | Input signal automatic selection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930010703U KR950007512Y1 (en) | 1993-06-17 | 1993-06-17 | Input signal automatic selection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950002371U KR950002371U (en) | 1995-01-04 |
| KR950007512Y1 true KR950007512Y1 (en) | 1995-09-13 |
Family
ID=19357296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930010703U KR950007512Y1 (en) | 1993-06-17 | 1993-06-17 | Input signal automatic selection circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950007512Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102559281B1 (en) * | 2023-03-06 | 2023-07-24 | 제주대학교 산학협력단 | winding machine including sanding device for a second-generation high-temperature superconducting wire capable of improving the magnetic field responsiveness of superconducting coils |
-
1993
- 1993-06-17 KR KR2019930010703U patent/KR950007512Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950002371U (en) | 1995-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0148018B1 (en) | Television signal switching system | |
| KR850006820A (en) | TV unit for multifunction control | |
| KR900017381A (en) | User programmable switching device | |
| KR950016231A (en) | Video jack automatic recognition circuit | |
| KR950026246A (en) | Image signal processing method | |
| KR950007512Y1 (en) | Input signal automatic selection circuit | |
| KR940008442A (en) | Electronic device displaying menus in different languages | |
| US5414417A (en) | Automatic input/output terminal varying circuit | |
| KR960030639A (en) | Clamp pulse generating circuit | |
| US5734442A (en) | Module interface system for television receiver | |
| KR970025012A (en) | Automatic guide device for connecting external devices of TV | |
| KR930007446Y1 (en) | Signal selection circuit among different image sources | |
| KR950001174B1 (en) | Auto-cutout circuit of input signal | |
| KR0164527B1 (en) | Circuit for controlling input-polarity of synchronization signals | |
| KR0119566B1 (en) | Control circuit of character on monitor while no signal is inputting | |
| KR200145193Y1 (en) | Sound signal output control circuit | |
| JPH0830248A (en) | Power saving type video display system | |
| KR0162593B1 (en) | Automatic switching device | |
| KR100215980B1 (en) | Apparatus and method for testing television receiver in production control system | |
| KR900009974Y1 (en) | Mode control of a/v system | |
| KR0170737B1 (en) | Output circuit of composite synchronization signals in video mute | |
| KR900010954Y1 (en) | Image switching circuit | |
| KR920000866Y1 (en) | Input signal auto-selecting circuit | |
| KR200241663Y1 (en) | Input signal automatic selection device of reflex device | |
| KR960005487Y1 (en) | Tv/video signal change circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20060901 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |