KR950000524B1

KR950000524B1 - 리셋트신호 발생회로

Info

Publication number: KR950000524B1
Application number: KR1019910024394A
Authority: KR
Inventors: 안병권; 김재휘
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1991-12-26
Filing date: 1991-12-26
Publication date: 1995-01-24
Also published as: KR930015334A

Abstract

내용 없음.

Description

리셋트신호 발생회로

제 1 도는 본 발명 리셋트신호 발생회로의 블록구성도.

제 2 도는 본 발명 리셋트신호 발생회로의 상세회로도.

제 3 도는 본 발명 리셋트신호 발생회로의 각부 신호파형도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 스위칭부 2 : 발진부

3 : 비교기 SG : 톱니파발생기

C₁: 클럭입력 O₂: 톱니파형신호

V_th: 기준전원 V_B ⁺: 공급전원

RS : 리셋트신호

본 발명은 리셋트신호를 발생하는 회로에 관한 것으로, 특히 마이크로프로세서에서 전원 온(ON)시 자동 리셋트기능을 수행하는 회로와 이상동작시 이를 감지하여 자동으로 리셋트를 걸어주는 회로를 집적화하여 공수절감 및 원가절감을 꾀하면서 시스템을 단순화 시켜주는 리세트신호 발생회로에 관한 것이다.

일반적으로 리셋트신호 발생회로는 마이크로프로세서에서 이상 동작을 감지하여 자동으로 리셋트를 걸어 주거나 또는 시스템의 전원 온(ON)시 및 이상동작시 시스템을 리셋트시켜주는 기능을 하는 것인바, 이러한 기능을 하는 종래 리셋트신호 발생회로는 아날로그방식이기 때문에 OP앰프와 저항 및 콘덴서등 많은 주변소자들로 구성되어 있어서 집적화가 곤란하여 시스템의 구성이 복잡하고, 그에 따른 제조원가의 상승 및 공수증가 뿐만 아니라 성능면에서 신뢰성이 낮다고 하는 결점이 있다.

본 발명은 상기한 종래 리셋트신호 발생회로가 갖는 제반 결점들을 제거하고자 발명한 것으로서, 회로의 집적회로 시스템구성을 간단화하여 제조원가 및 공수의 절감과 신뢰성이 높은 리셋트신호 발생회로를 제공함에 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명 리셋트신호 발생회로는 CPU로부터 클럭신호(C_L)를 입력하여 클럭신호(C_L)의 펄스유무에 따라 발진부의 동작을 제어하는 스위칭부(1)와, 저항(R₁)과 콘덴서(C₁)의 접속점이 톱니파발생기(SG)에 연결된 구성으로 톱니파 발생기(SG)가 상기 스위칭부(1)에 연결되어 일정한 반복주기를 갖는 톱니파 신호를 발진하는 발진부(2) 및 상기 발진부(2)에 있는 톱니파발생기(SG)의 출력단에 반전단자(-)가 연결되고 비반전단자(+)에 기준전원(V_th)이 인가되어 입력되는 톱니파형신호(O₂)를 리셋트신호(RS)로 변환하여 출력하는 비교기(3)로 구성된다.

그리고 상기 스위칭부(1)는 저항(R₃,R₄)의 접속점에 트랜지스터(Q₁)의 베이스를 연결하고, 트랜지스터(Q₁)를 컬렉터에 저항(R₂)과 콘덴서(C₂)를 연결합과 더불어 저항(R₅)을 통해 베이스와 컬렉터가 공통 접속된 트랜지스터(Q₂)의 컬렉터를 연결하며, 상기 저항(R₄)과 트랜지스터(Q₁,Q₂)의 에미터 및 콘덴서(C₂)를 서로 연결한 구성이며, 발진부(2)는 저항(R₁)과 콘덴서(C₁)의 접속점에 톱니파 발생기(SG)를 연결한 구성이다.

또한 상기 톱니발생기(SG)는 컬렉터에 저항(R₇,R₉)과 트랜지스터(Q₉)의 컬렉터가 연결된 트랜지스터(Q₃)의 베이스에다 베이스와 컬렉터가 공통접속되고 컬렉터에 트랜지스터(Q₇)의 컬렉터가 연결된 트랜지스터(Q₄)의 베이스를 연결하고, 상기 트랜지스터(Q₇)의 에미터에는 베이스에 저항(R₁₀,R₁₁)의 접속점에 연결된 트랜지스터(Q₈)의 에미터와 에미터에 저항(R₆)이 연결된 트랜지스터(Q₁₀)의 컬렉터를 연결함과 더불어 베이스에 저항(R₈)을 연결하며, 상기 트랜지스터(Q₈)의 컬렉터에다 베이스와 컬렉터가 공통 접속되고 베이스에 트랜지스터(Q₆)의 베이스가 연결된 트랜지스터(Q₅)의 컬렉터를 연결하고, 상기 트랜지스터(Q₆)의 컬렉터에다 베이스와 컬렉터가 공통접속되고 베이스에 트랜지스터(Q₉)의 베이스가 연결된 트랜지스터(Q₁₁)의 컬렉터를 연결하며, 트랜지스터(Q₁₂)의 베이스에 저항(R₇)을 컬렉터는 저항(R₈)을 각각 연결하고, 트랜지스터(Q₁₃)의 베이스에 저항(R₉)을 컬렉터에 저항(R₁₁,R₁₂)의 접속점을 각각 연결함과 더불어 상기 트랜지스터(Q₉)의 에미터에 저항(R₁₂,R₁₃)과 트랜지스터(Q₁₁~Q₁₃)의 에미터를 연결하며, 상기 트랜지스터(Q₁₀)의 베이스를 상기 스위칭부(1)에 있는 트랜지스터(Q₁)의 컬렉터에 연결한 구성을 갖는다.

그리고 상기 비교기(3)는 베이스와 컬렉터가 공통접속되고 컬렉터에 저항(R_r,R_x)이 직렬 접속된 트랜지스터(Q_A)이 베이스에 트랜지스터(Q₁₉)의 베이스를 연결함과 더불어 저항(R₁₅)를 통해 트랜지스터(Q₂₁)의 베이스를 연결하고, 상기 트랜지스터(Q₁₉)의 컬렉터에는 트랜지스터(Q₁₆,Q₁₇)의 에미터를 연결하며, 상기 트랜지스터(Q₁₆,Q₁₇)각각의 베이스에다 트랜지스터(Q₁₅,Q₁₈)의 에미터를 각각 연결하고, 트랜지스터(Q₁₅,Q₁₇,Q₁₈)의 컬렉터를 서로 연결하며, 상기 트랜지스터(Q₁₆)의 컬렉터에다 베이스와 컬렉터와 공통접속되고 베이스에 트랜지스터(Q₂₀)의 베이스가 연결된 트랜지스터(Q₁₄)의 컬렉터를 연결하고, 저항(R₁₃,R₁₄,R₁₆)을 직렬 연결하여 저항(R₁₃,R₁₄)의 접속점을 상기 트랜지스터(Q₁₈)의 베이스에 연결하며, 상기 트랜지스터(Q₂₀)의 컬렉터에다 트랜지스터(Q₂₁)의 컬렉터를 연결함과 더불어 컬렉터에 저항(R₁₇)이 접속된 트랜지스터(Q₂₂)의 베이스를 연결하고, 상기 트랜지스터(Q_A,Q₁₉,Q₂₁,Q₂₂)의 에미터와 저항(Q₁₆)을 서로 연결하며, 상기트랜지스터(Q₁₅)의 베이스를 상기 발진부(2)에 있는 트랜지스터(Q₇)의 베이스에 연결한 구성을 갖는다.

이하 본 발명의 작용 및 효과를 첨부도면을 참조하여 상세하게 설명한다.

제 1 도는 본 발명 리셋트신호 발생회로의 개략적인 블록구성도, 제 2 도는 본 발명 리셋트신호 발생회로의 상세회로도, 제 3 도는 제 2 도에 도시한 회로각부의 신호파형도로서, 시스템을 리셋트시키는 기간은 두가지로 구별되는데 하나는 전원구동시 즉, 시스템의 전원 온(ON)시 시스템이 안정상태로 되는 기간이고, 다른 하는 시스템이 동작하고 있다가 갑자기 이상동작할때이며, 마이크로프로세서는 이상동작시 클럭펄스가 발생되지 않으므로 리셋트신호 발생회로를 필요로 하게 된다.

먼저 시스템의 전원이 온(ON)되는 순간에는 발진부(2)에 있는 콘덴서(C₁)의 전위가 OV이므로 발진부(2)에 있는 트랜지스터(Q₇)의 베이스전압이 트랜지스터(Q₈)의 베이스전압보다 낮아 트랜지스터(Q₃,Q₄,Q₇,Q₁₂,Q₁₃)가 턴오프되게 된다. 따라서 발진부(2)에 있는 콘덴서(C₁)의 전위는 비교기(3)에 있는 트랜지스터(Q₁₈)의 베이스전압까지 충전을 계속하게 되고, 비교기(3)에 있는 트랜지스터(Q₂₁)는 포화영역에 놓이게 되며, 트랜지스터(Q₂₂)는 턴오프되어 출력신호인 리셋트신호(RS)가 하이레벨상태로 되어 시스템을 리셋트상태로 유지시켜 주게 된다.

한편 시스템이 정상적으로 동작할때는 클럭신호(C_L)가 있을 경우로서, 클럭신호(C_L)가 스위칭부(1)로 입력되면 스위칭부(1)에 있는 트랜지스터(Q₁)는 소정의 클럭주파수로 스위칭을 하게 되며, 콘덴서(C₂)와 저항(R₂)의 시정수는 다음과 같은 관계식이 성립된다.

따라서 콘덴서(C₂)에 전하가 미처 충전될 시간이 없으므로 발진부(2)에 있는 트랜지스터(Q₁₀)가 턴오프되어 발진부(2)는 발진동작을 멈추게 된다. 또 콘덴서(C₁)는 비교기(3)에 있는 트랜지스터(Q₁₈)의 베이스전압까지 충전되어 트랜지스터(Q₂₂)가 턴온되고, 그에 따라 출력신호인 리셋트신호(RS)가 로우레벨로 되므로 시스템은 정상적으로 동작하게 된다.

반면에 시스템의 이상동작시는 클럭신호(C_L)가 없는 경우로서, 클럭펄스신호(C_L)가 스위칭부(1)로 입력되지 않으면, 스위칭부(1)에 있는 트랜지스터(Q₁)가 턴오프되어 콘덴서(C₂)에 전하가 충전되게 되므로 발진부(2)에 있는 트랜지스터(Q₁₀)의 턴온으로 발진부(2)는 발진동작을 하게 된다. 따라서 비교기(3)는 소정의 발진주파수를 갖는 발진부(2)의 발진신호에 의해 순차적으로 온/오프를 계속하게 된다.

따라서 시스템에 이상이 생겨 클럭펄스가 없으며, 비교기(3)에서 출력되는 리셋트신호(RS)가 소정주기로 하이레벨로 되어 시스템을 리세트시켜주게 된다.

상기한 바와 같이 동작하는 본 발명 리셋트신호 발생회로에서는 시스템에 전원을 인가할때 즉, 시스템전원 온(ON)시와 시스템이 이상동작을 할때 콘덴서(C₁)의 충전시간과 방전시간의 합이 발진부(2)의 출력인 톱니파형신호의 주기를 결정하므로 이시간 즉, 콘덴서(C₁)의 충전시간과 방전시간을 합한 시간이 리셋트신호(RS)의 주기를 결정하게 된다.

콘덴서(C₁)과 저항(R₁) 시정수의 지수함수적으로 콘덴서(C₁)가 충, 방전되므로 콘덴서(C₁)의 충전과 방전시 발진부(2)의 출력전압(V₂(t))은 다음과 같다.

발진부(2)의 출력 즉, 톱니파발생기(SG)의 출력을 로우레벨일 때 V_L, 하이레벨일때 V_H라 하면, V_L, V_H는 각각

로 된다.

여기서 V_B ⁺는 전원전압이고, Tr₁은 톱니파발생기(SG)의 출력인 톱니파형신호(O₂)가 최전전압에서 최고전압에 이르는데 걸리는 시간이며, 상기 식(1')에 의해 V_H는

로 되고 따라서

로 된다.

여기서 T_f1은 톱니파발생기(SG)의 출력인 톱니파형신호(O₂)가 최고 전압에서 최저전압에 이르는데 걸리는 시간이며, 상기 식(3')에 의해 V_L은

로 된다.

상기 식(1)~(4)와 제 3 도의 리셋트신호(RS)의 파형으로부터 알 수 있는 바와 같이 시스템을 리셋트하는 시간은 리셋트신호(RS) 펄스의 상승엣지에서 매주기마다 마이크로프로세서를 리셋트하게 되며, 리셋트주기를 t_RS라 하면, t_RS=T_r1+T_f1=T_b1+T_b2로 나타낼 수 있다.

여기서 T_b1+T_b2는 시스탬의 전원온(ON)시 또는 시스템의 이상동작시에 있어서 비교기(3)의 출력 즉, 리셋트신호(RS)의 주기를 나타낸다.

이와 같이 톱니파형발생기(SG)의 출력인 톱니파형신호(O₂)는 비교기(3)의 기준전압(V_th)에 의해 구형파의 리셋트신호(RS)로 변환되어 시스템을 리셋트시키게 되며, 시스템이 이상동작을 할때는 주기(t_RS)의 주기로 리셋트신호(RS)를 마이크로프로세서의 리셋트단자로 보내어 시스템을 리셋트시키고 리셋트상태를 시스템이 정상동작을 할때까지 유지하게 된다.

상기한 바와 같이 작용하는 본 발명 리셋트신호 발생회로는 아날로그방식을 채용하지 않아 회로구성을 집적화 할 수 있어서 시스템을 단순화할 수 있으므로 원가 및 공수절감은 물론 신뢰성을 향상시킬 수 있는 장점이 있다.

Claims

CPU로부터 클럭신호(C_L)를 입력하여 클럭신호(C_L)의 펄스 유무에 따라 발진부의 동작을 제어하는 스위칭부(1)와, 저항(R₁)과 콘덴서(C₁)의 접속점이 톱니파발생기(SG)에 연결된 구성으로 톱니파발생기(SG)가 상기 스위칭부(1)에 연결되어 일정한 반복주기를 갖는 톱니파신호를 발진하는 발진부(2) 및 상기 발진부(2)에 있는 톱니파발생기(SG)의 출력단에 반전단자(-)가 연결되고 비반전단자(+)에 기준전원(V_th)이 인가되어 입력되는 톱니파형신호(O₂)를 리셋트신호(RS)로 변환하여 출력하는 비교기(3)로 구성된 리셋트신호 발생회로.
제 1 항에 있어서, 상기 스위칭부(1)가 저항(R₃,R4)의 접속점에 트랜지스터(Q₁)의 베이스를 연결하고, 트랜지스터(Q1)의 컬렉터에 저항(R₂)과 콘덴서(C₂)를 연결함과 더불어 저항(R₅)을 통해베이스와 컬렉터가 공통 접속된 트랜지스터(Q₂)의 컬렉터를 연결하며, 상기 저항(R₄)과 트랜지스터(Q₁,Q₂)의 에미터 및 콘덴서(C₂)를 서로 연결하고, 저항(R²)을 공급전원(V_B ⁺)에 연결하여 저항(R₂)과 콘덴서(C₂)의 시정수가 입력클럭신호(C_L)의 주기보다 크고 트랜지스터(Q₁)에 의하여 콘덴서(C₂)의 충전전하가 방전되도록 구성된 것을 특징으로 하는 리셋트신호 발생회로.
제 1 항에 있어서, 발진부(2)는 저항(R₁)과 콘덴서(C₁)의 접속점에 톱니파 발생기(SG)를 연결한 구성이고, 상기 톱니파발생기(SG)는 컬렉터에 저항(R₇,R₉)과 트랜지스터(Q₉)의 컬렉터가 연결된 트랜지스터(Q₃)의 베이스에다 베이스와 컬렉터가 공통접속되고 컬렉터에 트랜지스터(Q₇)의 컬렉터가 연결된 트랜지스터(Q₄)의 베이스를 연결하고, 상기 트랜지스터(Q₇)의 에미터에는 베이스에 저항(R₁₀,R₁₁)의 접속점이 연결된 트랜지스터(Q₈)의 에미터와 에미터에 저항(R₆)이 연결된 트랜지스터(Q₁₀)의 컬렉터를 연결함과 더불어 베이스에 저항(R₈)을 연결하며, 상기 트랜지스터(Q₈)의 컬렉터에다 베이스와 컬렉터가 공통 접속되고 베이스에 트랜지스터(Q₆)의 베이스가 연결된 트랜지스터(Q₅)의 컬렉터를 연결하고, 상기 트랜지스터(Q₆)의 컬렉터에다 베이스와 컬렉터가 공통접속되고 베이스에 트랜지스터(Q₉)의 베이스가 연결된 트랜지스터(Q₁₁)의 컬렉터를 연결하며, 트랜지스터(Q₁₂)의 베이스에 저항(R₇)을 컬렉터에는 저항(R₈)을 각각 연결하고, 트랜지스터(Q₁₃)에는 베이스에 저항(R₉)을 컬렉터에 저항(R₁₂,R₁₃)의 접속점을 각각 연결함과 더불어 상기 트랜지스터(Q₉)의 에미터에 저항(R₁₁,R₁₂)과 트랜지스터(Q₁₁~Q₁₃)의 에미터를 연결하며, 트랜지스터(Q₃~Q₆)의 에미터와 저항(R₁₀)을 공급전원(V_B ⁺)에 연결하여 구성하되 상기 트랜지스터(Q₁₀)의 베이스와 트랜지스터(Q₉)의 에미터가 각각 상기 스위칭부(1)내에 있는 콘덴서(C₂)에 연결되도록 구성한 것을 특징으로 하는 리셋트신호 발생회로.
제 1 항에 있어서, 비교기(3)는 베이스와 컬렉터가 공통접속되고 컬렉터에 저항(R_r, R_X)이 직렬 접속된 트랜지스터(Q_A)의 베이스에 트랜지스터(Q₁₉)의 베이스를 연결함과 더불어 저항(R₁₅)을 통해 트랜지스터(Q₂₁)의 베이스를 연결하고, 상기 트랜지스터(Q₁₉)의 컬렉터에는 트랜지스터(Q₁₆,Q₁₇)의 에미터를 연결하며, 상기 트랜지스터(Q₁₆,Q₁₇)각각의 베이스에다 트랜지스터(Q₁₅,Q₁₈)의 에미터를 각각 연결하고, 트랜지스터(Q₁₅,Q₁₇,Q₁₈)의 컬렉터를 서로 연결하며, 상기 트랜지스터(Q₁₆)의 컬렉터에다 베이스와 컬렉터가 공통접속되고 베이스에 트랜지스터(Q₂₀)의 베이스가 연결된 트랜지스터(Q₁₄)의 컬렉터를 연결하고, 저항(R₁₃,R₁₄,R₁₆)을 직렬 연결하여 저항(R₁₃,R₁₄)의 접속점을 상기 트랜지스터(Q₁₈)의 베이스에 연결하며, 상기 트랜지스터(Q₂₀)의 컬렉터에다 트랜지스터(Q₂₁)의 컬렉터를 연결함과 더불어 컬렉터에 저항(R₁₇)의 접속된 트랜지스터(Q₂₂)의 베이스를 연결하고, 상기 트랜지스터(Q_A, Q₁₉,Q₂₁,Q₂₂)의 에미터와 저항(R₁₆)을 서로 연결하며, 트랜지스터(Q₁₄,Q₂₀)의 에미터와 트랜지스터(Q₁₅)의 컬렉터 및 저항(R_X, R₁₃,R₁₇)을 공급전원(V_B ⁺)에 연결하여 구성하되 상기 트랜지스터(Q₁₅)의 베이스와 트랜지스터(Q_A)의 에미터가 각각 발진부(2)에 있는 저항(R₈)가 저항(R₁₂)에 연결되도록 구성하여 톱니파신호를 리셋트신호(RS)를 변환시키며 저항(R₁₃,R₁₄,R₁₆)의 값을 변형하여 리셋트 시간을 조절할 수 있음을 특징으로 하는 리셋트신호 발생기회로.