SU884113A1 - Формирователь импульсов сброса - Google Patents

Description

(54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ СБРОСА

Изобретение относитс  к импульсной технике и может быть использовано в цифровой аппаратуре, в которой недопустима неправильна  работа из-за помех по цепи питани  н предпочтительно повторение рабочего цикла с исходного состЬ нн .

Известен формирователь импульсов сброса при- вкдюченни источников питани , содержащий входной элемент И-НЕ, один вход которого соединен со входом устройства , а другой через параллельно включенные резистор и конденсатор с общей шиной. Выход входного элемента И--НЕ через резистор соединен с запускающим конденсатором и одним из входов выходного элемента И- НЕ, другой вход которого подключен ко входу устройства. Выход выходного элемента соединен с выходом устройства н через конденсатор с резистором и входом элемента И-НЕ обратной св зи, выход которого через диод подключен ко входу выходного элемента И-НЕ, соединённого с запускающим конденсатором I.

Недостаток данного устройства состоит в том, что при кратковременном провале напр жени  пнтанн  ниже допустимого уровн  устройство не формнрует импульса

сброса, что сужает функциональные возможности.

Наиболее близким к изобретению по технической сущности  вл етс  формирователь импульсов сброса, содержащий врем задающнй конденсатор, подключенный одним выводом к общей шине, и ключевой транзистор , включенный по схеме с общнм эмиттером , коллектор которого подключен через инвертор к щине выходных сигналов, а база подсбединена через резнстор к эмиттеру и через последовательно соединенные ста10 билитрон н резистор, к шине питани  2.

Недостатком известного устройстпа  вл етс  то, что при кратковременном провале напр жени  питани  ниже допустимого уровн  устройство не формирует .импульса сброса.

15

Цель изобретени  - формирование нмпульса сброса полноценной длительиостн при кратковременных провалах напр жени  питани .

Дл  достижени  цели в формирователь импульсов сброса, содержащий врем за30 дающий конденсатор, подключенный одним выводом к общей шине, н ключевой транзистор , включенный по схеме с общим эмнттером , коллектор которого подключен через инвертор к шине выходных сигналов, а база подсоединена через резистор к эмиттеру и через последовательно соединенные стабилитрон и резистор к шине питани , введены три дополнительных транзистора, диод и резисторы, при этом второй вывод врем  задаюш.его конденсатора подключен к эмиттеру первого дополнительного транзистора, соединенного коллектором с катодом стабилитрона , а базой подключенн.ого через резистор к шине питани  и непосредственно к коллектору второго дополнительного транзистора, и через резистор к коллектору третьего дополнительного транзистора, причем выход инвертора подключен через последовательно соединенные диод и резйстивные делители к базам второго и третьего дополнительных транзисторов, эмиттеры которых подключены к обш,ей шине.

На чертеже представлена схема формировател  импульсов сброса.

Формирователь импульсов сброса содержит ключевой tpaH3HCTOp 1, включенный по схеме с общим эмиттером, к коллектору которого подключен резистор 2, соединенный другим выводом с шиной питани , и инвертор 3, соединенный с шиной выходных сигналов . К базе подключен резистор 4 утечки и анод стабилитрона 5, катод которого через врем задаюший резистор б соединен с шиной питани  и соединен непосредственно с коллектором первого дополнительного транзистора 7, база которого соединена через резистор 8 с шиной питани  и соединена непосредственно с коллектором второго дополнительного транзистора 9, включенного по схеме с общим эмиттером, эмиттер первого дополнительного транзистора 7 соединен с врем задающим конденсатором 10, другой вывод которого подключен к общей шине и соединен через резистор И с коллектором третьего дополнительного транзистора 12, включенного по схеме с общим эмиттером. К базе второго дополнительного транзистора 9 подключены резистор 13 утечки и резистор 14, к базё третьего дополнительного транзистора 12 подключены резистор 15 утечки и резистор 16, а выход инвертора 3 подключен к аноду диода 17, катод которого соединен ; резисторами 14 и 16.

Устройство работает следующим образом .

При включении напр жени  питани  открываетс  и входит в насыщение транзистор 7 и начинаетс  зар д «онденсатора 10 через транзистор 7 и резистор 6. Пока напр жение в коллекторе транзистора 7 меньше напр жени  пробо  стабилитрона 5, транзистор 1 заперт, в его коллекторе высокий потенциал н на выходе инвертора 3 формируетс  низкий потенциал, используемый дл  сброса в исходное состо ние элементов пам ти цифровой схемы. Когда потенциал на коллекторе транзнстора 7 достигает пробо  стабилитрона , включаетс  и входит в насыщение транзистор 1, вследствие чего на выходе инвертора 3 формируетс  положительный перепад йапр жени  и заканчиваетс  формирование импульса сброса. При этом через диод 17 и резисторы 14 и 16 включаютс  и вход т в насыщение соответственно транзисторы 9 и 12, благодар  чему выключаетс  транзистор 7, а конденсатор 10 разр жаетс  через резистор II и транзистор 12. При кратковременном провале напр жени  питани  до такого уровн , что выключаетс  стабилитрон 5, и следбвательно, запираетс  транзистор 1, на выходе инвертора 3 формируетс  низкий потенциал, что

приводит к выключению транзисторов 9 и 12 и началу процесса зар да полностью разр женного конденсатора 10 через открывшийс  транзистор 7 и резистор 6. Только когда напр жение в коллекторе транзистора 7 достигает напр жени  пробо  стабилитрона 5, на выходе устройства закончитс  формирование импульса сброса. Таким ,. образом, длительность импульса сброса на выходе устройства практически одинакова при включении питани  и при кратковременном и длительном провалах напр жени  питани  ниже уровн  пробо  стабилитрона, причем формирование импульса сброса начинаетс  практически одновременно с передним фронтом провала напр жени  пи тани ..

Использование изобретени  позвол ет обеспечить формиров.ание импульсов сброса полноценной длительности даже при кратковременных провалах напр жени  питани  ниже допуст 1мого уровн . Изобретение

5 .можно использовать дл  сброса всех или части элементов пам ти цифрового устройства в исходное состо ние по усмотрению разработчика цифрового устройства, т. е. позволит быстрее приводить цифровое устройство в исходное состо ние после сбоев в

его работе, вызванных провалами напр жени  питани  ниже допустимого уровн . Кроме того, изобретение можна использовать в качестве индикатора провалов напр жени  питани  ниже допустимого уровн .

Claims (2)

1.Авторское свидетельство СССР № 514425, кл. Н 03 К 4/83, 05.03.75.

2.Андреев В. М. и др.. Схемы обработки наносекуидных импульсов. «Конструирование научной и космической, аппаратуры, М., «Наука, 1977, с. .34, рис. 1 (прототип)